JPS63174310A - 半導体装置の製造法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、真空中蒸着法を用いた半導体装置の製造法に
係り、特に被覆付きや２重構造の埋め込み電極を有する
半導体装置の製造方法として有用なものである。

〔従来の技術〕

従来は、半導体基板中に被覆付きや２重構造の埋め込み
電極を形成するさいには、多くの工程が必要であった。

第１図は、半導体基板１中に絶縁被覆６と埋め込み電極
４を形成する工程の従来例である。この例においては、
半導体基板１上に下部絶縁膜２及び金属膜３を順次蒸着
して形成しく第１図（ａ））、周知のフォトエツチング
法を用いて前述の絶縁膜２及び金属膜３を所望の形状に
加工し埋め込み電極４を形成する６次いで、上から上部
絶縁膜５を蒸着しく第１図（ｃ））、再びフォトエツチ
ング法を用いて絶縁被覆を所望形状に形成する（第１図
（ｄ））。さらに上から半導体層７を蒸着して電極４を
埋め込んでいる（第１図（ｅ））。

〔発明が解決しようとする問題点〕

上記従来技術による埋め込み電極の製造法では、製造工
程が多く生産性が悪い。また、蒸着の工程と次の蒸着の
工程との間にエツチングの工程が２回入っており、その
度に真空装置からとり出してホト・エツチングをするた
め、汚染され易いという欠点がある。

そこで、本発明の目的は、被覆付き或いは多重構造の埋
め込み電極を有する新規な半導体装置およびその製造方
法を提供するにある。すなわち工程が簡便で、製造中に
おける装置の汚染が極めて少ない製造方法を提供する。

〔問題点を解決するための手段〕 上記目的を達成するために、本発明では、波状の起伏を
有する表面に分子線を入射すると、入射する方向によっ
て分子線の照射をうける表面領域が変わることを利用し
１表面の特定の部分に蒸着膜を形成する方法をとる。

〔作用〕

その結果、本発明の製造方法では、蒸着膜を適当な形状
に加工するために蒸着膜をホト・エツチングする必要が
なく、工程数が少なくてすむ。また本発明の製造方法で
は、真空装置内で連続的に工程を進めることができるた
めに汚染が少なくてすむ。

〔実施例〕

以下５本発明を実施例を参照して説明する。

実施例 第２図（ａ）（ｂ）（ｃ）（ｄ）（ｅ）は、絶縁被覆付
きの埋め込み電極の形成に、本発明を適用した各工程を
示す断面図である。

（ａ）半導体基板１には、波状の凹凸がある。

（ｂ）入射角θで絶縁材料を蒸着しく２０）、下部絶縁
膜２を形成する。

（ｅ）入射角φで金属材料を蒸着し、埋め込み電極４を
作る。このときθくφなる関、係にあるため、埋め込み
電極４は下部絶縁膜２上にのみ形成されている。

（ｄ）入射角θ′で絶縁材料を蒸着しく２０）、上部絶
縁膜５を形成する。このときφ〉θ′であるため、埋め
込み電極４は上部絶ｗｋ＠５に余すところなく覆われて
いる。このため、上部絶縁膜５と下部絶縁膜２は、埋め
込みＷ１極４をとり囲み、絶縁被覆６を形成している。

（ｅ）半導体材料７を蒸着して（２０）、電極を埋め込
む。

本実施例においては、絶縁被覆付き埋め込み電極を４回
の蒸着のみで形成しており、（第１図（ｆ））、第１図
に示した従来例に比べて工程が少なくてすむという利点
がある。また１本実施例においては工程は全て真空容器
内で行なうために、容器外に出して、大気や水、化学薬
品等にさらすことがなく、それらによる汚染の可能性が
ないという利点がある。

本実施例においては、第２図（ｅ）の最後の工程におい
て、電極埋め込み法として蒸着を用いたが、他の気相成
長法を用いても同様な効果が得られることは言うまでも
ない。又１本実施例においては、下部絶縁膜２と上部絶
縁膜５は同じ材料としたが、異なる絶縁材料を用いても
同様に上記の効果が得られる。さらに、本実施例におい
ては。

埋め込み電極の被覆として絶縁材料を用いたが、他の材
料、例えば半絶縁性材料、半導体材料、金属材料等を用
いた場合にも同様に前記の効果がある。さらに、本実施
例においては、埋め込み電極として金属を用いたが、電
気伝導率を上げた半導体を用いた場合にも、同様に前記
の効果がある。

さらに又、本実施例においては、基板として半導体材料
を用いたが、絶縁性材料、半絶縁性材料。

金属材料等を用いた場合にも同様に前記の効果がある。

さらにまた、前記実施例においては、基板１は直線部分
のない起伏をしていたが、他に例えば第３図（ａ）、（
ｂ）に示されるような、三角波状。

矩形波状でもよい。なお、前記実施例においては、起伏
のついた基板に直接電極形成を行なっていたが、例えば
第４図のように、電極形成する前に、起伏のついた基板
４０の全面に下地層４１を設けてもよい、また、前記実
施例においては、埋め込む構造は、電極と被覆の２重構
造であるが１分子線の種類を増やせば、３重あるいはそ
れ以上の多重構造ができる。第５図にその１例を示す、
第５図において、５１，５２．５３は３重層の各層を示
す。

〔発明の効果〕

以上詳述したように、本発明によれば、２重３重あるい
はそれ以上の被覆構造の埋め込み電極を。

少ない工程数で、かつ汚染を低減して形成することがで
きる。そのためより良好な特性の半導体装置をより簡便
に製造できるという効果がある。

【図面の簡単な説明】

第１図は従来の絶縁被覆付き埋め込み電極を形成するた
めの各工程の断面図、第２図は本発明の絶縁被覆付き埋
め込み電極を形成するための実施例の各工程を示す断面
図、第３図、第４図、第５図は本発明の他の実施例の断
面図である。 １・・・半導体基板、２・・・下部絶縁膜、３・・・金
属膜、４・・・埋め込み電極、５・・・上部絶縁膜、６
・・・絶縁被覆膜、２０・・・分子線、４０・・・基板
、４１・・・下地層。 ５１・・・中心電極、５２・・・第１被覆、５３・・・
第２被覆。

Claims (1)

1. 【特許請求の範囲】 １、少なくとも波状の周期的起伏がある基板に、入射角
   が充分大きく、ために波状の起伏にさえぎられて分子線
   が当たらない領域を有するように、かつ入射角を変えて
   複数の材料の分子線蒸着によって、製造したことを特徴
   とする半導体装置の製造法。 ２、第１種類めの材料を蒸着した後、第２種類めの材料
   を蒸着し、次に再び第１種類めの材料を蒸着し、そのさ
   いの分子線の入射角を順にθ＿１，θ＿２，θ＿３とす
   れば、θ＿１＜θ＿２かつθ＿３＜θ＿２であることを
   特徴とする特許請求の範囲第１項記載の半導体装置の製
   造法。 ３、蒸着のさいの真空度が、１０＾−＾６Ｔｏｒｒ以上
   であることを特徴とし、かつ基板温度を制御することを
   特徴とした特許請求の範囲第１項又は第２項記載の半導
   体装置の製造法。 ４、真空度が１０＾−＾８Ｔｏｒｒ以上であり、基板温
   度は、基板としてＳｉを用いたときは８００℃以下、Ｇ
   ａＡｓを用いたときは７５０℃以下に制御することを特
   徴とする特許請求の範囲第３項記載の半導体装置の製造
   法。