JPS59111325A - 半導体多層電極の製造法 - Google Patents
半導体多層電極の製造法Info
- Publication number
- JPS59111325A JPS59111325A JP22007882A JP22007882A JPS59111325A JP S59111325 A JPS59111325 A JP S59111325A JP 22007882 A JP22007882 A JP 22007882A JP 22007882 A JP22007882 A JP 22007882A JP S59111325 A JPS59111325 A JP S59111325A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor substrate
- directional
- sections
- vapor deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体電極の製造法に係り、特に半導体集積
回路装置の多層電極に好適な、半導体多層電極の被着形
成法の改良に関する。
回路装置の多層電極に好適な、半導体多層電極の被着形
成法の改良に関する。
一般に半導体装置の電極は、金ｈ＝を半導体基板上に真
空蒸着法等によシ形成し、オー・ミンク特性、ショット
キー特性等を得るものであるが、特に単層の金属等で電
極を形成するのみでは所足の電極性能を十分に得られな
い場曾、何層かの膜を順次半導体基板上に形成する多層
電極構造とし、所望の性能を得ていることは周知である
。
空蒸着法等によシ形成し、オー・ミンク特性、ショット
キー特性等を得るものであるが、特に単層の金属等で電
極を形成するのみでは所足の電極性能を十分に得られな
い場曾、何層かの膜を順次半導体基板上に形成する多層
電極構造とし、所望の性能を得ていることは周知である
。
ＧａＡＳ半導体基板を用いたショットキーバリヤ電界効
果型トランジスタ（ＭＥＳ −ＦＥＴ）のショットキー
ゲート電極を例にとって以下説明する。
果型トランジスタ（ＭＥＳ −ＦＥＴ）のショットキー
ゲート電極を例にとって以下説明する。
ＭＥＮ−ＦＥＴの７ヨツトキーゲート電極で要求される
性能の中で代表的なものは、高耐熱性と低抵抗性である
。ＧａＡｓ半導体基板上の単層の金属電極では、これら
の性能を共に満すことは困難である。例えば、Ｔｉは高
耐熱ではあるが高抵抗、逆に、Ａｕは低抵抗ではあるが
耐熱性に乏しい。
性能の中で代表的なものは、高耐熱性と低抵抗性である
。ＧａＡｓ半導体基板上の単層の金属電極では、これら
の性能を共に満すことは困難である。例えば、Ｔｉは高
耐熱ではあるが高抵抗、逆に、Ａｕは低抵抗ではあるが
耐熱性に乏しい。
このため第１図に示すように、例えばＧａＡＳ半導体基
板１上に、順次Ｔ ｌ ２ 、 Ｐ ｔ３ 、 Ａ ｕ
４を形成し多層のショットキーゲート電極構造として
、上記性能を得ようとしているっなお、ＰｔはＡｕｔ、
とＴ、ｉの反応バリヤである。ところが、通常の電極形
成方法では、電極端部５においてＡｕがＧａＡＳ半導体
基板１と接触しやすい、または電極端部５の膜厚が、電
極中央部に化べ極めて薄＜ＡＵがＧ ａ Ａ Ｓ半導体
基板１と接近している等などにより、熱処理によってＧ
ａ Ａ ＳとＡｕとの反応が起シ、ショットキー特性
及・びＦＥＴ特性が熱劣化する欠点があった。
板１上に、順次Ｔ ｌ ２ 、 Ｐ ｔ３ 、 Ａ ｕ
４を形成し多層のショットキーゲート電極構造として
、上記性能を得ようとしているっなお、ＰｔはＡｕｔ、
とＴ、ｉの反応バリヤである。ところが、通常の電極形
成方法では、電極端部５においてＡｕがＧａＡＳ半導体
基板１と接触しやすい、または電極端部５の膜厚が、電
極中央部に化べ極めて薄＜ＡＵがＧ ａ Ａ Ｓ半導体
基板１と接近している等などにより、熱処理によってＧ
ａ Ａ ＳとＡｕとの反応が起シ、ショットキー特性
及・びＦＥＴ特性が熱劣化する欠点があった。
本発明の目的は、半導体多層電極の性能が電極端部の形
状によって損れないように、電極の何層かの下層部（半
導体基板によシ近い側）の端部に対し、電極の残シの上
層部の端部がよシ内側に形成されている構造の半導体電
極の製造法を提供することにある。
状によって損れないように、電極の何層かの下層部（半
導体基板によシ近い側）の端部に対し、電極の残シの上
層部の端部がよシ内側に形成されている構造の半導体電
極の製造法を提供することにある。
上記目的を達成する為に、以下のような製造法を用いる
。まず、半導体基板上にリフトオフ用の膜、例えばレジ
スト膜を形成する。このとき、半導体基板とリフトオフ
用膜との間には、何層かの絶縁膜があってよい。次に、
リフトオフ用膜と場合によっては絶縁膜ないし半導体基
板を選択的に除去し、電極となφ部分の半導体表面を露
出させる。次に、無指向性蒸着で、何層かの電極下層部
を形成する。この無指向性蒸着は、蒸着粒子の半導体基
板への入射角度が垂直から傾くように半導体基板をプラ
ネタリドームに固定し、このプラネタリドームを蒸着源
に対し自公転させることによシ、種々の方向から入射・
蒸着させることを特徴とする。次に、指向性蒸着によシ
ミ極上要部を形成する。この指向性蒸着は、蒸着粒子の
入射角度が垂直になるように半導体基板を治具に固定し
行う。上記のように蒸着した後、電極部以外の不要の蒸
着膜をリフトオフ用膜と共に除去する。
。まず、半導体基板上にリフトオフ用の膜、例えばレジ
スト膜を形成する。このとき、半導体基板とリフトオフ
用膜との間には、何層かの絶縁膜があってよい。次に、
リフトオフ用膜と場合によっては絶縁膜ないし半導体基
板を選択的に除去し、電極となφ部分の半導体表面を露
出させる。次に、無指向性蒸着で、何層かの電極下層部
を形成する。この無指向性蒸着は、蒸着粒子の半導体基
板への入射角度が垂直から傾くように半導体基板をプラ
ネタリドームに固定し、このプラネタリドームを蒸着源
に対し自公転させることによシ、種々の方向から入射・
蒸着させることを特徴とする。次に、指向性蒸着によシ
ミ極上要部を形成する。この指向性蒸着は、蒸着粒子の
入射角度が垂直になるように半導体基板を治具に固定し
行う。上記のように蒸着した後、電極部以外の不要の蒸
着膜をリフトオフ用膜と共に除去する。
以上のようにして、指向性蒸着された上層部の電極端部
が、無指向性蒸着された下層部の電極端部の内側に形成
された構造となる。なぜなら、無指向性蒸着の場合、蒸
着膜がリフトオフ用膜の下までまわシ込み、よシ広い面
積に形成されるが、指向性蒸着の場合、まわシ込みが少
なく、よシ狭い面積に蒸着されるからである。
が、無指向性蒸着された下層部の電極端部の内側に形成
された構造となる。なぜなら、無指向性蒸着の場合、蒸
着膜がリフトオフ用膜の下までまわシ込み、よシ広い面
積に形成されるが、指向性蒸着の場合、まわシ込みが少
なく、よシ狭い面積に蒸着されるからである。
以下、本発明の一実施例を、ＧａＡＳ ’ＭＥＳＦＥＴ
ショットキー電極によシ説明する。
ショットキー電極によシ説明する。
第２図に示すようにＱ ａＡ Ｓ半導体基板１点にＰ２
Ｏ（リン含有ガラス）膜６（３０００人）を被着し、レ
ジスト７をマスクとしてショットキー電極となる部分の
ＰＳＧ膜をエツチングした後、電極の最下層Ｔｉ２ａ（
１０００人）を無指向性８でＧａＡｓ半導体基板１上に
蒸着する。この無指向性蒸着は、プラネタリドームにＱ
ａＡ Ｓ半導体基板１を固定し、斜め入射になるよう
にプラネタリドームを傾け、自公転さぜることによる。
Ｏ（リン含有ガラス）膜６（３０００人）を被着し、レ
ジスト７をマスクとしてショットキー電極となる部分の
ＰＳＧ膜をエツチングした後、電極の最下層Ｔｉ２ａ（
１０００人）を無指向性８でＧａＡｓ半導体基板１上に
蒸着する。この無指向性蒸着は、プラネタリドームにＱ
ａＡ Ｓ半導体基板１を固定し、斜め入射になるよう
にプラネタリドームを傾け、自公転さぜることによる。
続いて第３図に示すように指向性蒸着９によシ、Ｔｉ２
６（５００人）、Ｐｔ３’ （５００人）。
６（５００人）、Ｐｔ３’ （５００人）。
Ａｕ４’ （５００人）と蒸着する。Ｔｉ２ｂは、下
層の’ｌ’ｉ２ａとの密着性を良好にする為である。
層の’ｌ’ｉ２ａとの密着性を良好にする為である。
この指向性蒸着は、第４図に示すように、点源１０を中
心とした球面形のドーム１１に、半導体基板１を固定し
、蒸着粒子の半導体基板への入射角度を垂直に保つもの
である。
心とした球面形のドーム１１に、半導体基板１を固定し
、蒸着粒子の半導体基板への入射角度を垂直に保つもの
である。
蒸着が完了した後、第３図のレジスト６と共に不要な層
Ｔ１２ａ′、Ｔｉ２ｂ′、Ｐｔ３“、Ａｕ４“をリフト
オフ法により除去する。
Ｔ１２ａ′、Ｔｉ２ｂ′、Ｐｔ３“、Ａｕ４“をリフト
オフ法により除去する。
以上のようにして形成された多層電極は、無指向性蒸着
された下層部’ｌ’ｉ２ａの端部に比べ、指向性蒸着さ
れた上層部Ｔｌ２ｂ、Ｐｔ３′、Ａｕ４′の端部の方が
レジスト７の下側へのまわシ込みが少ないため、内側に
形成されている（第３図）。この結果所要の性能、すな
わちＡｕを用いることによる低抵抗性を持ちかつ、熱処
理によるショットキー特性、ＦＥＴ特性の劣化の無い電
極性能を得ることができた。
された下層部’ｌ’ｉ２ａの端部に比べ、指向性蒸着さ
れた上層部Ｔｌ２ｂ、Ｐｔ３′、Ａｕ４′の端部の方が
レジスト７の下側へのまわシ込みが少ないため、内側に
形成されている（第３図）。この結果所要の性能、すな
わちＡｕを用いることによる低抵抗性を持ちかつ、熱処
理によるショットキー特性、ＦＥＴ特性の劣化の無い電
極性能を得ることができた。
上述の実施例のように、本発明では、電極上層部の端部
が、電極下層部の端部よシ内側に形成することができる
ので、上層部の端部が、少なくとも下層部の膜厚だけ半
導体基板から引き離され、半導体基板と電極上層部との
反応劣化等を無くすことができる。１だ、下層部が２層
以上ある場合、この下層部の最上層を除く下層部層と、
上鳩部との電極端での接触等を無くし得る。このことに
より、半導体多層電極の性能の劣化を防ぐ効果がある。
が、電極下層部の端部よシ内側に形成することができる
ので、上層部の端部が、少なくとも下層部の膜厚だけ半
導体基板から引き離され、半導体基板と電極上層部との
反応劣化等を無くすことができる。１だ、下層部が２層
以上ある場合、この下層部の最上層を除く下層部層と、
上鳩部との電極端での接触等を無くし得る。このことに
より、半導体多層電極の性能の劣化を防ぐ効果がある。
なお、上述の例はＱ ａ Ａ Ｓ半導体電極に限ったが
、他の半導体でも同様の効果があることは言うまでもな
い。
、他の半導体でも同様の効果があることは言うまでもな
い。
また、無指向性蒸着において、プラネタリドームの自公
転を用いているため量産性と素子性能の均一性が良好で
ある。さらに指向性蒸着も、入射角が垂直になるような
プラネタリドームに基板を固定し、自公転させれば、量
産性・均一性が改善される。
転を用いているため量産性と素子性能の均一性が良好で
ある。さらに指向性蒸着も、入射角が垂直になるような
プラネタリドームに基板を固定し、自公転させれば、量
産性・均一性が改善される。
第１図は、ＧａＡｓ−ＭＥＳＦＥＴｏシＥ ットキー′
電極の断面図、第２図は、無指向性蒸着によ＃）Ｔｉを
蒸着したショットキー電極断面図、第３図は、無指向性
蒸着後、指向性蒸着した断面図、第４図は、指向性の蒸
着装置の断面図である。 １−ＧａＡＳ半導体基板、２・Ｔｉ、３・ Ｐｔ、４・
・・Ａｕ％ ２ａ、２ａ’・・・無指向性蒸着されたＴ
ｉ１２ｂ、２ｂ’・・・指向性蒸着されたＴ ”ｓ ３
’ ｇ３“・・・指向性蒸着されたＰｉ、４’ 、４“
・・・指向性蒸着されたＡｕ、６・・・ＰＳＧ膜、７・
・・レジスト、■ ２ 図 第 ３ 図 国分寺市東恋ケ窪１丁目２８０番 地株式会社日立製作所中央研究 所内 ０発 明 者 高橋進 国分寺市東恋ケ窪１丁目２８０番 地株式会社日立製作所中央研究 所内
電極の断面図、第２図は、無指向性蒸着によ＃）Ｔｉを
蒸着したショットキー電極断面図、第３図は、無指向性
蒸着後、指向性蒸着した断面図、第４図は、指向性の蒸
着装置の断面図である。 １−ＧａＡＳ半導体基板、２・Ｔｉ、３・ Ｐｔ、４・
・・Ａｕ％ ２ａ、２ａ’・・・無指向性蒸着されたＴ
ｉ１２ｂ、２ｂ’・・・指向性蒸着されたＴ ”ｓ ３
’ ｇ３“・・・指向性蒸着されたＰｉ、４’ 、４“
・・・指向性蒸着されたＡｕ、６・・・ＰＳＧ膜、７・
・・レジスト、■ ２ 図 第 ３ 図 国分寺市東恋ケ窪１丁目２８０番 地株式会社日立製作所中央研究 所内 ０発 明 者 高橋進 国分寺市東恋ケ窪１丁目２８０番 地株式会社日立製作所中央研究 所内
Claims (1)
- 半導体基板上に多層の電極をリフトオフ法によって形成
するにあたり、（１）半導体基板を固定しているプラネ
タリドームを蒸着源に対し自公転させ、かかることによ
る無指向性蒸着によって、何層かの電極下層部を形成し
、（２）続いて、蒸着粒子の半導体基板への入射角度が
垂直になるような治具に半導体基板を固定し、かかるこ
とによる指向性蒸着によって何層かの電極上層部を形成
し、（３）上記（１）（２Ｊによって形成された上層部
の′ｉｔ極端が、下層部の電極端よシ内側に形成されて
いる半導体多層電極の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22007882A JPS59111325A (ja) | 1982-12-17 | 1982-12-17 | 半導体多層電極の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22007882A JPS59111325A (ja) | 1982-12-17 | 1982-12-17 | 半導体多層電極の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59111325A true JPS59111325A (ja) | 1984-06-27 |
Family
ID=16745586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22007882A Pending JPS59111325A (ja) | 1982-12-17 | 1982-12-17 | 半導体多層電極の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59111325A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4894350A (en) * | 1987-09-23 | 1990-01-16 | Siemens Aktiengesellschaft | Method for manufacturing ohmic contacts having low transfer resistances |
| JPH0249426A (ja) * | 1988-08-11 | 1990-02-19 | Oki Electric Ind Co Ltd | パターン形成方法 |
| JP2015032631A (ja) * | 2013-07-31 | 2015-02-16 | 住友電気工業株式会社 | 半導体装置及びその製造方法 |
-
1982
- 1982-12-17 JP JP22007882A patent/JPS59111325A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4894350A (en) * | 1987-09-23 | 1990-01-16 | Siemens Aktiengesellschaft | Method for manufacturing ohmic contacts having low transfer resistances |
| JPH0249426A (ja) * | 1988-08-11 | 1990-02-19 | Oki Electric Ind Co Ltd | パターン形成方法 |
| JP2015032631A (ja) * | 2013-07-31 | 2015-02-16 | 住友電気工業株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2596962B2 (ja) | 半導体デバイス及びその製造方法 | |
| JPS62120049A (ja) | 絶縁状の金属フイルムを用いて電気的接続を行う方法及び装置 | |
| JPS59111325A (ja) | 半導体多層電極の製造法 | |
| GB2175542A (en) | Reactive ion etching device | |
| JPH0644893A (ja) | 陰極構造体 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3349001B2 (ja) | 金属膜の形成方法 | |
| JPH06104206A (ja) | 半導体装置の製造方法および製造装置 | |
| JPS6390171A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0258251A (ja) | 半導体装置の製造方法 | |
| JP3460976B2 (ja) | リフトオフ法による電極形成のための蒸着方法 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63287021A (ja) | 微細パタ−ンの形成方法 | |
| JPS62114239A (ja) | 半導体装置の製造方法 | |
| JPS61280673A (ja) | 化合物半導体装置の製造方法 | |
| JP2916931B2 (ja) | 電界放出陰極の製造方法 | |
| JPS60120526A (ja) | 微細パタン形成法 | |
| JPS60208874A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH01189937A (ja) | 半導体装置の製造方法 | |
| JPH01225336A (ja) | 半導体装置の製造方法 | |
| JPH02177336A (ja) | 半導体装置及びその製造方法 | |
| JPH03227528A (ja) | 半導体装置の製造方法 | |
| JPS62106623A (ja) | 半導体装置の製造方法 | |
| JPH04171719A (ja) | 半導体装置の製造方法 | |
| JPS615582A (ja) | 多層シヨツトキ電極の形成方法 |