JP3460976B2 - リフトオフ法による電極形成のための蒸着方法 - Google Patents

リフトオフ法による電極形成のための蒸着方法

Info

Publication number
JP3460976B2
JP3460976B2 JP2000052139A JP2000052139A JP3460976B2 JP 3460976 B2 JP3460976 B2 JP 3460976B2 JP 2000052139 A JP2000052139 A JP 2000052139A JP 2000052139 A JP2000052139 A JP 2000052139A JP 3460976 B2 JP3460976 B2 JP 3460976B2
Authority
JP
Japan
Prior art keywords
vapor deposition
substrate
lift
electrode formation
spacer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000052139A
Other languages
English (en)
Other versions
JP2001237198A (ja
Inventor
健志 桐村
Original Assignee
関西日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 関西日本電気株式会社 filed Critical 関西日本電気株式会社
Priority to JP2000052139A priority Critical patent/JP3460976B2/ja
Publication of JP2001237198A publication Critical patent/JP2001237198A/ja
Application granted granted Critical
Publication of JP3460976B2 publication Critical patent/JP3460976B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の電極
(配線も含む)をリフトオフ法で形成する際の電極材料
(メタル)の蒸着方法に関する。
【0002】
【従来の技術】半導体装置の電極や配線(以下電極)を
パターニング形成する際に、エッチングによるパターニ
ングが困難な場合、例えばエッチングが困難なメタルの
場合、エッチングは出来るがエッチング液やエッチング
ガスに下地もしくはエッチングマスクが耐えない場合、
エッチングでは形成困難な形状としたい場合等の際には
リフトオフ法が用いられる。MESFETのゲート電極
の形成を行う場合を例にリフトオフ法の説明を行う。図
2(A)はゲート電極材料を蒸着した状態を示す要部断
面図である。その製造方法を簡単に説明する。
【0003】例えば、表面に能動層(図示せず)が形成
されたGaAsのような基板1の所定個所にソース電極
(図示せず)、ドレイン電極(図示せず)を形成し、表
面全面にCVD法によりシリコン酸化膜2を形成する。
次に、表面に例えばフォトレジストによるリフトオフ用
スペーサ3をソース電極(図示せず)とドレイン電
極(図示せず)の間の所定位置に所定の開口幅4aの開
口4を備えて形成する。ここで、開口4の側壁4bは逆
テーパ状とする。次にスペーサ3をマスクにしてシリ
コン酸化膜2を異方性ドライエッチング法により選択エ
ッチングして開口5を設ける。次に、シリコン酸化膜2
をマスクとして例えばウェットエッチのような等方性エ
ッチング法で基板1をエッチングしてリセス6を形成す
る。その後、図面上方からゲート電極材料を蒸着する
と、スペーサ3の表面には不要金属膜7aが堆積する
と共に、基板1のリセス6内にはスペーサ3の開口4
とシリコン酸化膜2の開口5を通ってゲート電極材料が
堆積し、ゲート電極7が形成される。ゲート電極7が基
板1に接する幅(ゲート長)はシリコン酸化膜2の開口
5に規制されて幅狭に形成されると共に、シリコン酸化
膜2の表面では若干広がっていわゆる断面マッシュルー
ム形状のゲート電極7となっている。そして、スペーサ
3の開口4の側壁4bには、そこが逆テーパ状になっ
ていて、庇をつくっているのでゲート電極材料は堆積さ
れず、ゲート電極7と不要金属膜7aとは分離されてい
る。その後、スペーサ3とシリコン酸化膜2を除去す
ればその上の不要金属膜7aも除去されて、ゲート電極
7が残る。
【0004】このような製法に適用する蒸着方法は、基
板1の表面に向けて飛翔するゲート電極材料の蒸気の飛
翔方向が、基板表面に垂直に近い方向の成分がほとん
どで、大きく傾斜した方向の成分を含まない方法が好ま
しい。なぜならば、大きく傾斜した方向の成分を多く含
むと図2(B)に示すように、スペーサ3の開口4の
側壁4bにもゲート電極材料が堆積するので、ゲート電
極17と不要金属膜17aがつながって、パターニング
不能となる。傾斜した方向の成分が更に多いと図2
(C)のようにゲート電極27の堆積が充分に行われる
前に、スペーサ3の開口4が側壁4bへの堆積で塞が
ってしまうからである。
【0005】そこで、従来のこの種の目的のための蒸着
方法は例えば基板の上方に蒸着源を配置する場合には
図3に概念的に示す側面図のように、基板1の中心の上
方に蒸着源8を唯1個所配置して大きく傾斜した方向の
成分を含まないようにし、高さHを基板1の径Lに比較
して大きく取り、基板1の外周でも蒸着源8から飛翔し
てとどく蒸気の飛翔方向の傾き角度θが許容程度以下に
なるようにしている。
【0006】
【発明が解決しようとする課題】ところが、上記のよう
な蒸着方法では、基板1の径を大きくして製造の効率向
上を図ろうとすると、蒸着源と基板との間隔を大き
くとらなければならないので蒸着装置を大型のものに変
更しなければならない。例えば、蒸着源8と基板1との
距離Hはそのままにして、基板の径を2倍にすると基
の外周位置に飛来する蒸気の傾きθも2倍になる。
そうすると、図4に示す蒸着後の要部断面図のように蒸
源から飛翔してくるゲート電極材料の蒸気の飛翔方向
は基板1の法線方向に対して大きく傾いていて垂直な方
向成分が無いので、ゲート電極37が基板1の中心側が
堆積不足となった歪な形状となる。そこで、この発明は
蒸着装置を大型化することなく、限度はあるももの径の
大きい基板にしても適用できるリフトオフ法による電
極形成のための蒸着方法を提供する。
【0007】
【課題を解決するための手段】上記の課題を解決するた
めに、この発明のリフトオフ法による電極形成のための
蒸着方法は、基板に対向して複数の蒸着源を分散配置す
ると共に、その配置の範囲を基板の中心に立てた法線を
中心とし、半径を略基板の半径とする円筒内とするとと
もに、蒸着源と基板との距離を所定の膜厚に蒸着される
前にリフトオフ用のスペーサの開口が塞がることが無
い距離としたことを特徴とする。この方法によれば、基
板に対向して複数の蒸着源を分散配置するので、基板
外周部に対しても飛来する電極材料の蒸気の飛翔方向が
基板の法線方向に近い成分が確保できて、正常な形で電
極形成できる。但し、蒸着源が分散配置されているの
で、傾いた飛翔方向の成分を当然含むので、所望の膜厚
が確保できる前にリフトオフ用のスペーサの開口が塞
がることが生じない程度に基板と蒸着源との距離は確保
されねばならない。言い換えれば、蒸着装置の関係で距
離が大きく取れない場合は、基板の径は所望の膜厚が確
保できる前にリフトオフ用のスペーサの開口が塞がる
ことが生じない程度に留めなければならない。
【0008】
【発明の実施の形態】この発明の一実施例を図面を参照
して説明する。図1(A)はそれを概念的に示す側面
図、図1(B)はその平面図である。この例は基板1の
上方に蒸着源18を分散配置(この場合5個所)するも
のである。基板1の表面には形成すべき電極(配線も含
む)の形状に対応した開口を有するリフトオフ用のスペ
ーサ(図示せず)が形成されている。そして、電極の
材料である蒸着源18は基板1の上方に例えば5個所配
置されている。蒸着源18の配置の位置や数は基板1の
径Lに応じて形成された電極の厚みの基板1内でのばら
つきが許容出来るように選べばよい。しかしながら、蒸
着源18の配置の範囲は基板1の基板中心に立てた法線
19を中心とし、半径を略基板半径(L/2)とする円
筒20内とするのが良い。なぜならば、基板表面に飛来
する電極材料の飛翔方向が法線19に平行な成分が多い
のが好ましく、そのために蒸着源18を複数分散配置す
るものであるが、基板1の外周よりも外に配置すれば、
飛翔方向が法線19に対して斜めに傾き角度θの大きい
成分が増し、弊害が生じるためである。そして、基板1
と蒸着源18との距離Hは傾き角度θの大きい成分を作
らないためになるべく大きい方がこのましく、基板1の
径が定まれば、基板1内でもっとも大きい傾き角度θを
ある一定の値以下にしなければならないので、基板1と
蒸着源18との距離Hを小さくするには限度がある。逆
に蒸着装置の関係で、基板1と蒸着源18との距離Hを
大きくするのに限度があれば適用出来る基板の径Lを
大きくするのに限度がある。
【0009】電極材料の飛翔方向が法線19に対して傾
き角度θを持つ成分が多い場合でも許容できる傾き角度
θは、形成する電極の形状(スペーサの開口の形状)
に依存する。一般に開口形状において、アスペクト比が
大きいほど傾き角度θを小さくする必要がある。
【0010】そこで、形成される電極の膜厚が許容でき
る程度に確保できる前にリフトオフ用のスペーサ層(図
示せず)の開口が塞がることが生じない程度に基板
蒸着源18との距離を確保するようにする。
【0011】この実施例の蒸着方法によれば、単一の蒸
着源による従来の蒸着方法に比較して、基板の外周部
分に対しても基板表面に垂直に近い方向に飛来する電極
材料の蒸気を確保出来るので蒸着装置を大型化せずに限
度はあるものの基板を大きくすることができる。
【0012】上記実施例は、基板の上方に蒸着源18
を配置する場合に付いて説明したが、基板の下方に蒸
着源18を配置する場合も同様に適用出来る。
【0013】上記実施例では複数の蒸着源18を全て基
から等しい距離に配置したが、構造上の問題等で必
要であれば、一部の蒸着源18を異なる距離に配置して
も良い。その場合に基板内で、蒸着の膜厚の均一性を得
るために蒸着源18の量を調節することが出来る。
【0014】上記いずれの場合にも、複数の蒸着源
を同時に加熱蒸発させて蒸着する事が出来るが、各蒸
着源18を別々に順次に若しくは幾つかの組に分けて組
み毎に順次に加熱蒸発させるようにすることができる。
そうすれば、リフトオフ用のスペーサ層(図示せず)
例えばフォトレジストのように耐熱性が高くなく過度に
加熱された場合に変形するのを防止する。
【0015】
【発明の効果】以上の説明のように、この発明の蒸着方
法によれば、蒸着源を複数分散配置したので基板の外周
部分にも飛来する電極材料の蒸気の飛翔方向が基板表面
に垂直な成分を確保出来るので、蒸着装置を大型化する
ことなく基板の大きいものに対応できる。
【図面の簡単な説明】
【図1】(A) この発明の一実施例の蒸着方法を示す
側面図 (B) その平面図
【図2】 リフトオフ法における蒸着後の状態を示す断
面図 (A) 正常な蒸着の場合 (B) 不具合な場合 (C) 他の不具合な場合
【図3】 従来の蒸着方法を示す側面図
【図4】 従来の蒸着方法により基板を大型化した場合
の蒸着の不具合状況を示す断面図
【符号の説明】
1 基板 3 リフトオフ用のスペーサ 4 開口 7 電極 18 蒸着源 19 法線 20 円筒 H 基板と蒸着源との距離
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 H01L 21/285 H01L 21/338 H01L 29/812 C23C 14/00 - 14/58

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】表面に電極形状に対応した開口を備えた
    フトオフ用のスペーサを形成した基板に対向して複数
    の蒸着源を分散配置すると共に、その配置の範囲を前記
    基板の中心に立てた法線を中心とし半径を略基板の半径
    とする円筒内とするとともに、前記基板と前記蒸着源と
    の距離を所定の膜厚に蒸着される前に前記スペーサ
    開口が塞がることが無い距離としたことを特徴とするリ
    フトオフ法による電極形成のための蒸着方法。
  2. 【請求項2】前記複数の蒸着源を全て前記基板との距離
    を同じくするように配置した請求項1に記載のリフトオ
    フ法による電極形成のための蒸着方法。
  3. 【請求項3】前記複数の蒸着源の一部を他と前記基板と
    の距離を異ならせて配置した請求項1に記載のリフトオ
    フ法による電極形成のための蒸着方法。
  4. 【請求項4】前記複数の蒸着源を全て同時的に加熱蒸発
    させることを特徴とする請求項1、2又は3に記載のリ
    フトオフ法による電極形成のための蒸着方法。
  5. 【請求項5】前記複数の蒸着源を1個所づつ順次に又は
    いくつかの組に分けて順次に加熱蒸発させることを特徴
    とする請求項1、2又は3に記載のリフトオフ法による
    電極形成のための蒸着方法。
JP2000052139A 2000-02-23 2000-02-23 リフトオフ法による電極形成のための蒸着方法 Expired - Fee Related JP3460976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000052139A JP3460976B2 (ja) 2000-02-23 2000-02-23 リフトオフ法による電極形成のための蒸着方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000052139A JP3460976B2 (ja) 2000-02-23 2000-02-23 リフトオフ法による電極形成のための蒸着方法

Publications (2)

Publication Number Publication Date
JP2001237198A JP2001237198A (ja) 2001-08-31
JP3460976B2 true JP3460976B2 (ja) 2003-10-27

Family

ID=18573705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000052139A Expired - Fee Related JP3460976B2 (ja) 2000-02-23 2000-02-23 リフトオフ法による電極形成のための蒸着方法

Country Status (1)

Country Link
JP (1) JP3460976B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4140440B2 (ja) * 2003-05-13 2008-08-27 住友電気工業株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5514869B2 (ja) * 1972-05-01 1980-04-19
JPS55158631A (en) * 1979-05-30 1980-12-10 Fujitsu Ltd Manufacture of semiconductor device
JP3031079B2 (ja) * 1992-09-21 2000-04-10 三菱電機株式会社 配線膜形成装置
JP3169151B2 (ja) * 1992-10-26 2001-05-21 三菱電機株式会社 薄膜形成装置
JP2655094B2 (ja) * 1994-08-30 1997-09-17 日本電気株式会社 電子銃蒸着装置
JP4086964B2 (ja) * 1998-06-19 2008-05-14 株式会社アルバック 補助アノード電極を有する同軸型真空アーク蒸着源及び蒸着装置

Also Published As

Publication number Publication date
JP2001237198A (ja) 2001-08-31

Similar Documents

Publication Publication Date Title
JP2702687B2 (ja) 半導体デバイスにおける接近離間型金属電極の形成方法
JP3460976B2 (ja) リフトオフ法による電極形成のための蒸着方法
JPH01303742A (ja) 半導体装置
JPH0797581B2 (ja) 半導体装置の製造方法
JPH0346977B2 (ja)
WO2024069800A1 (ja) ジョセフソン接合素子の製造方法および量子ビットデバイスの製造方法
JPS61222236A (ja) 半導体装置及びその製造方法
JPH04139828A (ja) 半導体装置の製造方法
JPH05267290A (ja) 半導体集積回路およびその製造方法
JP2699389B2 (ja) 半導体装置の製造方法
JPH0856024A (ja) 集積回路の製造方法
JP3436288B2 (ja) 電極構造の形成方法
JPH11162845A (ja) 半導体素子のマスク製造方法
JP2690378B2 (ja) 微細パターンの形成方法
JPH04303943A (ja) 半導体装置の製造方法
JPH08203926A (ja) 半導体装置の製造方法
JPS60178635A (ja) 半導体装置の製造方法
JP3214410B2 (ja) 半導体配線装置
JPS61296722A (ja) 半導体装置の製造方法
JPH01117026A (ja) 半導体基板
JPH0513358A (ja) 半導体装置の製造方法
JPH07201774A (ja) 半導体装置の製造方法
JPH03205829A (ja) 半導体装置の製造方法
JPH08153785A (ja) 半導体装置の製造方法
JPH03268334A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees