JP3436288B2 - 電極構造の形成方法 - Google Patents
電極構造の形成方法Info
- Publication number
- JP3436288B2 JP3436288B2 JP18857195A JP18857195A JP3436288B2 JP 3436288 B2 JP3436288 B2 JP 3436288B2 JP 18857195 A JP18857195 A JP 18857195A JP 18857195 A JP18857195 A JP 18857195A JP 3436288 B2 JP3436288 B2 JP 3436288B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- gate electrode
- cathode electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Description
【0001】
【産業上の利用分野】本願の発明は、カソード電極とゲ
ート電極とを有する電極構造の形成方法に関するもので
ある。
ート電極とを有する電極構造の形成方法に関するもので
ある。
【0002】
【従来の技術】平面パネル表示装置の一つである電界放
射表示装置や冷陰極型の走査型電子顕微鏡等では、カソ
ード電極とゲート電極とを有する電極構造が電子線源に
なっている。図4は、この様な電極構造の形成方法の一
従来例を示している。
射表示装置や冷陰極型の走査型電子顕微鏡等では、カソ
ード電極とゲート電極とを有する電極構造が電子線源に
なっている。図4は、この様な電極構造の形成方法の一
従来例を示している。
【0003】この一従来例の電極構造を形成するために
は、図4(a)に示す様に、N型のSi基板11に所定
のパターン(図示せず)の導電領域を形成した後、この
Si基板11の表面を酸化して膜厚が1.0μm程度の
SiO2膜12を形成する。そして、膜厚が0.4μm
程度のNb層13をSiO2膜12上に蒸着させた後、
図4(b)に示す様に、Nb層13上でフォトレジスト
14をゲート電極のパターンに加工する。
は、図4(a)に示す様に、N型のSi基板11に所定
のパターン(図示せず)の導電領域を形成した後、この
Si基板11の表面を酸化して膜厚が1.0μm程度の
SiO2膜12を形成する。そして、膜厚が0.4μm
程度のNb層13をSiO2膜12上に蒸着させた後、
図4(b)に示す様に、Nb層13上でフォトレジスト
14をゲート電極のパターンに加工する。
【0004】次に、図4(c)に示す様に、フォトレジ
スト14をマスクにしてNb層13をエッチングしてゲ
ート電極を形成し、更にSiO2膜12を等方性エッチ
ングして、Nb層13及びSiO2膜12に貫通孔15
を形成する。そして、図4(d)に示す様に、斜め回転
蒸着で膜厚が0.2μm程度のAl層16をNb層13
上に堆積させる。
スト14をマスクにしてNb層13をエッチングしてゲ
ート電極を形成し、更にSiO2膜12を等方性エッチ
ングして、Nb層13及びSiO2膜12に貫通孔15
を形成する。そして、図4(d)に示す様に、斜め回転
蒸着で膜厚が0.2μm程度のAl層16をNb層13
上に堆積させる。
【0005】次に、図4(e)に示す様に、垂直方向か
らの蒸着で、膜厚が1.8μm程度のMo層17をAl
層16上に堆積させると共に円錐状のMo層17を貫通
孔15内に形成する。そして、図4(f)に示す様に、
Al層16をエッチングすることによってこのAl層1
6上のMo層17をリフトオフして、貫通孔15内にの
みに残したMo層17とSi基板11とでカソード電極
を形成する。
らの蒸着で、膜厚が1.8μm程度のMo層17をAl
層16上に堆積させると共に円錐状のMo層17を貫通
孔15内に形成する。そして、図4(f)に示す様に、
Al層16をエッチングすることによってこのAl層1
6上のMo層17をリフトオフして、貫通孔15内にの
みに残したMo層17とSi基板11とでカソード電極
を形成する。
【0006】
【発明が解決しようとする課題】ところが、上述の一従
来例では、図4(c)の工程で、Nb層13から成るゲ
ート電極を形成し、図4(f)の工程で、Mo層17か
ら成るカソード電極を形成し、これらのカソード電極と
ゲート電極とを別個の工程で形成しているので、別個の
電極構造間においてカソード電極とゲート電極との相対
的な高さ関係を等しくすることが困難である。
来例では、図4(c)の工程で、Nb層13から成るゲ
ート電極を形成し、図4(f)の工程で、Mo層17か
ら成るカソード電極を形成し、これらのカソード電極と
ゲート電極とを別個の工程で形成しているので、別個の
電極構造間においてカソード電極とゲート電極との相対
的な高さ関係を等しくすることが困難である。
【0007】このため、別個の電極構造間において、カ
ソード電極とゲート電極との間に印加する電圧が等しく
ても、これらの間に生じる電界は必ずしも等しくなく、
電流値の等しい電子流をカソード電極から放射すること
が困難であった。従って、例えば、上述の一従来例を電
界放射表示装置の電子線源に適用しても、輝度の等しい
電界放射表示装置を得ることが困難であった。
ソード電極とゲート電極との間に印加する電圧が等しく
ても、これらの間に生じる電界は必ずしも等しくなく、
電流値の等しい電子流をカソード電極から放射すること
が困難であった。従って、例えば、上述の一従来例を電
界放射表示装置の電子線源に適用しても、輝度の等しい
電界放射表示装置を得ることが困難であった。
【0008】
【課題を解決するための手段】請求項1の電極構造の形
成方法は、表面が平坦であり、この表面よりも深い位置
に埋め込まれて選択的に広がっている絶縁膜を含む導電
層を形成する工程と、カソード電極及びゲート電極の一
方に対応し且つ前記絶縁膜上の領域に広がる第1のマス
ク部と、前記カソード電極及び前記ゲート電極の他方に
対応し且つ前記絶縁膜上以外の領域に広がる第2のマス
ク部とを有するマスク層を前記導電層上に形成する工程
と、前記マスク層をマスクにして前記絶縁膜が露出する
まで前記導電層をエッチングして前記カソード電極及び
前記ゲート電極を形成する工程とを具備することを特徴
としている。
成方法は、表面が平坦であり、この表面よりも深い位置
に埋め込まれて選択的に広がっている絶縁膜を含む導電
層を形成する工程と、カソード電極及びゲート電極の一
方に対応し且つ前記絶縁膜上の領域に広がる第1のマス
ク部と、前記カソード電極及び前記ゲート電極の他方に
対応し且つ前記絶縁膜上以外の領域に広がる第2のマス
ク部とを有するマスク層を前記導電層上に形成する工程
と、前記マスク層をマスクにして前記絶縁膜が露出する
まで前記導電層をエッチングして前記カソード電極及び
前記ゲート電極を形成する工程とを具備することを特徴
としている。
【0009】請求項2の電極構造の形成方法は、前記電
極構造を電界放射表示装置の電子線源にすることを特徴
としている。
極構造を電界放射表示装置の電子線源にすることを特徴
としている。
【0010】
【作用】請求項1、2の電極構造の形成方法では、導電
層の表面が平坦であり且つ単一のマスク層で導電層をエ
ッチングしてカソード電極及びゲート電極を同時に形成
しているので、別個の電極構造間においても、カソード
電極とゲート電極との相対的な高さ関係及びカソード電
極の先端とゲート電極との平面的な距離を等しくするこ
とができる。
層の表面が平坦であり且つ単一のマスク層で導電層をエ
ッチングしてカソード電極及びゲート電極を同時に形成
しているので、別個の電極構造間においても、カソード
電極とゲート電極との相対的な高さ関係及びカソード電
極の先端とゲート電極との平面的な距離を等しくするこ
とができる。
【0011】しかも、カソード電極及びゲート電極の一
方を絶縁膜上に形成しているので、カソード電極とゲー
ト電極とを同時に形成しても、互いに絶縁されているカ
ソード電極及びゲート電極を形成することができる。
方を絶縁膜上に形成しているので、カソード電極とゲー
ト電極とを同時に形成しても、互いに絶縁されているカ
ソード電極及びゲート電極を形成することができる。
【0012】
【実施例】以下、本願の発明の第1及び第2実施例を、
図1〜3を参照しながら説明する。図1、2が、第1実
施例を示している。この第1実施例では、図1(a)に
示す様に、絶縁体から成る基板21上に膜厚が0.5μ
m程度のMo層22を蒸着させる。
図1〜3を参照しながら説明する。図1、2が、第1実
施例を示している。この第1実施例では、図1(a)に
示す様に、絶縁体から成る基板21上に膜厚が0.5μ
m程度のMo層22を蒸着させる。
【0013】次に、図1(b)に示す様に、SiO2膜
23等の絶縁膜をMo層22上に堆積させ、このSiO
2膜23を選択的にエッチングして、直径が0.5μm
程度でカソード電極のパターンの貫通孔23aをSiO
2膜23に形成する。そして、図1(c)に示す様に、
膜厚が0.25μm程度以上のMo層24を全面に蒸着
させて貫通孔23aを埋め、Mo層24を研磨してその
表面を平坦化する。
23等の絶縁膜をMo層22上に堆積させ、このSiO
2膜23を選択的にエッチングして、直径が0.5μm
程度でカソード電極のパターンの貫通孔23aをSiO
2膜23に形成する。そして、図1(c)に示す様に、
膜厚が0.25μm程度以上のMo層24を全面に蒸着
させて貫通孔23aを埋め、Mo層24を研磨してその
表面を平坦化する。
【0014】次に、カソード電極及びゲート電極のパタ
ーンにMo層24上でフォトレジスト(図示せず)を加
工し、このフォトレジストをマスクにして、SiO2膜
23が露出するまで、Mo層24を等方性エッチングす
る。この結果、図1(d)に示す様に、Mo層22と貫
通孔23a内のMo層24aとでカソード電極が形成さ
れ、SiO2膜23上のMo層24bでゲート電極が形
成される。
ーンにMo層24上でフォトレジスト(図示せず)を加
工し、このフォトレジストをマスクにして、SiO2膜
23が露出するまで、Mo層24を等方性エッチングす
る。この結果、図1(d)に示す様に、Mo層22と貫
通孔23a内のMo層24aとでカソード電極が形成さ
れ、SiO2膜23上のMo層24bでゲート電極が形
成される。
【0015】以上の様にして形成された電極構造では、
ゲート電極の表面が広がる平面内にカソード電極の先端
が位置している。また、上述の様に、同一のフォトレジ
ストをマスクにしてMo層24をエッチングして、カソ
ード電極及びゲート電極を同時に形成しているので、S
iO2膜23に対する合わせずれがフォトレジストに生
じても、図2に示す様に、カソード電極の先端とゲート
電極との平面的な距離は変動しない。
ゲート電極の表面が広がる平面内にカソード電極の先端
が位置している。また、上述の様に、同一のフォトレジ
ストをマスクにしてMo層24をエッチングして、カソ
ード電極及びゲート電極を同時に形成しているので、S
iO2膜23に対する合わせずれがフォトレジストに生
じても、図2に示す様に、カソード電極の先端とゲート
電極との平面的な距離は変動しない。
【0016】図3が、第2実施例を示している。この第
2実施例も、図1、2に示した第1実施例とは逆に、S
iO2膜23上のMo層24aでカソード電極が形成さ
れており、Mo層22と貫通孔23a内のMo層24b
とでゲート電極が形成されていることを除いて、第1実
施例と実質的に同様の構成を有している。
2実施例も、図1、2に示した第1実施例とは逆に、S
iO2膜23上のMo層24aでカソード電極が形成さ
れており、Mo層22と貫通孔23a内のMo層24b
とでゲート電極が形成されていることを除いて、第1実
施例と実質的に同様の構成を有している。
【0017】なお、以上の第1及び第2実施例では、絶
縁体から成る基板を基板21として用いたが、所定のパ
ターンの導電領域が形成されたSi基板等を用いてもよ
い。また、以上の第1及び第2実施例では、カソード電
極及びゲート電極を形成するためにMo層22、24を
用いたが、Mo層以外の金属層を用いてもよい。
縁体から成る基板を基板21として用いたが、所定のパ
ターンの導電領域が形成されたSi基板等を用いてもよ
い。また、以上の第1及び第2実施例では、カソード電
極及びゲート電極を形成するためにMo層22、24を
用いたが、Mo層以外の金属層を用いてもよい。
【0018】
【発明の効果】請求項1、2の電極構造の形成方法で
は、別個の電極構造間においても、カソード電極とゲー
ト電極との相対的な高さ関係及びカソード電極の先端と
ゲート電極との平面的な距離を等しくすることができ
る。このため、カソード電極とゲート電極との間に印加
する電圧が等しければ、これらの間に生じる電界も等し
くて、電流値の等しい電子流をカソード電極から放射す
ることができる電極構造を形成することができる。ま
た、この電極構造を電界放射表示装置の電子線源に適用
すれば、輝度の等しい電界放射表示装置を得ることがで
きる。
は、別個の電極構造間においても、カソード電極とゲー
ト電極との相対的な高さ関係及びカソード電極の先端と
ゲート電極との平面的な距離を等しくすることができ
る。このため、カソード電極とゲート電極との間に印加
する電圧が等しければ、これらの間に生じる電界も等し
くて、電流値の等しい電子流をカソード電極から放射す
ることができる電極構造を形成することができる。ま
た、この電極構造を電界放射表示装置の電子線源に適用
すれば、輝度の等しい電界放射表示装置を得ることがで
きる。
【図1】本願の発明の第1実施例を工程順に示す電極構
造の側断面図である。
造の側断面図である。
【図2】第1実施例で合わせずれが生じた場合を示す電
極構造の側断面図である。
極構造の側断面図である。
【図3】本願の発明の第2実施例で形成した電極構造の
側断面図である。
側断面図である。
【図4】本願の発明の一従来例を工程順に示す電極構造
の側断面図である。
の側断面図である。
22 Mo層
23 SiO2膜
24a Mo層
24b Mo層
Claims (2)
- 【請求項1】 表面が平坦であり、この表面よりも深い
位置に埋め込まれて選択的に広がっている絶縁膜を含む
導電層を形成する工程と、 カソード電極及びゲート電極の一方に対応し且つ前記絶
縁膜上の領域に広がる第1のマスク部と、前記カソード
電極及び前記ゲート電極の他方に対応し且つ前記絶縁膜
上以外の領域に広がる第2のマスク部とを有するマスク
層を前記導電層上に形成する工程と、 前記マスク層をマスクにして前記絶縁膜が露出するまで
前記導電層をエッチングして前記カソード電極及び前記
ゲート電極を形成する工程とを具備することを特徴とす
る電極構造の形成方法。 - 【請求項2】 前記電極構造を電界放射表示装置の電子
線源にすることを特徴とする請求項1記載の電極構造の
形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18857195A JP3436288B2 (ja) | 1995-06-30 | 1995-06-30 | 電極構造の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18857195A JP3436288B2 (ja) | 1995-06-30 | 1995-06-30 | 電極構造の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0917326A JPH0917326A (ja) | 1997-01-17 |
JP3436288B2 true JP3436288B2 (ja) | 2003-08-11 |
Family
ID=16226023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18857195A Expired - Fee Related JP3436288B2 (ja) | 1995-06-30 | 1995-06-30 | 電極構造の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3436288B2 (ja) |
-
1995
- 1995-06-30 JP JP18857195A patent/JP3436288B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0917326A (ja) | 1997-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5079476A (en) | Encapsulated field emission device | |
KR20030079969A (ko) | 전자 방출 장치 및 필드 에미션 디스플레이 | |
KR100300193B1 (ko) | 절연층상에 형성된 실리콘(soi)기판상의 전계방출어레이(fea)제조방법 | |
KR960042876A (ko) | 원추형 이미터 전극이 있는 전계 방출형 냉음극 장치 및 그의 제조방법 | |
JP3436288B2 (ja) | 電極構造の形成方法 | |
KR970030352A (ko) | T형 게이트 전극의 형성방법 | |
JP3767952B2 (ja) | 電界効果電子放出素子の製造方法 | |
JPH06295660A (ja) | 電界放射形陰極及びその製造方法 | |
KR100257568B1 (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
US6027632A (en) | Multi-step removal of excess emitter material in fabricating electron-emitting device | |
JPH05242797A (ja) | 電子放出素子の製造方法 | |
KR100278745B1 (ko) | 가속전극을 갖는 전계방출 표시소자 및 그 제조방법 | |
JP2846988B2 (ja) | 電界放出型電子放出源素子 | |
KR100405971B1 (ko) | 전계방출소자의 집속전극 구조 및 형성방법 | |
KR960005331B1 (ko) | 측벽을 이용한 전자방출 기판 제조방법 | |
JPH11297471A (ja) | 電界発光素子の製造方法 | |
KR100279749B1 (ko) | 게이트와 에미터를 초근접시킨 전계방출 어레이의 제조방법 | |
KR100459405B1 (ko) | 전계방출소자 제조방법 | |
KR0136686B1 (ko) | 실리콘 필드 에미터 및 그 제조방법 | |
KR100262199B1 (ko) | 전계방출 캐소드 및 이의 제조방법 | |
JPH02121227A (ja) | 電子放出素子及びその製造方法 | |
JP3056017B2 (ja) | 蛍光表示管 | |
KR100254674B1 (ko) | 전계방출표시소자용 저항층 | |
JPH10233183A (ja) | 冷電子放出素子マトリクス及びその製造方法 | |
JPH11213863A (ja) | 電界放出型冷陰極及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |