JPS6156876B2 - - Google Patents
Info
- Publication number
- JPS6156876B2 JPS6156876B2 JP54164448A JP16444879A JPS6156876B2 JP S6156876 B2 JPS6156876 B2 JP S6156876B2 JP 54164448 A JP54164448 A JP 54164448A JP 16444879 A JP16444879 A JP 16444879A JP S6156876 B2 JPS6156876 B2 JP S6156876B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- lift
- substrate
- forming
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 18
- 239000002887 superconductor Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 58
- 238000007740 vapor deposition Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000010955 niobium Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 2
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 230000005428 wave function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
この発明は、ブリツジ形のジヨゼフソン素子の
製造方法の改良に関するものである。
製造方法の改良に関するものである。
第１図Ａおよび第１図Ｂはそれぞれ従来のブリ
ツジ形のジヨゼフソン素子の一例を示す平面図、
第２図は第１図Ａまたは第１図Ｂに示すジヨゼフ
ソン素子の第１図Ａ又はＢの−線における断
面図、第３図は第１図Ｂに示すジヨゼフソン素子
の斜視図である。第１図、第２図および第３図お
いて、１，２はニオブ（Nb）、鉛（Pb）などの超
電導体からなる超電導膜である。超電導膜１と超
電導膜２とは同種の超電導体からなつていてもよ
く、異種の超電導体からなつていてもよい。３は
超電導体からなり二つの超電導膜１，２を弱く結
びつけている接合部分（くびれ部分）、４はガラ
ス、サフアイヤなどの絶縁体、またシリコンなど
の少なくともジヨゼフソン素子の動作温度では絶
縁体となる半導体からなる基板である。
ツジ形のジヨゼフソン素子の一例を示す平面図、
第２図は第１図Ａまたは第１図Ｂに示すジヨゼフ
ソン素子の第１図Ａ又はＢの−線における断
面図、第３図は第１図Ｂに示すジヨゼフソン素子
の斜視図である。第１図、第２図および第３図お
いて、１，２はニオブ（Nb）、鉛（Pb）などの超
電導体からなる超電導膜である。超電導膜１と超
電導膜２とは同種の超電導体からなつていてもよ
く、異種の超電導体からなつていてもよい。３は
超電導体からなり二つの超電導膜１，２を弱く結
びつけている接合部分（くびれ部分）、４はガラ
ス、サフアイヤなどの絶縁体、またシリコンなど
の少なくともジヨゼフソン素子の動作温度では絶
縁体となる半導体からなる基板である。
超電導膜１および２が、それらの状態を異なつ
た位相の波動関数Ψ１、Ψ２で表わせる程度に弱
く結合されている（結合強度を小さな係数εで表
わす）とすれば、Ψ１、Ψ２の従う方程式は、結
合を通して侵入する超電導電子を摂動項として加
え、 で表わせるシユレーデインガー方程式である。
た位相の波動関数Ψ１、Ψ２で表わせる程度に弱
く結合されている（結合強度を小さな係数εで表
わす）とすれば、Ψ１、Ψ２の従う方程式は、結
合を通して侵入する超電導電子を摂動項として加
え、 で表わせるシユレーデインガー方程式である。
ここに、μ１、μ２はそれぞれ超電導膜１，２
の超電導体の電子のエネルギーである。
の超電導体の電子のエネルギーである。
超電導膜１，２の超電導体の超電導電子の密度
および位相をそれぞれn1、n2およびθ１、θ２と
すれば、 と書ける。
および位相をそれぞれn1、n2およびθ１、θ２と
すれば、 と書ける。
（）式を（）式に代入し、n1＝n2＝ｎとお
き、実部と虚部とを別に扱つて、 ∂n1／∂ｔ＝（２／ｈ）εnsin（θ２−θ１）＝−∂n2／∂ｔ （） （∂／∂ｔ）（θ２−θ１）＝−（１／ｈ）（μ２−μ１） （） が導かれる。
き、実部と虚部とを別に扱つて、 ∂n1／∂ｔ＝（２／ｈ）εnsin（θ２−θ１）＝−∂n2／∂ｔ （） （∂／∂ｔ）（θ２−θ１）＝−（１／ｈ）（μ２−μ１） （） が導かれる。
超電導膜２から超電導膜１へ向う電流は
2e∂n1／∂ｔ（ｅは電子の電荷）
に等しいから、接合部分３における超電導体の断
面積および体積をそれぞれＳおよびＶとすれば、
電流密度ｉは、次記の（）式および（）式に
よつて表わせる。
面積および体積をそれぞれＳおよびＶとすれば、
電流密度ｉは、次記の（）式および（）式に
よつて表わせる。
ｉ＝i0sin（θ２−θ１） （）
i0＝4eVεn1／hS （）
（）式で位相差θ１−θ２＝θが零でなけれ
ば、sinθに比例する超電導電流が流れる。この
超電導電流がジヨゼフソン電流である。
ば、sinθに比例する超電導電流が流れる。この
超電導電流がジヨゼフソン電流である。
第１図、第２図および第３図に示すジヨゼフソ
ン素子は、接合部分３の微細加工がむつかしい。
接合部分３の長さｌ、幅ｗ、厚さｄを制御する必
要がある。長さｌ、幅ｗの微細加工は電子ビーム
露光法などにより可能であるが、厚さｄを超電導
膜１，２からなる電極部分より薄くすることが困
難である。つまり、接合部分３のみを、エツチン
グで薄くしたり、従来法の蒸着で薄く蒸着するこ
とは困難であつた。そのため、二つの超電導膜
１，２を弱く結合させるために接合部分３を微細
加工で制御性よく形成することが困難であつた。
ン素子は、接合部分３の微細加工がむつかしい。
接合部分３の長さｌ、幅ｗ、厚さｄを制御する必
要がある。長さｌ、幅ｗの微細加工は電子ビーム
露光法などにより可能であるが、厚さｄを超電導
膜１，２からなる電極部分より薄くすることが困
難である。つまり、接合部分３のみを、エツチン
グで薄くしたり、従来法の蒸着で薄く蒸着するこ
とは困難であつた。そのため、二つの超電導膜
１，２を弱く結合させるために接合部分３を微細
加工で制御性よく形成することが困難であつた。
この発明は、上記の点に鑑みてなされたもので
あり、垂直蒸着法によつて電極部分である二つの
超電導膜とその間の接合部分を厚さを制御して薄
く形成した後、斜め蒸着法によつて電極部分の超
電導膜のみを厚くすることによつて、接合部分の
厚さを精度良く制御することができるジヨゼフソ
ン素子の製造方法を提供することを目的としたも
のである。
あり、垂直蒸着法によつて電極部分である二つの
超電導膜とその間の接合部分を厚さを制御して薄
く形成した後、斜め蒸着法によつて電極部分の超
電導膜のみを厚くすることによつて、接合部分の
厚さを精度良く制御することができるジヨゼフソ
ン素子の製造方法を提供することを目的としたも
のである。
以下、実施例に基づいてこの発明を説明する。
第４図Ａ〜Ｇはこの発明によるジヨゼフソン素
子の製造方法の一実施例の主要段階を示す切断面
図であり、第５図Ａ〜Ｄはそれぞれ第４図Ｄ〜Ｇ
に対応する平面図である。なお、第４図は第３図
に示す−線に相当する位置における切断面図
である。
子の製造方法の一実施例の主要段階を示す切断面
図であり、第５図Ａ〜Ｄはそれぞれ第４図Ｄ〜Ｇ
に対応する平面図である。なお、第４図は第３図
に示す−線に相当する位置における切断面図
である。
まず、第４図Ａに示すように、例えばシリコン
からなる基板４上に二酸化ケイ素（SiO2）膜から
なるリフトオフ用被膜５を形成し、このリフトオ
フ用被膜５上に光用レジスト（例えば、AZ−
1350）、電子線用レジスト（例えば、PMMA、
PBS）などからなるレジスト膜６を塗布する。次
に、第４図Ｂに示すように、光または電子線によ
つて、レジスト膜６に所望のジヨゼフソン素子の
パターンを描画した後、レジスト膜６を現像して
上記のパターンを有する開口部６１を形成する。
つづいて、第４図Ｃに示すように、開口部６１を
有するレジスト膜６をマスクとする湿式エツチン
グまたは乾式エツチングによつて、リフトオフ用
被膜５に開口部６１に一致する開口部５１を形成
する。次に、第４図Ｄおよび第５図Ａに示すよう
に、レジスト膜６又はリフトオフ用被膜５をマス
クとする湿式または乾式エツチングによつて、基
板４にジヨゼフソン素子パタンを有する開口部５
１の周縁より外側に周壁４２を有する凹部４１を
形成する。つづいて、第４図Ｅおよび第５図Ｂに
示すように、レジスト膜６除去後のリフトオフ用
被膜５上、および凹部４１の底面の開口部５１に
対向する部分上に、基板４の主面に対してほぼ垂
直方向にNb、Pbなどの超電導体を電子ビーム蒸
着法などによつて蒸着し、第１の蒸着膜７を、接
合部分３となる部分７１の厚さが所望の厚さにな
るように形成する。この蒸着によつて、第１の蒸
着膜７の厚さを数10Åから数100Åの厚さに制御
することができる。さらに、第４図Ｆおよび第５
図Ｃに示すように、同様の蒸着法によつて、第１
の蒸着膜７の部分７１上には蒸着されないよう
に、第１の蒸着膜７と同質または異質の超電導体
を基板４の主面に対して斜め方向に蒸着して部分
７１以外では第１の蒸着膜７と一体となつた厚さ
数1000Å程度の厚さの第２の蒸着膜７ａを形成す
る。最後に、第４図Ｇおよび第５図Ｄに示すよう
に、リフトオフ用被膜５を湿式エツチング又は乾
式エツチングにて除去することによつて、リフト
オフ用被膜５とその上の第２の蒸着膜７ａをリフ
トオフすると、第３図の−線に相当する位置
においては、第２の蒸着膜７ａが除去され第１の
蒸着膜７の部分７１が残存して接合部分３とな
る。この位置に垂直な方向には厚さの厚い第２の
蒸着膜７ａが残存して超電導膜１，２となり、接
合部分３は薄く電極部分である超電導膜１，２は
厚い所望のジヨゼフソン素子を得ることができ
る。超電導膜１，２を接合部分３と同様に薄くす
れば、膜形成時に生ずるピンホールにより安定し
た特性が得られなかつたり、基板４から剥離した
りする問題があるので、超電導膜１，２は厚くし
ておく必要があり、この点から、この発明による
方法が有効となる。
からなる基板４上に二酸化ケイ素（SiO2）膜から
なるリフトオフ用被膜５を形成し、このリフトオ
フ用被膜５上に光用レジスト（例えば、AZ−
1350）、電子線用レジスト（例えば、PMMA、
PBS）などからなるレジスト膜６を塗布する。次
に、第４図Ｂに示すように、光または電子線によ
つて、レジスト膜６に所望のジヨゼフソン素子の
パターンを描画した後、レジスト膜６を現像して
上記のパターンを有する開口部６１を形成する。
つづいて、第４図Ｃに示すように、開口部６１を
有するレジスト膜６をマスクとする湿式エツチン
グまたは乾式エツチングによつて、リフトオフ用
被膜５に開口部６１に一致する開口部５１を形成
する。次に、第４図Ｄおよび第５図Ａに示すよう
に、レジスト膜６又はリフトオフ用被膜５をマス
クとする湿式または乾式エツチングによつて、基
板４にジヨゼフソン素子パタンを有する開口部５
１の周縁より外側に周壁４２を有する凹部４１を
形成する。つづいて、第４図Ｅおよび第５図Ｂに
示すように、レジスト膜６除去後のリフトオフ用
被膜５上、および凹部４１の底面の開口部５１に
対向する部分上に、基板４の主面に対してほぼ垂
直方向にNb、Pbなどの超電導体を電子ビーム蒸
着法などによつて蒸着し、第１の蒸着膜７を、接
合部分３となる部分７１の厚さが所望の厚さにな
るように形成する。この蒸着によつて、第１の蒸
着膜７の厚さを数10Åから数100Åの厚さに制御
することができる。さらに、第４図Ｆおよび第５
図Ｃに示すように、同様の蒸着法によつて、第１
の蒸着膜７の部分７１上には蒸着されないよう
に、第１の蒸着膜７と同質または異質の超電導体
を基板４の主面に対して斜め方向に蒸着して部分
７１以外では第１の蒸着膜７と一体となつた厚さ
数1000Å程度の厚さの第２の蒸着膜７ａを形成す
る。最後に、第４図Ｇおよび第５図Ｄに示すよう
に、リフトオフ用被膜５を湿式エツチング又は乾
式エツチングにて除去することによつて、リフト
オフ用被膜５とその上の第２の蒸着膜７ａをリフ
トオフすると、第３図の−線に相当する位置
においては、第２の蒸着膜７ａが除去され第１の
蒸着膜７の部分７１が残存して接合部分３とな
る。この位置に垂直な方向には厚さの厚い第２の
蒸着膜７ａが残存して超電導膜１，２となり、接
合部分３は薄く電極部分である超電導膜１，２は
厚い所望のジヨゼフソン素子を得ることができ
る。超電導膜１，２を接合部分３と同様に薄くす
れば、膜形成時に生ずるピンホールにより安定し
た特性が得られなかつたり、基板４から剥離した
りする問題があるので、超電導膜１，２は厚くし
ておく必要があり、この点から、この発明による
方法が有効となる。
二つ超電導膜１，２の接合部分３の結合の度合
いは、超電導膜１，２が互いに異なつた位相を示
す程度に弱く、同時に超電導電子の往来を許す程
度に強いものである必要がある。このため、接合
部分３は精度の高い微細加工が必要となる。接合
部分３の長さｌ、幅ｗは電子ビーム露光法により
制御できるが、厚さｄは蒸着により制御しなけれ
ばならない。近年、高度の蒸着技術により膜厚は
数10〜数100Åの制御は可能である。この発明は
斜め蒸着と垂直蒸着とを利用することで接合部分
３は数10〜数100Åの厚さの薄い膜厚が得られ、
電極部分である超電導膜１，２は数1000Åの厚さ
の厚い膜厚が得られることが特徴である。この発
明の方法によつて、接合部分３の断面積Ｓと接合
係数εとが精度良く定まり安定した特性の良いジ
ヨゼフソン素子を形成することができる。
いは、超電導膜１，２が互いに異なつた位相を示
す程度に弱く、同時に超電導電子の往来を許す程
度に強いものである必要がある。このため、接合
部分３は精度の高い微細加工が必要となる。接合
部分３の長さｌ、幅ｗは電子ビーム露光法により
制御できるが、厚さｄは蒸着により制御しなけれ
ばならない。近年、高度の蒸着技術により膜厚は
数10〜数100Åの制御は可能である。この発明は
斜め蒸着と垂直蒸着とを利用することで接合部分
３は数10〜数100Åの厚さの薄い膜厚が得られ、
電極部分である超電導膜１，２は数1000Åの厚さ
の厚い膜厚が得られることが特徴である。この発
明の方法によつて、接合部分３の断面積Ｓと接合
係数εとが精度良く定まり安定した特性の良いジ
ヨゼフソン素子を形成することができる。
上記の実施例においては、リフトオフ用被膜５
にSiO2膜を用いる場合を述べたが、SiO2膜に限
られるわけではなく、基板に対するエツチング材
によつては全くエツチングされないか又はほとん
どエツチングされなく、その材料に対するエツチ
ング材によつては基板が全くエツチングされない
か又はほとんどエツチングされない材料による被
膜であれば、SiO2膜以外の窒素ケイ素膜などの
絶縁膜、金属膜などであつてもよい。
にSiO2膜を用いる場合を述べたが、SiO2膜に限
られるわけではなく、基板に対するエツチング材
によつては全くエツチングされないか又はほとん
どエツチングされなく、その材料に対するエツチ
ング材によつては基板が全くエツチングされない
か又はほとんどエツチングされない材料による被
膜であれば、SiO2膜以外の窒素ケイ素膜などの
絶縁膜、金属膜などであつてもよい。
以上詳述したように、この発明によるジヨゼフ
ソン素子の製造方法においては、垂直蒸着法によ
つて電極部分である二つの超電導膜とその間の接
合部分を厚さを制御して薄く形成した後、斜め蒸
着法によつて電極部分の超電導膜のみを厚くする
ので、接合部分を十分薄くしかも寸法精度よく形
成することができると共に電極部分を厚くするこ
とができるから、特性の良いジヨゼフソン素子を
製造することができる。
ソン素子の製造方法においては、垂直蒸着法によ
つて電極部分である二つの超電導膜とその間の接
合部分を厚さを制御して薄く形成した後、斜め蒸
着法によつて電極部分の超電導膜のみを厚くする
ので、接合部分を十分薄くしかも寸法精度よく形
成することができると共に電極部分を厚くするこ
とができるから、特性の良いジヨゼフソン素子を
製造することができる。
第１図ＡおよびＢはそれぞれ従来のブリツジ形
ジヨゼフソン素子の一例の平面図、第２図は第１
図Ａ又はＢに示すジヨゼフソン素子の断面図、第
３図は第１図Ｂに示すジヨゼフソン素子の斜視
図、第４図Ａ〜Ｇはこの発明によるジヨゼフソン
素子の製造方法の一実施例の主要段階を示す切断
面図、第５図Ａ〜Ｄはそれぞれ第４図Ｄ〜Ｇに対
応する平面図である。 図において、１，２はそれぞれ電極部分である
超電導膜、３は接合部分、４は基板、４１は凹
部、５はリフトオフ用被膜、５１は開口部、６は
レジスト膜、６１は開口部、７は第１の蒸着膜、
７１は第１の蒸着膜の接合部分となる部分、７ａ
は第２の蒸着膜である。なお、図中同一符号はそ
れぞれ同一または相当部分を示す。
ジヨゼフソン素子の一例の平面図、第２図は第１
図Ａ又はＢに示すジヨゼフソン素子の断面図、第
３図は第１図Ｂに示すジヨゼフソン素子の斜視
図、第４図Ａ〜Ｇはこの発明によるジヨゼフソン
素子の製造方法の一実施例の主要段階を示す切断
面図、第５図Ａ〜Ｄはそれぞれ第４図Ｄ〜Ｇに対
応する平面図である。 図において、１，２はそれぞれ電極部分である
超電導膜、３は接合部分、４は基板、４１は凹
部、５はリフトオフ用被膜、５１は開口部、６は
レジスト膜、６１は開口部、７は第１の蒸着膜、
７１は第１の蒸着膜の接合部分となる部分、７ａ
は第２の蒸着膜である。なお、図中同一符号はそ
れぞれ同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ ジヨゼフソン素子の動作温度では絶縁体であ
る基板上に上記基板に対するエツチング材によつ
てはエツチングされないか又はほとんどエツチン
グされない材料によるリフトオフ用被膜を形成す
る工程、上記リフトオフ用被膜上にレジスト膜を
形成する工程、２つの電極部分と該電極部分を結
ぶ接合部分とが平面的に配列されたジヨゼフソン
素子のパターンを有する開口部を上記レジスト膜
に形成する工程、上記レジスト膜をマスクにして
エツチングし上記リフトオフ用被膜に上記レジス
ト膜の上記開口部と一致する開口部を形成する工
程、上記レジスト膜又は上記リフトオフ用被膜を
マスクにしてエツチングし上記基板に上記リフト
オフ用被膜の上記開口部の周縁より外側に周壁を
有する凹部を形成する工程、上記レジスト膜が除
去された上記リフトオフ用被膜の上方から上記基
板の主面にほぼ垂直な方向に超電導体を蒸着し上
記基板の上記凹部の底面上および上記リフトオフ
用被膜上に蒸着された第１の蒸着膜を形成する工
程、上記リフトオフ用被膜の上方から超電導体を
上記第１の蒸着膜のジヨゼフソン素子の接合部分
となる部分には蒸着されないように上記基板の主
面に対して斜め方向に蒸着して第２の蒸着膜を形
成する工程、ならびに上記リフトオフ用被膜をエ
ツチング除去する工程を順次備えたことを特徴と
するジヨゼフソン素子の製造方法。 ２ 基板としてシリコン基板を用いることを特徴
とする特許請求の範囲第１項記載のジヨゼフソン
素子の製造方法。 ３ リフトオフ用被膜として二酸化ケイ素膜を用
いることを特徴とする特許請求の範囲第１項又は
第２項記載のジヨゼフソン素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16444879A JPS5687387A (en) | 1979-12-17 | 1979-12-17 | Manufacture of josephson element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16444879A JPS5687387A (en) | 1979-12-17 | 1979-12-17 | Manufacture of josephson element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5687387A JPS5687387A (en) | 1981-07-15 |
| JPS6156876B2 true JPS6156876B2 (ja) | 1986-12-04 |
Family
ID=15793353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16444879A Granted JPS5687387A (en) | 1979-12-17 | 1979-12-17 | Manufacture of josephson element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5687387A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313074A (en) * | 1990-05-31 | 1994-05-17 | Osaka Gas Company Limited | Josephson device formed over a recess step with protective layer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55146987A (en) * | 1979-05-07 | 1980-11-15 | Fujitsu Ltd | Manufacture of tunnel junction type josephson element |
-
1979
- 1979-12-17 JP JP16444879A patent/JPS5687387A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55146987A (en) * | 1979-05-07 | 1980-11-15 | Fujitsu Ltd | Manufacture of tunnel junction type josephson element |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5687387A (en) | 1981-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933209A (en) | Method of making a thin film recording head apparatus utilizing polyimide films | |
| US4145459A (en) | Method of making a short gate field effect transistor | |
| JPS6156876B2 (ja) | ||
| JPS6156875B2 (ja) | ||
| JP2526402B2 (ja) | 超伝導ジョセフソン素子の製造方法 | |
| JPS605231B2 (ja) | ジヨセフソン素子の製造方法 | |
| JP3084045B2 (ja) | ジョセフソン素子 | |
| JPS5817689A (ja) | ジヨセフソン回路の製造方法 | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS61144083A (ja) | ジヨセフソン接合素子の形成方法 | |
| JPS625667A (ja) | 半導体装置の製造方法 | |
| JPH055192B2 (ja) | ||
| JPS62299033A (ja) | 半導体装置の製造方法 | |
| JPH06252462A (ja) | ジョセフソン接合素子の製造方法 | |
| JP3007112B2 (ja) | ゲート電極形成方法 | |
| JPH06177441A (ja) | マイクロブリッジおよびその製造方法 | |
| JPS6149437A (ja) | 半導体装置 | |
| JPS61105844A (ja) | 半導体装置の製造方法 | |
| JPH0515313B2 (ja) | ||
| JPS58209184A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS63175480A (ja) | リセス型ｍｅｓｆｅｔの製造方法 | |
| JPH0481876B2 (ja) | ||
| JPS62204532A (ja) | 超微細構造デバイスの製造方法 | |
| JPS62224989A (ja) | トンネル型ジヨセフソン素子の製法 | |
| JPH03211777A (ja) | ジョセフソン接合の構造及びその製造方法 |