JPS61105844A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61105844A JPS61105844A JP22816084A JP22816084A JPS61105844A JP S61105844 A JPS61105844 A JP S61105844A JP 22816084 A JP22816084 A JP 22816084A JP 22816084 A JP22816084 A JP 22816084A JP S61105844 A JPS61105844 A JP S61105844A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- resist
- side wall
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000002184 metal Substances 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 abstract description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000007740 vapor deposition Methods 0.000 abstract description 2
- 230000008016 vaporization Effects 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002390 rotary evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の金属膜の幅を著しく狭くするこ
とのできる半導体装置の製造方法に関するものである。
とのできる半導体装置の製造方法に関するものである。
２ ・＼ −
従来の技術
近年、半導体装置の金属膜の幅を充分狭く作製すること
が必要となっている。特に衛星放送の開始などに伴い、
１０ＧＨ２以上の高周波を制御する装置として注目され
ているＸ（、ａＡＳＦ ＥＴを低雑音、高利得とするた
めには、ゲート金属の幅を狭く作製することが必須条件
である。
が必要となっている。特に衛星放送の開始などに伴い、
１０ＧＨ２以上の高周波を制御する装置として注目され
ているＸ（、ａＡＳＦ ＥＴを低雑音、高利得とするた
めには、ゲート金属の幅を狭く作製することが必須条件
である。
従来、このゲート金属を形成する方法としては、レジス
トでウェーハーをおおい、ゲート部分に窓を開け、金属
を全面蒸着した後、前記レジストをリフト・オフ法で除
去し、ゲート金属を形成する方法が一般的である。
トでウェーハーをおおい、ゲート部分に窓を開け、金属
を全面蒸着した後、前記レジストをリフト・オフ法で除
去し、ゲート金属を形成する方法が一般的である。
発明が解決しようとする問題点
しかしながら上記の方法においてレジストの露光方法と
しては、通常可視光が用いられているが、可視光による
露光では、１μｍ以下のゲート金属の幅の実現が困難で
ある。他にＵＶ光露光、Ｘ線露光の方法も開発されてい
るが、コスト的に量産の方法として利用されるに至って
いない。又、電子ビーム露光を用いると０．２μｍ程度
までゲート３ ベー／ 幅が実現できるが電子ビーム露光の方法は、直接描画の
方法なので、きわめて生産性が低い。以上、ＧａＡｓＦ
ＥＴを低雑音化、高性能化するだめには１μｍ以下のゲ
ート幅が必要であるが、上記いずれの方法でも安定して
生産性が高く幅の狭いゲート金属を実現することは困難
であった。
しては、通常可視光が用いられているが、可視光による
露光では、１μｍ以下のゲート金属の幅の実現が困難で
ある。他にＵＶ光露光、Ｘ線露光の方法も開発されてい
るが、コスト的に量産の方法として利用されるに至って
いない。又、電子ビーム露光を用いると０．２μｍ程度
までゲート３ ベー／ 幅が実現できるが電子ビーム露光の方法は、直接描画の
方法なので、きわめて生産性が低い。以上、ＧａＡｓＦ
ＥＴを低雑音化、高性能化するだめには１μｍ以下のゲ
ート幅が必要であるが、上記いずれの方法でも安定して
生産性が高く幅の狭いゲート金属を実現することは困難
であった。
本発明は、このような従来の問題点に鑑み、安定に生産
性が高く、金属膜を著しく狭く作製することのできる半
導体装置の製造方法を提供することを目的とする。
性が高く、金属膜を著しく狭く作製することのできる半
導体装置の製造方法を提供することを目的とする。
問題点を解決するための手段
上記問題点を解決するために、本発明は半導体基板上面
の一部に被膜を形成し、金属膜を前記半導体基板表面、
前記被膜の側壁及び」二面に、前記側壁上端を露出させ
て形成し、前記被膜を前記被膜に形成された金属膜と共
に除去し、前記被膜の側壁に形成されていた金属膜と前
記半導体基板上に形成された金属膜とが分離するまでエ
ツチングする。その後、前記被膜の側壁に形成されてい
た金属膜をおおう」：うに被膜を形成し、前記被膜をマ
スクとしてエツチングをほどこし、残りの金属膜を除去
した後前記被膜を除去する。
の一部に被膜を形成し、金属膜を前記半導体基板表面、
前記被膜の側壁及び」二面に、前記側壁上端を露出させ
て形成し、前記被膜を前記被膜に形成された金属膜と共
に除去し、前記被膜の側壁に形成されていた金属膜と前
記半導体基板上に形成された金属膜とが分離するまでエ
ツチングする。その後、前記被膜の側壁に形成されてい
た金属膜をおおう」：うに被膜を形成し、前記被膜をマ
スクとしてエツチングをほどこし、残りの金属膜を除去
した後前記被膜を除去する。
作用
金属膜の厚さは、蒸着による金属膜の形成等により制御
性よく任意に決定することができる。前述のごとく被膜
の側壁に膜を形成しても、任意の膜厚の金属膜が形成で
きてこの膜厚がすなわち、上面より見た時の金属の幅と
なるので金属の幅は任意に決定できることとなる。
性よく任意に決定することができる。前述のごとく被膜
の側壁に膜を形成しても、任意の膜厚の金属膜が形成で
きてこの膜厚がすなわち、上面より見た時の金属の幅と
なるので金属の幅は任意に決定できることとなる。
実施例
以下本発明の一実施例の半導体装置の製造方法を図面を
参照しながら説明する。
参照しながら説明する。
第１図（ｉａ）のように、ＧａＡｓ基板１上にレジスト
２をひさしをもった形状に形成する。そして、第２図の
模式図で示すようにウェルバー５の法線６に対して２０
°〜３００の角度をもつ方向に蒸着源を設置し前記角度
を保ったま捷、前記蒸着源をウェハー６に対し相対的に
回転させながら蒸着しウェハー５上に、′均一に蒸着が
可能となるようにして、ゲート金属を蒸着する。上記に
よりゲート金５ ペーノ 属３が、第１図（ｂ）に図示するような形状に蒸着され
る。レジスト２上の金属をレジスト２ごとリフト・オフ
すると、第１図（Ｃ）のような形状となる。
２をひさしをもった形状に形成する。そして、第２図の
模式図で示すようにウェルバー５の法線６に対して２０
°〜３００の角度をもつ方向に蒸着源を設置し前記角度
を保ったま捷、前記蒸着源をウェハー６に対し相対的に
回転させながら蒸着しウェハー５上に、′均一に蒸着が
可能となるようにして、ゲート金属を蒸着する。上記に
よりゲート金５ ペーノ 属３が、第１図（ｂ）に図示するような形状に蒸着され
る。レジスト２上の金属をレジスト２ごとリフト・オフ
すると、第１図（Ｃ）のような形状となる。
次にゲート金属３を、レジスト２の側壁に形成されてい
た部分と他の部分とが分離するまでドライエツチングす
る。次に、第１図（ｄ）に示すように、レジスト２の側
壁に形成されていたゲート金属３をレジスト４でおおい
他の金属分部をエツチングする。最後に、レジスト４を
除去すると第１図（ｅ）のように所望幅をもつゲート金
属３が形成される。
た部分と他の部分とが分離するまでドライエツチングす
る。次に、第１図（ｄ）に示すように、レジスト２の側
壁に形成されていたゲート金属３をレジスト４でおおい
他の金属分部をエツチングする。最後に、レジスト４を
除去すると第１図（ｅ）のように所望幅をもつゲート金
属３が形成される。
ここでこの第１図ｃｅ＞に示したゲート金属３の幅はゲ
ート金属の蒸着膜厚及びドライエツチングの時間によっ
て制御できる。
ート金属の蒸着膜厚及びドライエツチングの時間によっ
て制御できる。
この方法によって、ゲート金属の幅を著しく狭く作成す
ることができるため低雑音、高利得のＦＥＴを作ること
ができる。
ることができるため低雑音、高利得のＦＥＴを作ること
ができる。
なお上記実施例においては、ＦＥＴのゲート金属の作製
に関して述べたが、これに限る方法でないことは言う寸
でもない。
に関して述べたが、これに限る方法でないことは言う寸
でもない。
発明の効果
６ へ−。
以上のように本発明は、従来の方法におけるレジストの
窓あけ工程による金属膜の幅の制限がなく、さらに、１
μｍ以下の金属膜の幅を任意に制御することができる。
窓あけ工程による金属膜の幅の制限がなく、さらに、１
μｍ以下の金属膜の幅を任意に制御することができる。
しかも多数のウェハーを一度に処理できる方法であるの
で非常に生産性が高い半導体装置の製造方法である。
で非常に生産性が高い半導体装置の製造方法である。
第１図は、本発明の１実施例のゲート形成を工程順に示
す半導体装置の断面図、第２図は、ウェハーへの回転蒸
着の一例を説明するだめの図である。 １・・・・・・ＧａＡｓ基板、２，４・・・・・・レジ
スト、３・・・・・・ゲート金属、６・・・・・・ウェ
ハー、６・・・・・・法線。
す半導体装置の断面図、第２図は、ウェハーへの回転蒸
着の一例を説明するだめの図である。 １・・・・・・ＧａＡｓ基板、２，４・・・・・・レジ
スト、３・・・・・・ゲート金属、６・・・・・・ウェ
ハー、６・・・・・・法線。
Claims (1)
- 半導体基板上の一部に被膜を形成し、金属膜を前記半
導体基板表面、前記被膜の側壁及び上面に前記側壁の上
端を露出させて形成し、前記被膜を前記被膜上に形成さ
れた金属膜と共に除去して、前記被膜側壁に形成されて
いた金属膜と前記半導体基板上に形成された金属膜が分
離するまでエッチングし、その後、前記半導体基板上に
形成された金属膜のみ露出させて、前記被膜の側壁に形
成されていた金属膜をおおうように被膜を形成し、前記
被膜をマスクとしてエッチングをほどこして、前記被膜
を除去する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22816084A JPS61105844A (ja) | 1984-10-30 | 1984-10-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22816084A JPS61105844A (ja) | 1984-10-30 | 1984-10-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61105844A true JPS61105844A (ja) | 1986-05-23 |
Family
ID=16872168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22816084A Pending JPS61105844A (ja) | 1984-10-30 | 1984-10-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61105844A (ja) |
-
1984
- 1984-10-30 JP JP22816084A patent/JPS61105844A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4514253A (en) | Manufacture of thin film transistor | |
| JPH03245527A (ja) | 微細加工方法 | |
| JPS61105844A (ja) | 半導体装置の製造方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS62119924A (ja) | 透過マスクの作製方法 | |
| JPS618976A (ja) | 電界効果トランジスタのゲ−ト電極形成方法 | |
| JPH0414840A (ja) | 半導体装置の製造方法 | |
| JP2690378B2 (ja) | 微細パターンの形成方法 | |
| JPS60120574A (ja) | 電界効果形トランジスタの製造方法 | |
| JP2811755B2 (ja) | 微小真空三極管の製造方法 | |
| JPS5921193B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS60202441A (ja) | 半導体装置用パタ−ン形成マスク | |
| JPH0282535A (ja) | トランジスタのゲート用電極の製造方法 | |
| JPS609171A (ja) | 半導体装置の製造方法 | |
| JPS6161545B2 (ja) | ||
| JPH07201774A (ja) | 半導体装置の製造方法 | |
| JPS62200732A (ja) | 半導体装置の製造方法 | |
| JPH0416009B2 (ja) | ||
| JPH01145870A (ja) | 半導体装置の製造方法 | |
| JPH0145218B2 (ja) | ||
| JPH0391928A (ja) | リフトオフ法によるパターン形成方法 | |
| JPH0247848B2 (ja) | ||
| JPS6237973A (ja) | 金属電極形成方法 | |
| JPH04158533A (ja) | 化合物半導体装置の製造方法 | |
| JPS58197818A (ja) | 半導体装置の製造方法 |