JPH03245527A - 微細加工方法 - Google Patents

微細加工方法

Info

Publication number
JPH03245527A
JPH03245527A JP2042857A JP4285790A JPH03245527A JP H03245527 A JPH03245527 A JP H03245527A JP 2042857 A JP2042857 A JP 2042857A JP 4285790 A JP4285790 A JP 4285790A JP H03245527 A JPH03245527 A JP H03245527A
Authority
JP
Japan
Prior art keywords
resist pattern
film
substrate
layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2042857A
Other languages
English (en)
Inventor
Yoshikazu Nakagawa
義和 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2042857A priority Critical patent/JPH03245527A/ja
Priority to US07/645,215 priority patent/US5126288A/en
Priority to EP91101232A priority patent/EP0443348B1/en
Priority to DE69118945T priority patent/DE69118945T2/de
Publication of JPH03245527A publication Critical patent/JPH03245527A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｌｌ上上皇上１上 ！発明は、微細加工方法に関するものである。
更に詳しくは、例えば半導体素子を製造する際の微細加
工方法に関するものである。
従】８１改盗− マイクロ波帯等で用いられる半導体素子（ＭＥＳＦＥＴ
、　ＨＥＭＴ等）を製造する際には、例えばゲート件部
工程において０．５μｍ以下の微細な溝を基板に形成し
なければならない。
しかし、０．５μｍ以下の微細な溝を形成するためには
、パターン幅が０．５μｍ以下の微細なレジストパター
ンを形成する必要がある。通常の光露光法では用いられ
る光の波長による限界があるため、このように微細なレ
ジストパターンを形成するのは困難である。
そこで、従来より電子ビーム露光法、フォーカスイオン
ビーム法等が用いられている。
が　　しよ゛とする これらの方法によれば、露光に非常に時間がかかるため
、生産性に劣るという問題がある。
本発明はこのような問題を解決し、微細な溝を容易に形
成することができる微細加工方法を提供することを目的
とする。
るための 上記目的を達成するため、本発明の微細加工方法は、基
板上に所定の開口を有するレジストパターンを形成し、
該レジストパターン上に斜方蒸着を行なうことによって
前記開口から露出している基板の一部に蒸着膜を形成し
、該蒸着膜をマスクとしてエツチングを行なう構成とな
ってる。
作ニー月− このような構成によれば、斜方蒸着を行なう際に例えば
レジストパターンに対する蒸着の角度やレジストパター
ンの膜厚等を選択することによって、レジストパターン
の開口から露出している基板への蒸着をレジストパター
ンで部分的に遮蔽することができる。その結果、レジス
トパターンの開口から露出している基板上には、蒸着膜
が形成されている部分と形成されていない部分とができ
るため、エツチングを行なえば蒸着膜が形成されていな
い部分についてのみ溝が形成される。
芙」【例− 以下、本発明の実施例を図面を参照しつつ説明する。
第１図（ａ）〜（ｆ）は本発明の一実施例を示す工程図
であり、各工程における構造を断面的に示している。
先ず、工程（８）において、ＧａＡｓ基板（１）上に５
ｉＯＮ層（２）及びＳｉＮ層（３）を順次積層する（第
１図（ａ））　。
工程（ｂ）において、ＳｉＮ層（３）上に所定の開口（
５）を有するレジストパターン（４）を形成する（第１
図（ｂ））。レジストパターン（４）の形成は、通常行
なわれている光露光法により行なう。開口（５）はどの
ような大きさ（例えば０．５μｍ以上）であってもよく
特に制限されないので、光露光法に限らず他の方法によ
ってレジストパターンを形成してもよい。
工程（Ｃ）において、レジストパターン（４）上にＴｉ
の斜方蒸着を行なうことによって、レジストパターン（
４）だけでなく開口（５）から露出しているＳｉＮ層（
３）の一部にもＴｉの蒸着膜（Ｔｉ膜（６））を形成す
る（第１図（Ｃ））。本実施例では開国中、向かって左
上方から蒸着を行なっているため、左側のレジストパタ
ーン（４）によって開口（５）から露出しているＳｉＮ
層（３）が部分的に蒸着から遮蔽される。その結果、Ｓ
ｉＮ膜（３）の表面は左側のレジストパターン（４）の
開口（５）側端部から一定の範囲だけレジストパターン
（４）及びＴｉ膜（６）で被覆されずに残る。このよう
にＴｉ膜（６）等で被覆されずに残る範囲は、斜方蒸着
を行なう角度、レジストパターン（４）の膜厚等によっ
て変化する。例えば、開口（５）の大きさがレジストパ
ターン（４）の膜厚方向に同じであれば、斜方蒸着の方
向がＳｉＮ層（３）に対して垂直方向に近づくほど、ま
たレジストパターン（４）の膜厚が薄いほど前記範囲は
狭くなる。
工程（ｄ）において、Ｔｉ膜（６）をマスクとしてエツ
チングを行なう（第１図（ｄ））。エツチングは、フッ
素系のガス（ＣＦ４．　ＣｔｌＦ３．　ＳＦａ等）を用
いた反応性イオンエツチング（ＲＩＥ）により行なう。
このエツチングにおいては、Ｔｉ膜（６）とレジストパ
ターン（４）とＳｉＮ層（３）とはそれぞれエツチング
速度比が異なる。即ち、Ｔｉ膜（６）及びレジストパタ
ーン（４）はＳｉＮ層（３）に比べて殆どエツチングさ
れない。そして、ＳｉＮ膜（３）には前述のＴｉ膜（６
）等で被覆されずに残る範囲とほぼ等しい大きさの溝（
７）が形成される。
尚、５ｉＯＮ層（２）についてもエツチングは進行する
が、後述する工程（ｅ）においてエツチングが行なわれ
るため多少のエツチングは支障とはならない。
工程（ｅ）において、フッ酸を用いたエツチングによ、
すＴｉ膜（６）を除去する（第１図（ｅ））。このエツ
チングにおいては、Ｔｉ膜（６）とＳｉＮ層（３）と５
ｉＯＮ層（２）とはそれぞれエツチング速度比が異なる
。即ち、ＳｉＮ層（３）はＴｉ膜（６）や５ｉＯＮ層（
２）に比べて殆どエツチングされない。従って、溝（７
）の大きさは殆ど変化しない。尚、本実施例では溝（７
）をゲートの形成に適用することができるように、５ｉ
ＯＮ層（２）のサイドエツチングを行なっている。
工程（ｆ）において、レジストパターン（４）を通常の
方法により除去して（第１図（ｆ））、ＧａＡｓ基板（
１）を露出させる微細な溝（７）の形成が終了する。
このようにして形成された溝（７）を介して、ＧａＡｓ
基板（１）に様々な微細な処理を施すことができる。
例えば、溝（７）を介してＧａＡｓ基板（１）に対して
垂直にゲート金属を蒸着すると、従来の光露光法により
形成されたゲート電極よりも極めて微細なゲート電極を
ＧａＡｓ基板（１）上に形成することができる。
また、溝（７）をマスクとしてＧａＡｓ基板（１）の微
細な領域にイオン注入を行なうこともできる。
刀１ｂ工処玉− 以上説明した通り、本発明の微細加工方法によれば、前
記開口から露出している基板上の一部分を斜方蒸着によ
る蒸着膜で被覆する。そして、基板上に形成されるレジ
ストパターンの開口が光露光法によって形成される程度
の大きさのものであっても、前記開口を被覆する蒸着膜
をマスクとしてエツチングを行なうため微細な溝を容易
に形成することができる。
本発明の方法では、従来の光露光方法や斜方蒸着等に用
いられている装置を用いることができ、比較的簡便に短
時間で微細な溝を形成することができる。その結果、前
記半導体素子のゲート等の形成が容易になるため生産性
が向上し、安価な半導体素子を大量に生産しつるという
効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す工程図である。 （１）・・・ＧａＡｓ基板、　　（２）−３ｉＯＮ層、
　　（３）−３ｉＮ層。 （４）・・・レジストパターン、（５）・・・開口。 （６）・・・Ｔｉ膜、（７）・・・溝。 ヌ 図 手続補正書

Claims (1)

    【特許請求の範囲】
  1. （１）基板上に所定の開口を有するレジストパターンを
    形成し、該レジストパターン上に斜方蒸着を行なうこと
    によって前記開口から露出している基板の一部に蒸着膜
    を形成し、該蒸着膜をマスクとしてエッチングを行なう
    ことを特徴とする微細加工方法。
JP2042857A 1990-02-23 1990-02-23 微細加工方法 Pending JPH03245527A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2042857A JPH03245527A (ja) 1990-02-23 1990-02-23 微細加工方法
US07/645,215 US5126288A (en) 1990-02-23 1991-01-24 Fine processing method using oblique metal deposition
EP91101232A EP0443348B1 (en) 1990-02-23 1991-01-30 Fine processing method using oblique metal deposition
DE69118945T DE69118945T2 (de) 1990-02-23 1991-01-30 Verarbeitungsmethode mit einer Metall-Schiefablagerung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2042857A JPH03245527A (ja) 1990-02-23 1990-02-23 微細加工方法

Publications (1)

Publication Number Publication Date
JPH03245527A true JPH03245527A (ja) 1991-11-01

Family

ID=12647697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2042857A Pending JPH03245527A (ja) 1990-02-23 1990-02-23 微細加工方法

Country Status (4)

Country Link
US (1) US5126288A (ja)
EP (1) EP0443348B1 (ja)
JP (1) JPH03245527A (ja)
DE (1) DE69118945T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366849A (en) * 1992-01-27 1994-11-22 Rohm Co., Ltd. Photoresist pattern formation through etching where the imaging exposure changes in a given direction in the desired pattern and inclined vapor deposition is utilized to deposit a film

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0569745A1 (de) * 1992-05-14 1993-11-18 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Feldeffekttransistoren mit asymmetrischer Gate-Struktur
JP3412037B2 (ja) * 1996-03-12 2003-06-03 株式会社デンソー 微細加工方法
JP3003608B2 (ja) * 1997-01-23 2000-01-31 日本電気株式会社 半導体装置の製造方法
US6958295B1 (en) * 1998-01-20 2005-10-25 Tegal Corporation Method for using a hard mask for critical dimension growth containment
US6037005A (en) * 1998-05-12 2000-03-14 3M Innovative Properties Company Display substrate electrodes with auxiliary metal layers for enhanced conductivity
US6194268B1 (en) 1998-10-30 2001-02-27 International Business Machines Corporation Printing sublithographic images using a shadow mandrel and off-axis exposure
US6578264B1 (en) 1999-06-04 2003-06-17 Cascade Microtech, Inc. Method for constructing a membrane probe using a depression
DE10027932C2 (de) * 2000-05-31 2003-10-02 Infineon Technologies Ag Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements
JP2002026034A (ja) * 2000-07-05 2002-01-25 Oki Electric Ind Co Ltd 半導体装置の製造方法
DE10115912A1 (de) * 2001-03-30 2002-10-17 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiteranordnung und Verwendung einer Ionenstrahlanlage zur Durchführung des Verfahrens
EP1357602A1 (de) * 2002-03-19 2003-10-29 Scheuten Glasgroep Selbstjustierende Serienverschaltung von Dünnschichten und Verfahren zur Herstellung
EP1355359B1 (de) * 2002-03-19 2007-04-04 Scheuten Glasgroep Selbstjustierende Serienverschaltung von Dünn- und Dickschichten und Verfahren zur Herstellung
US20110151190A1 (en) * 2007-05-08 2011-06-23 Jae-Hyun Chung Shadow edge lithography for nanoscale patterning and manufacturing
US8476168B2 (en) * 2011-01-26 2013-07-02 International Business Machines Corporation Non-conformal hardmask deposition for through silicon etch
US10927450B2 (en) * 2018-12-19 2021-02-23 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57147240A (en) * 1981-02-03 1982-09-11 Siemens Ag Method of producing extrefine structure
JPS61198725A (ja) * 1985-02-28 1986-09-03 Matsushita Electric Ind Co Ltd 微細加工法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4629686A (en) * 1982-02-19 1986-12-16 Endotronics, Inc. Apparatus for delivering a controlled dosage of a chemical substance
JPS58153349A (ja) * 1982-03-08 1983-09-12 Nec Corp 半導体装置の製造方法
US4525919A (en) * 1982-06-16 1985-07-02 Raytheon Company Forming sub-micron electrodes by oblique deposition
JPS6054453A (ja) * 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPS60133739A (ja) * 1983-12-21 1985-07-16 Fujitsu Ltd 半導体装置の製造方法
US4618510A (en) * 1984-09-05 1986-10-21 Hewlett Packard Company Pre-passivated sub-micrometer gate electrodes for MESFET devices
US4849376A (en) * 1987-01-12 1989-07-18 Itt A Division Of Itt Corporation Gallium Arsenide Technology Center Self-aligned refractory gate process with self-limiting undercut of an implant mask
US4903089A (en) * 1988-02-02 1990-02-20 Massachusetts Institute Of Technology Vertical transistor device fabricated with semiconductor regrowth

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57147240A (en) * 1981-02-03 1982-09-11 Siemens Ag Method of producing extrefine structure
JPS61198725A (ja) * 1985-02-28 1986-09-03 Matsushita Electric Ind Co Ltd 微細加工法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366849A (en) * 1992-01-27 1994-11-22 Rohm Co., Ltd. Photoresist pattern formation through etching where the imaging exposure changes in a given direction in the desired pattern and inclined vapor deposition is utilized to deposit a film

Also Published As

Publication number Publication date
US5126288A (en) 1992-06-30
EP0443348B1 (en) 1996-04-24
DE69118945D1 (de) 1996-05-30
EP0443348A3 (en) 1992-01-08
DE69118945T2 (de) 1997-01-16
EP0443348A2 (en) 1991-08-28

Similar Documents

Publication Publication Date Title
JPH03245527A (ja) 微細加工方法
US5190892A (en) Method for forming pattern using lift-off
US4661426A (en) Process for manufacturing metal silicide photomask
US5366849A (en) Photoresist pattern formation through etching where the imaging exposure changes in a given direction in the desired pattern and inclined vapor deposition is utilized to deposit a film
JPS59126634A (ja) パタ−ン形成方法
JPH0282535A (ja) トランジスタのゲート用電極の製造方法
JPH03259528A (ja) 半導体装置の製造方法
JPH0117253B2 (ja)
JPH0590300A (ja) 半導体装置の製造方法
JPH0366656B2 (ja)
JPS6390171A (ja) 電界効果トランジスタの製造方法
JPS6212502B2 (ja)
JPH07201774A (ja) 半導体装置の製造方法
JPS5856422A (ja) パタ−ン形成法
JPH05136174A (ja) ゲート電極の形成方法
JPS61105844A (ja) 半導体装置の製造方法
JPS60254733A (ja) パタ−ン形成法
JPH0653243A (ja) 半導体装置の製法
JP2690378B2 (ja) 微細パターンの形成方法
JPH05109778A (ja) ゲート電極の形成方法
JPH0414840A (ja) 半導体装置の製造方法
JPS62200732A (ja) 半導体装置の製造方法
JPH0789535B2 (ja) 粒子ビ−ム露光用位置合せマ−ク
JPH01236630A (ja) 微細パターンの形成方法
JPH0247848B2 (ja)