JPH0653243A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPH0653243A JPH0653243A JP20000192A JP20000192A JPH0653243A JP H0653243 A JPH0653243 A JP H0653243A JP 20000192 A JP20000192 A JP 20000192A JP 20000192 A JP20000192 A JP 20000192A JP H0653243 A JPH0653243 A JP H0653243A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- electron beam
- film
- gate electrode
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 脚部が細く頂部が太い、断面がＴ字形のゲー
ト電極を有する高周波増幅器用の半導体装置を安価に信
頼性高く製造する方法を提供する。 【構成】 半導体基板１表面に電子ビーム用レジスト膜
２、層間膜３、第２のレジスト膜４を順次積層し、イオ
ン打込みと電子ビーム照射で溝６ａ付き凹部６を形成
し、該溝付き凹部に電極材料を積層して頂部が太く脚部
が細い断面がＴ字形のゲート電極を形成する。
ト電極を有する高周波増幅器用の半導体装置を安価に信
頼性高く製造する方法を提供する。 【構成】 半導体基板１表面に電子ビーム用レジスト膜
２、層間膜３、第２のレジスト膜４を順次積層し、イオ
ン打込みと電子ビーム照射で溝６ａ付き凹部６を形成
し、該溝付き凹部に電極材料を積層して頂部が太く脚部
が細い断面がＴ字形のゲート電極を形成する。
Description
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタ
（以下、ＦＥＴという）を有する半導体装置の製法に関
する。さらに詳しくは、高周波で使用されるＦＥＴのゲ
ート電極で半導体基板側の下部が細く、上部が太い、断
面がＴ字形のゲート電極を有する半導体装置の製法に関
する。ここにＴ字形には、マッシュルーム形をも含む意
味である。
（以下、ＦＥＴという）を有する半導体装置の製法に関
する。さらに詳しくは、高周波で使用されるＦＥＴのゲ
ート電極で半導体基板側の下部が細く、上部が太い、断
面がＴ字形のゲート電極を有する半導体装置の製法に関
する。ここにＴ字形には、マッシュルーム形をも含む意
味である。
【０００２】
【従来の技術】近年衛星放送が普及しつつあり、衛星放
送受信機用コンバータにはマイクロ波帯の低雑音高利得
の増幅器が必要である。この高周波、とくにマイクロ波
帯で低雑音の増幅器を実現するため、ゲート長の短縮と
ゲート抵抗の低減を同時に満たすＦＥＴが求められてい
る。そのため、この種のＦＥＴのゲート電極は半導体基
板側の下部を細くしてゲート長を短くすると共に、上部
を太くしてゲート抵抗を低減させる形状に形成され、そ
の断面形状はＴ字形になっている。
送受信機用コンバータにはマイクロ波帯の低雑音高利得
の増幅器が必要である。この高周波、とくにマイクロ波
帯で低雑音の増幅器を実現するため、ゲート長の短縮と
ゲート抵抗の低減を同時に満たすＦＥＴが求められてい
る。そのため、この種のＦＥＴのゲート電極は半導体基
板側の下部を細くしてゲート長を短くすると共に、上部
を太くしてゲート抵抗を低減させる形状に形成され、そ
の断面形状はＴ字形になっている。
【０００３】この断面がＴ字形のゲート電極を有する半
導体装置の従来の製法の一例を図２に基づいて説明す
る。半導体基板21上に電子ビーム（ＥＢ）用ポジ型レジ
ストを塗布しレジスト膜22を形成する。ついで収束イオ
ンビーム（ＦＩＢ）を照射する（図２（ａ）参照）。イ
オンは物質の中で止まり易い性質を有し、イオンビーム
のエネルギーを調節することにより、レジスト膜22の途
中で大部分のイオンを停止させることができる。
導体装置の従来の製法の一例を図２に基づいて説明す
る。半導体基板21上に電子ビーム（ＥＢ）用ポジ型レジ
ストを塗布しレジスト膜22を形成する。ついで収束イオ
ンビーム（ＦＩＢ）を照射する（図２（ａ）参照）。イ
オンは物質の中で止まり易い性質を有し、イオンビーム
のエネルギーを調節することにより、レジスト膜22の途
中で大部分のイオンを停止させることができる。
【０００４】つぎに、現像することにより、前工程のＦ
ＩＢ照射された部分が除去され、図２（ｂ）に示すよう
に凹部23が形成される。さらに凹部23の中心部を電子ビ
ーム（ＥＢ）で照射する。
ＩＢ照射された部分が除去され、図２（ｂ）に示すよう
に凹部23が形成される。さらに凹部23の中心部を電子ビ
ーム（ＥＢ）で照射する。
【０００５】再度現像することにより、レジスト膜22の
残存した底部で電子ビームにより照射された部分が除去
され、細い溝23ａ（ 0.1〜 0.3μｍ幅）が形成される。
引き続き露出した半導体基板21をエッチングし、ゲート
電極の脚部を形成する場所にリセス24を形成し、ゲート
メタルを蒸着する。このゲートメタルを蒸着すると凹部
23、23ａ内ではリセス24および凹部23の底部上に堆積さ
れ頂部25ｂが太く脚部25ａが細い断面がＴ字形のゲート
電極25が形成され、凹部23のない部分はレジスト膜22上
にゲートメタル26が堆積される。
残存した底部で電子ビームにより照射された部分が除去
され、細い溝23ａ（ 0.1〜 0.3μｍ幅）が形成される。
引き続き露出した半導体基板21をエッチングし、ゲート
電極の脚部を形成する場所にリセス24を形成し、ゲート
メタルを蒸着する。このゲートメタルを蒸着すると凹部
23、23ａ内ではリセス24および凹部23の底部上に堆積さ
れ頂部25ｂが太く脚部25ａが細い断面がＴ字形のゲート
電極25が形成され、凹部23のない部分はレジスト膜22上
にゲートメタル26が堆積される。
【０００６】ついで、アセトンでレジスト膜を除去する
ことにより、ゲートメタル26も除去され（リフトオ
フ）、図２（ｄ）に示すように、半導体基板21のゲート
電極形成場所に断面がＴ字形のゲート電極25が形成され
る。
ことにより、ゲートメタル26も除去され（リフトオ
フ）、図２（ｄ）に示すように、半導体基板21のゲート
電極形成場所に断面がＴ字形のゲート電極25が形成され
る。
【０００７】
【発明が解決しようとする課題】前述のレジスト膜22に
凹部23を形成するのにＦＩＢを照射して描画するが、Ｆ
ＩＢ描画はＦＩＢ描画装置という特殊な装置を必要と
し、また描画に非常に時間がかかり、量産性に適さない
という問題がある。
凹部23を形成するのにＦＩＢを照射して描画するが、Ｆ
ＩＢ描画はＦＩＢ描画装置という特殊な装置を必要と
し、また描画に非常に時間がかかり、量産性に適さない
という問題がある。
【０００８】本発明の目的は叙上の問題を解決して短時
間でイオン照射ができ、量産性に優れたＴ字形ゲート電
極を形成できる半導体装置の製法を提供することにあ
る。
間でイオン照射ができ、量産性に優れたＴ字形ゲート電
極を形成できる半導体装置の製法を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明による半導体装置
の製法は、（ａ）半導体基板表面に電子ビーム用レジス
ト膜、層間膜、第２のレジスト膜を順次設け、（ｂ）前
記半導体基板のゲート電極形成場所の上の第２のレジス
ト膜をエッチングして開口部を形成し、（ｃ）該開口部
下の電子ビーム用レジスト膜が一定深さまで照射される
ように全面にイオン注入し、（ｄ）第２のレジスト膜お
よび層間膜を除去したのち現像して前記イオン注入で照
射された部分の電子ビーム用レジスト膜を除去して凹部
を形成し、（ｅ）該凹部の中心部にさらに電子ビームを
照射したのち現像して前記凹部の底に細い溝を形成し、
（ｆ）全面に電極材料を被膜したのち前記電子ビーム用
レジスト膜を除去して断面がＴ字形のゲート電極を形成
せしめることを特徴とするものである。
の製法は、（ａ）半導体基板表面に電子ビーム用レジス
ト膜、層間膜、第２のレジスト膜を順次設け、（ｂ）前
記半導体基板のゲート電極形成場所の上の第２のレジス
ト膜をエッチングして開口部を形成し、（ｃ）該開口部
下の電子ビーム用レジスト膜が一定深さまで照射される
ように全面にイオン注入し、（ｄ）第２のレジスト膜お
よび層間膜を除去したのち現像して前記イオン注入で照
射された部分の電子ビーム用レジスト膜を除去して凹部
を形成し、（ｅ）該凹部の中心部にさらに電子ビームを
照射したのち現像して前記凹部の底に細い溝を形成し、
（ｆ）全面に電極材料を被膜したのち前記電子ビーム用
レジスト膜を除去して断面がＴ字形のゲート電極を形成
せしめることを特徴とするものである。
【００１０】
【作用】本発明によれば、電子線ビーム用レジストの一
部を底部に残存させて凹部を形成するのに第２のレジス
トでマスクしてイオン注入法によりイオン照射をし現像
して形成しているため、描画時間は短時間で行え、かつ
照射の深さも自由に調整することができる。さらに第２
のレジスト膜と電子ビーム用レジスト膜とのあいだに層
間膜を形成しているため、第２のレジスト膜のみを電子
ビーム用レジスト膜と分離して除去できる。その結果短
時間で簡単に、しかも寸法精度のよい断面がＴ字形のゲ
ート電極を形成することができる。
部を底部に残存させて凹部を形成するのに第２のレジス
トでマスクしてイオン注入法によりイオン照射をし現像
して形成しているため、描画時間は短時間で行え、かつ
照射の深さも自由に調整することができる。さらに第２
のレジスト膜と電子ビーム用レジスト膜とのあいだに層
間膜を形成しているため、第２のレジスト膜のみを電子
ビーム用レジスト膜と分離して除去できる。その結果短
時間で簡単に、しかも寸法精度のよい断面がＴ字形のゲ
ート電極を形成することができる。
【００１１】
【実施例】つぎに、図面を参照しながら本発明の一実施
例である断面がＴ字形のゲート電極を有する半導体装置
の製法について説明する。図１は本発明の一実施例であ
る高周波用ＦＥＴの製造工程を示す断面説明図である。
例である断面がＴ字形のゲート電極を有する半導体装置
の製法について説明する。図１は本発明の一実施例であ
る高周波用ＦＥＴの製造工程を示す断面説明図である。
【００１２】まず、図１（ａ）に示すように、半導体基
板表面に電子ビーム用ポジ型レジスト膜、層間膜、第２
のフォトレジスト膜を順次設ける。ついで、前記半導体
基板のゲート電極形成場所の上の前記第２のレジスト膜
をエッチングして開口部を形成する。引き続き該開口部
下の電子ビーム用レジスト膜が一定深さまで露光される
ように全面にイオン注入する。具体例としては、半導体
基板の表面に電子ビーム用レジストを塗布して0.6 〜1.
0 μｍ厚の電子ビーム用レジスト膜（たとえばＰＭＭ
Ａ）２を形成し、その表面にエレクトロン・サイクロト
ロン・レゾナンス（ＥＣＲ）プラズマＣＶＤ法により層
間膜としてのＳｉＮ膜３を0.03〜0.1 μｍ形成する。さ
らにその上に第２のレジスト膜としてフォトレジスト膜
４を形成し、通常のフォトリソグラフィ工程によりレジ
ストパターンを形成し、ゲート電極形成領域上のみに開
口部５を形成する。引き続き全面にＡｒ＋を打ち込む
と、フォトレジスト膜４が残存しているところはフォト
レジスト膜４内でイオンは阻止され、フォトレジスト膜
４が除去されて開口部５が形成された場所はＳｉＮ膜３
を透過して電子ビーム用レジスト膜２中に照射される。
この際、イオン打込みの打込みエネルギーを調整するこ
とにより、イオン打込みの深さをコントロールでき、電
子ビーム用レジスト膜２の底面がゲート電極の脚部の長
さに相当する厚さだけ現像後に残るように打込みエネル
ギーを調整する。具体的にはＳｉＮ膜３が0.05μｍ、電
子ビーム用レジスト膜２が0.8 μｍに形成され、底部に
0.2 〜0.3μｍ厚さの電子ビーム用レジスト膜２を残す
ためにはＡｒ＋の打込みエネルギーを100 〜200 ｋｅＶ
で行う。
板表面に電子ビーム用ポジ型レジスト膜、層間膜、第２
のフォトレジスト膜を順次設ける。ついで、前記半導体
基板のゲート電極形成場所の上の前記第２のレジスト膜
をエッチングして開口部を形成する。引き続き該開口部
下の電子ビーム用レジスト膜が一定深さまで露光される
ように全面にイオン注入する。具体例としては、半導体
基板の表面に電子ビーム用レジストを塗布して0.6 〜1.
0 μｍ厚の電子ビーム用レジスト膜（たとえばＰＭＭ
Ａ）２を形成し、その表面にエレクトロン・サイクロト
ロン・レゾナンス（ＥＣＲ）プラズマＣＶＤ法により層
間膜としてのＳｉＮ膜３を0.03〜0.1 μｍ形成する。さ
らにその上に第２のレジスト膜としてフォトレジスト膜
４を形成し、通常のフォトリソグラフィ工程によりレジ
ストパターンを形成し、ゲート電極形成領域上のみに開
口部５を形成する。引き続き全面にＡｒ＋を打ち込む
と、フォトレジスト膜４が残存しているところはフォト
レジスト膜４内でイオンは阻止され、フォトレジスト膜
４が除去されて開口部５が形成された場所はＳｉＮ膜３
を透過して電子ビーム用レジスト膜２中に照射される。
この際、イオン打込みの打込みエネルギーを調整するこ
とにより、イオン打込みの深さをコントロールでき、電
子ビーム用レジスト膜２の底面がゲート電極の脚部の長
さに相当する厚さだけ現像後に残るように打込みエネル
ギーを調整する。具体的にはＳｉＮ膜３が0.05μｍ、電
子ビーム用レジスト膜２が0.8 μｍに形成され、底部に
0.2 〜0.3μｍ厚さの電子ビーム用レジスト膜２を残す
ためにはＡｒ＋の打込みエネルギーを100 〜200 ｋｅＶ
で行う。
【００１３】つぎに、図１（ｂ）に示すように、フォト
レジスト膜４および層間膜３を除去したのち、現像して
前記イオン注入でイオン照射された電子ビーム用レジス
ト膜を除去して凹部６を形成する。具体例としては、酸
素プラズマを用いてフォトレジスト膜４を除去し、つい
で表面全面からリアクティブイオンエッチング（ＲＩ
Ｅ）法によりＳｉＮ膜３を除去する。さらに現像するこ
とにより、前述のＡｒ＋で照射された電子ビーム用レジ
スト膜の部分のみが除去されて図１（ｂ）に示すように
凹部６が形成され、凹部６の下にはイオン照射されなか
った電子ビーム用レジスト膜が残存する。
レジスト膜４および層間膜３を除去したのち、現像して
前記イオン注入でイオン照射された電子ビーム用レジス
ト膜を除去して凹部６を形成する。具体例としては、酸
素プラズマを用いてフォトレジスト膜４を除去し、つい
で表面全面からリアクティブイオンエッチング（ＲＩ
Ｅ）法によりＳｉＮ膜３を除去する。さらに現像するこ
とにより、前述のＡｒ＋で照射された電子ビーム用レジ
スト膜の部分のみが除去されて図１（ｂ）に示すように
凹部６が形成され、凹部６の下にはイオン照射されなか
った電子ビーム用レジスト膜が残存する。
【００１４】つぎに凹部６の中心部にさらに電子ビーム
を照射して凹部６の下に残存した電子ビーム用レジスト
膜２を反応させ、現像して細い溝６ａを形成する（図１
（ｃ）参照）。
を照射して凹部６の下に残存した電子ビーム用レジスト
膜２を反応させ、現像して細い溝６ａを形成する（図１
（ｃ）参照）。
【００１５】ついで、全面に電極材料を被膜したのち
（図１（ｄ）参照）前記電子ビーム用レジスト膜２を除
去して断面がＴ字形のゲート電極８を形成する（図１
（ｅ）参照）。具体例としてはウェットエッチングによ
りＧａＡｓ層にリセス７を形成する。つぎに蒸着法によ
り電極材料としてのＴｉ、Ｐｔ、Ａｕの各膜をそれぞれ
0.05〜0.1 μｍ、0.05〜0.1 μｍ、0.3 〜0.5 μｍ積層
し、脚部８ａと頂部８ｂを有する断面がＴ字形のゲート
電極８を形成する。この電極材料を蒸着により積層する
際、電子ビーム用レジスト膜２に凹部６の形成されてい
るところは溝６ａの底部であるリセス７上および凹部６
の底部の上に積層されて断面がＴ字形のゲート電極８が
形成され、凹部６の形成されていないところは電子ビー
ム用レジスト膜２上に電極材料膜９が積層される。引き
続き、アセトンでレジスト膜を除去する。その結果電子
ビーム用レジスト膜２上に積層されていた電極材料膜９
も除去され（リフトオフ）、ＧａＡｓ層上に頂部８ｂが
太く、脚部８ａが細い断面がＴ字形のゲート電極８を半
導体基板上に形成できる。
（図１（ｄ）参照）前記電子ビーム用レジスト膜２を除
去して断面がＴ字形のゲート電極８を形成する（図１
（ｅ）参照）。具体例としてはウェットエッチングによ
りＧａＡｓ層にリセス７を形成する。つぎに蒸着法によ
り電極材料としてのＴｉ、Ｐｔ、Ａｕの各膜をそれぞれ
0.05〜0.1 μｍ、0.05〜0.1 μｍ、0.3 〜0.5 μｍ積層
し、脚部８ａと頂部８ｂを有する断面がＴ字形のゲート
電極８を形成する。この電極材料を蒸着により積層する
際、電子ビーム用レジスト膜２に凹部６の形成されてい
るところは溝６ａの底部であるリセス７上および凹部６
の底部の上に積層されて断面がＴ字形のゲート電極８が
形成され、凹部６の形成されていないところは電子ビー
ム用レジスト膜２上に電極材料膜９が積層される。引き
続き、アセトンでレジスト膜を除去する。その結果電子
ビーム用レジスト膜２上に積層されていた電極材料膜９
も除去され（リフトオフ）、ＧａＡｓ層上に頂部８ｂが
太く、脚部８ａが細い断面がＴ字形のゲート電極８を半
導体基板上に形成できる。
【００１６】前述の実施例ではイオン打込みのイオンを
Ａｒ＋の例で説明したが、Ａｒ＋に限らず、他のイオン
種でもよく、電極膜の材料も前述のＴｉ、Ｐｔ、Ａｕの
３層構造の例に限らず、他の金属で形成することもでき
る。
Ａｒ＋の例で説明したが、Ａｒ＋に限らず、他のイオン
種でもよく、電極膜の材料も前述のＴｉ、Ｐｔ、Ａｕの
３層構造の例に限らず、他の金属で形成することもでき
る。
【００１７】さらに、層間膜はＥＣＲ−ＳｉＮ膜に限ら
ず、スパッタＳｉＯ2 膜、真空蒸着による金属膜など、
電子ビーム用レジスト膜が耐えられる 200℃以下で形成
できる膜で、レジスト膜とエッチングの選択比を高くと
れるものであればよい。
ず、スパッタＳｉＯ2 膜、真空蒸着による金属膜など、
電子ビーム用レジスト膜が耐えられる 200℃以下で形成
できる膜で、レジスト膜とエッチングの選択比を高くと
れるものであればよい。
【００１８】
【発明の効果】本発明によれば、プロセスが簡単でＴ字
形ゲート電極を簡単に、短時間で形成できる。従って製
造コストが下がり、信頼性の高い高周波増幅器をうるこ
とができ、衛星放送やマイクロ波通信に大いに寄与す
る。
形ゲート電極を簡単に、短時間で形成できる。従って製
造コストが下がり、信頼性の高い高周波増幅器をうるこ
とができ、衛星放送やマイクロ波通信に大いに寄与す
る。
【図１】本発明の一実施例である半導体装置の製法の工
程断面図である。
程断面図である。
【図２】従来のＴ字形ゲート形成方法の工程断面図であ
る。
る。
【図３】従来のＴ字形ゲートの段切れを説明する図であ
る。
る。
１ 半導体基板 ２ 電子ビーム用レジスト膜 ３ ＳｉＮ膜 ４ フォトレジスト膜 ５ 開口部 ６ 凹部 ６ａ 細い溝 ８ ゲート電極
Claims (1)
- 【請求項１】 （ａ）半導体基板表面に電子ビーム用レ
ジスト膜、層間膜、第２のレジスト膜を順次設け、 （ｂ）前記半導体基板のゲート電極形成場所の上の第２
のレジスト膜をエッチングして開口部を形成し、 （ｃ）該開口部下の電子ビーム用レジスト膜が一定深さ
まで照射されるように全面にイオン注入し、 （ｄ）第２のレジスト膜および層間膜を除去したのち現
像して前記イオン注入で照射された部分の電子ビーム用
レジスト膜を除去して凹部を形成し、 （ｅ）該凹部の中心部にさらに電子ビームを照射したの
ち現像して前記凹部の底に細い溝を形成し、 （ｆ）全面に電極材料を被膜したのち前記電子ビーム用
レジスト膜を除去して断面がＴ字形のゲート電極を形成
せしめることを特徴とする半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20000192A JPH0653243A (ja) | 1992-07-27 | 1992-07-27 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20000192A JPH0653243A (ja) | 1992-07-27 | 1992-07-27 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653243A true JPH0653243A (ja) | 1994-02-25 |
Family
ID=16417149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20000192A Pending JPH0653243A (ja) | 1992-07-27 | 1992-07-27 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653243A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7698856B2 (en) | 2005-03-31 | 2010-04-20 | Toyoda Gosei Co., Ltd. | Glass run for automobile |
-
1992
- 1992-07-27 JP JP20000192A patent/JPH0653243A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7698856B2 (en) | 2005-03-31 | 2010-04-20 | Toyoda Gosei Co., Ltd. | Glass run for automobile |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5139968A (en) | Method of producing a t-shaped gate electrode | |
| JPH03245527A (ja) | 微細加工方法 | |
| JP3712426B2 (ja) | ゲートリセス構造を有する電界効果トランジスタの製造方法 | |
| US5322806A (en) | Method of producing a semiconductor device using electron cyclotron resonance plasma CVD and substrate biasing | |
| JPH0653243A (ja) | 半導体装置の製法 | |
| US6051484A (en) | Semiconductor device and method of manufacturing thereof | |
| US5786610A (en) | Field effect transistor | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JPS6323366A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6390171A (ja) | 電界効果トランジスタの製造方法 | |
| JP2553573B2 (ja) | 半導体装置の製造方法 | |
| JPH0653239A (ja) | 半導体装置の製法 | |
| JPS609171A (ja) | 半導体装置の製造方法 | |
| JPH06310542A (ja) | 半導体装置の電極の製造方法 | |
| JP2558766B2 (ja) | 半導体装置の製造方法 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0372634A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPS6237973A (ja) | 金属電極形成方法 | |
| JPH0638431B2 (ja) | 半導体装置の製造方法 | |
| JPH04233240A (ja) | 半導体材料上に金属化部を製造する方法 | |
| JPS61220375A (ja) | 半導体装置およびその製造方法 | |
| JPS61280673A (ja) | 化合物半導体装置の製造方法 | |
| JPH07120673B2 (ja) | ショットキゲート電界効果トランジスタの製造方法 | |
| JPH05218094A (ja) | 半導体装置の製造方法 |