JPS5856422A - パタ−ン形成法 - Google Patents
パタ−ン形成法Info
- Publication number
- JPS5856422A JPS5856422A JP15546581A JP15546581A JPS5856422A JP S5856422 A JPS5856422 A JP S5856422A JP 15546581 A JP15546581 A JP 15546581A JP 15546581 A JP15546581 A JP 15546581A JP S5856422 A JPS5856422 A JP S5856422A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- stencil
- stencil layer
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、所要の基板上に導電柱材、絶縁性材等でなる
層による所望のパターンを形成するパターン形成法の改
良に関し、特に半導体集積回路装置、ジョセフソン集積
回路装置等の半導体層、絶縁層等を所望のパターンに形
成する場合に適用して好適なものである。
層による所望のパターンを形成するパターン形成法の改
良に関し、特に半導体集積回路装置、ジョセフソン集積
回路装置等の半導体層、絶縁層等を所望のパターンに形
成する場合に適用して好適なものである。
斯種パターン形成法として従来、ｇＩ図を伴なって以下
述べる方法が提案されている。
述べる方法が提案されている。
即ち、所要の基板１を予め用意しく第１図ム）。
而してその基板１上に、フォトレジスト、電子ビームレ
ジスト等でなるステＶ Ｖｊ＆／層２を所望のバターｙ
に形成する（第１図Ｂ）。この場合ステンシル層２は、
その上端縁より外方に延長せるひさし部５を有する。
ジスト等でなるステＶ Ｖｊ＆／層２を所望のバターｙ
に形成する（第１図Ｂ）。この場合ステンシル層２は、
その上端縁より外方に延長せるひさし部５を有する。
次にその基板１上のステンシル層２の形成されていない
領域上に、導電性材、絶縁性材等でなるステンシル層２
に比し薄い厚さの層５を。
領域上に、導電性材、絶縁性材等でなるステンシル層２
に比し薄い厚さの層５を。
ステンシル層２上の１層Ｓと同じ導電性材、絶縁性材等
でなり互層５と同じ厚さでなる層４の形成を同時に伴な
って、基板１の上方側よりの導電性材、絶縁性材の蒸着
、スパッタリング等によって形成する（第１図Ｃ）。
でなり互層５と同じ厚さでなる層４の形成を同時に伴な
って、基板１の上方側よりの導電性材、絶縁性材の蒸着
、スパッタリング等によって形成する（第１図Ｃ）。
次にステンシル層２を、その溶媒を用いて溶去すること
によって、そのステンシル層２を基板１上より除去する
と共＃ｃ、これに伴な＆１ステンシ・ル層２上の層４を
除去しく第１図Ｄ）、斯くて基板１上に層６による所望
のパターン（ステンシル層２とは反転せるパターン）を
形成するという方法が提案されている。
によって、そのステンシル層２を基板１上より除去する
と共＃ｃ、これに伴な＆１ステンシ・ル層２上の層４を
除去しく第１図Ｄ）、斯くて基板１上に層６による所望
のパターン（ステンシル層２とは反転せるパターン）を
形成するという方法が提案されている。
所で斯るパターン形成法の場合、基板１上にステンシル
＃２を形成する工程（これ・を以下簡単の為第１の工程
と称す）に於て、そのステンシル層２がひさし部５を有
するものとして形成されているので、第１の工橿后の、
基板１上のステンシル層２の形成されていない領域上に
。
＃２を形成する工程（これ・を以下簡単の為第１の工程
と称す）に於て、そのステンシル層２がひさし部５を有
するものとして形成されているので、第１の工橿后の、
基板１上のステンシル層２の形成されていない領域上に
。
層Ｓをステンシル層２上の層４の形成を伴なって形成す
る工程（これを以下簡単の為第２の工程と称す）に於て
１層５がその側面の領域に亘ってステンシル層２に連結
されていない状態に形成される。この為第２の工程后の
、ステンシル層２を、その溶媒を用いて溶去することに
よって、そのステンシル層２を基板１上より除去すると
共に、これに伴ないステンシル層２上の層４を除去する
工程（これを以下簡単の為第５の工程と称す）に於て、
ステンシル層２を１層３に実質的に影響を及ぼすことな
しに基板１上より容易に除去することができる特徴を有
するものである。又この為層５を所期の所望のパターン
で得ることができる特徴を有するものである。
る工程（これを以下簡単の為第２の工程と称す）に於て
１層５がその側面の領域に亘ってステンシル層２に連結
されていない状態に形成される。この為第２の工程后の
、ステンシル層２を、その溶媒を用いて溶去することに
よって、そのステンシル層２を基板１上より除去すると
共に、これに伴ないステンシル層２上の層４を除去する
工程（これを以下簡単の為第５の工程と称す）に於て、
ステンシル層２を１層３に実質的に影響を及ぼすことな
しに基板１上より容易に除去することができる特徴を有
するものである。又この為層５を所期の所望のパターン
で得ることができる特徴を有するものである。
然し乍ら、第１図にて上述せる従来の方法の場合、上述
せる第１の工程に於て、ステンシル層２を、ひさし部５
を有するものとして形成するにつき、基板１上に、光、
電子ビーム等に対して異なる感度を有するフォトレジス
ト、電子ビームレジスト尋でなる２つのレジスト響を積
層形成し１次にその積層体に対し光、電子ビーム等を所
望のパターンを以って照射せしめ、然る后その光、電子
ビーム等の照射された積層体に対し現像処理をなし、斯
くて目的とせる。ひさし部５を有、するステンシル層２
を形成するという方法二基板１上に１つのレジスト層を
形成し１次のその表面部のみを所要の溶媒に浸漬して、
その表面部の光、・電子ビーム等に対する感度を他部と
は異ならしめ１次にその表面部と他部とが、光、１子ビ
ーム等に対して異なる感度を有するレジス）ＭＩＮＥ対
し光、電子ビーム等を所望のパターンを以って照射せし
め、然る后その光、電子ビーム等の照射されたレジスト
層に対して現像処理をなし、斯くて目的とせる。ひさし
部５を有するステンシル層２を形成するという方法；基
板１上にステンシル層２に対応するレジストでなるステ
ンシル層とそれとは−周り大きい寸法の所要の材料でな
る層とがそれ等の順に積層されてなる積層体を形成し、
その後者の層の前者のステンシル層の側面より外方に延
長せる部をひさし部２とせる。ステンシル層２を形成す
る方法等がとられているを普通とする・ 然し乍ら、斯る従来の第１の工程に於ける。
せる第１の工程に於て、ステンシル層２を、ひさし部５
を有するものとして形成するにつき、基板１上に、光、
電子ビーム等に対して異なる感度を有するフォトレジス
ト、電子ビームレジスト尋でなる２つのレジスト響を積
層形成し１次にその積層体に対し光、電子ビーム等を所
望のパターンを以って照射せしめ、然る后その光、電子
ビーム等の照射された積層体に対し現像処理をなし、斯
くて目的とせる。ひさし部５を有、するステンシル層２
を形成するという方法二基板１上に１つのレジスト層を
形成し１次のその表面部のみを所要の溶媒に浸漬して、
その表面部の光、・電子ビーム等に対する感度を他部と
は異ならしめ１次にその表面部と他部とが、光、１子ビ
ーム等に対して異なる感度を有するレジス）ＭＩＮＥ対
し光、電子ビーム等を所望のパターンを以って照射せし
め、然る后その光、電子ビーム等の照射されたレジスト
層に対して現像処理をなし、斯くて目的とせる。ひさし
部５を有するステンシル層２を形成するという方法；基
板１上にステンシル層２に対応するレジストでなるステ
ンシル層とそれとは−周り大きい寸法の所要の材料でな
る層とがそれ等の順に積層されてなる積層体を形成し、
その後者の層の前者のステンシル層の側面より外方に延
長せる部をひさし部２とせる。ステンシル層２を形成す
る方法等がとられているを普通とする・ 然し乍ら、斯る従来の第１の工程に於ける。
何れの方法も、ひさし部５を有するステンシル層２を容
易に形成することができるものとは言い得ないものであ
ったと共に、ひさし部５の突出長を所期の寸法に、黴細
且精度良く得るに大なる困難を伴うものであった。
易に形成することができるものとは言い得ないものであ
ったと共に、ひさし部５の突出長を所期の寸法に、黴細
且精度良く得るに大なる困難を伴うものであった。
依って第１図にて上述せる従来の方法の場合。
目的とする層５をナプミクロンオーダの微細パターンに
精度良く形成することができないかできるとしても極め
て困難であったという欠点を有していた。
精度良く形成することができないかできるとしても極め
て困難であったという欠点を有していた。
依って本発明は上述せる欠点のなしに、所要の基板上に
導電性材、絶縁性材等でなる層による所望のパターンを
形成する新規なパターン形成法を提案せんとするもので
、以下詳述する所より明らかとなるであろう。
導電性材、絶縁性材等でなる層による所望のパターンを
形成する新規なパターン形成法を提案せんとするもので
、以下詳述する所より明らかとなるであろう。
第２図は本発明によるパターン形成法の実施例を示し、
所要の基板１１を予め用意しく第２図人）、而してその
基板１１上に、フォトレジスト、電子ビームレジスト等
でナルステンシル層１２をそれ自体は公知の方法によっ
て形成する（第２図Ｂ）。
所要の基板１１を予め用意しく第２図人）、而してその
基板１１上に、フォトレジスト、電子ビームレジスト等
でナルステンシル層１２をそれ自体は公知の方法によっ
て形成する（第２図Ｂ）。
次ｋＣ１ｆｒ＜ステンシル層１２を形成せる基板１１を
１例えば鉛合金でなるホルダ１５に配置した状態で、不
活性イオンビーム１４を用いたスパッタリング処理によ
り、ステンシル層１２のａ面にホルダ１６０表面の材料
（この場合ホルダ１５の材料）を主成分とする薄層１５
を形成する（第２図Ｃ）。この場合不活性イオンビーム
１４としてはアルゴンイオンビームを用い得、又不活性
イオンビーム１４が基板１１．ステンシル層１２及びホ
ルダ１５の表面に対して垂直に入射するので、基板１１
及びステンシル１ｉ１１２の上面部がホルダ１５の上面
部と共に点線図示の如く一部除去されるも、基板１１及
びステンシル層１２の上面には薄層１５と同様の薄層は
形成されないものである。又この場合薄層１５は、ホル
ダ１３の表面積がステンシル層２の１１面の面積に比し
十分大でありさえすれば（実際上十分大となる）短時間
に所要の一定厚さに均一に形成されるものである。
１例えば鉛合金でなるホルダ１５に配置した状態で、不
活性イオンビーム１４を用いたスパッタリング処理によ
り、ステンシル層１２のａ面にホルダ１６０表面の材料
（この場合ホルダ１５の材料）を主成分とする薄層１５
を形成する（第２図Ｃ）。この場合不活性イオンビーム
１４としてはアルゴンイオンビームを用い得、又不活性
イオンビーム１４が基板１１．ステンシル層１２及びホ
ルダ１５の表面に対して垂直に入射するので、基板１１
及びステンシル１ｉ１１２の上面部がホルダ１５の上面
部と共に点線図示の如く一部除去されるも、基板１１及
びステンシル層１２の上面には薄層１５と同様の薄層は
形成されないものである。又この場合薄層１５は、ホル
ダ１３の表面積がステンシル層２の１１面の面積に比し
十分大でありさえすれば（実際上十分大となる）短時間
に所要の一定厚さに均一に形成されるものである。
次にステンシル層１２に対するエツチング処理により、
ステンシル層１２の上面部を例えばα１へα５μｍ程度
除去して、その上面部を除去せるステンシル層１２をス
テンシル層１２′として形成すると共に、薄層１５をそ
のステンシルｌ１１１２’の上面より上方に延長せる上
端部が上遊端に到るに従い外方に彎曲せるひさし部１６
を形成している薄層１５′として形成して。
ステンシル層１２の上面部を例えばα１へα５μｍ程度
除去して、その上面部を除去せるステンシル層１２をス
テンシル層１２′として形成すると共に、薄層１５をそ
のステンシルｌ１１１２’の上面より上方に延長せる上
端部が上遊端に到るに従い外方に彎曲せるひさし部１６
を形成している薄層１５′として形成して。
ステンシル層１２′及び薄層１５′によるステンシル層
１２１を得る（第２図Ｄ）。この場合エツチング処理は
酸素グツズ！エツチング処塩とし得る。又薄層１５′の
ひさし部１６は、ステンシル＄１２に対するエツチング
処理前に於ては、薄層１５の上端部がステンシル層１２
にて裏打ちされていた状態より、裏打ちされていない状
態になることにより、その薄層１５の上端部が外方に彎
曲することにより形成されるものである。
１２１を得る（第２図Ｄ）。この場合エツチング処理は
酸素グツズ！エツチング処塩とし得る。又薄層１５′の
ひさし部１６は、ステンシル＄１２に対するエツチング
処理前に於ては、薄層１５の上端部がステンシル層１２
にて裏打ちされていた状態より、裏打ちされていない状
態になることにより、その薄層１５の上端部が外方に彎
曲することにより形成されるものである。
次に基板１１上のステンシル層１２＃の形成されていな
い領域上に、導電性材、絶縁性材等でなるステンシル層
１２１に比し薄い厚さの層１７を、ステンシル層１２＃
上の１層１７と同じ材料でなり互層１７と同じ厚さでな
る層１８の形成を同時に伴なって、基板１１の上方側よ
りの導電性材、絶縁性材の蒸着、スパッタリング等によ
って形成する（第２図Ｂ）。
い領域上に、導電性材、絶縁性材等でなるステンシル層
１２１に比し薄い厚さの層１７を、ステンシル層１２＃
上の１層１７と同じ材料でなり互層１７と同じ厚さでな
る層１８の形成を同時に伴なって、基板１１の上方側よ
りの導電性材、絶縁性材の蒸着、スパッタリング等によ
って形成する（第２図Ｂ）。
次にステンシルＦ１１２’を、その溶媒を用いて溶去す
ることによって、そのステンシル層１２“を基板１１上
より除去すると共に、これに伴いステンシル層１２１上
の層１８を除去し。
ることによって、そのステンシル層１２“を基板１１上
より除去すると共に、これに伴いステンシル層１２１上
の層１８を除去し。
斯くて基板１１上に層１７による所望のパターン（ステ
ンシル層１２１とは反転せるパターン）を形成するｌＥ
Ｚ図Ｆ）。
ンシル層１２１とは反転せるパターン）を形成するｌＥ
Ｚ図Ｆ）。
以上が本発明によるパターン形成法の実施例であるが、
斯る方法によれば、基板１１のステンシル層１２’の形
成されていない領域上に、層１７をステンシル層１２’
上の層１８の形成を伴なって形成する工程に於て、ステ
ンシル層１２’ ′ｔＪ５．薄層１５′のひさし部１６
によるひさし部を有するので、第１図にて上述せる従来
の方法の場合と同様に１層１７がその側面の全域に亘っ
てステンシル層１２’に連結されていない状態に形成さ
れる。この為ステンシル層１２＃を、その溶媒を用いて
溶去することによって、そのステンシル層１２１を基板
１１上より除去すると共に、これに伴なってステンシル
層１２’上の層１８を除去する工程に於て、ステンシル
層１２’を、ｆＩＩＥ１図の場合と同様に。
斯る方法によれば、基板１１のステンシル層１２’の形
成されていない領域上に、層１７をステンシル層１２’
上の層１８の形成を伴なって形成する工程に於て、ステ
ンシル層１２’ ′ｔＪ５．薄層１５′のひさし部１６
によるひさし部を有するので、第１図にて上述せる従来
の方法の場合と同様に１層１７がその側面の全域に亘っ
てステンシル層１２’に連結されていない状態に形成さ
れる。この為ステンシル層１２＃を、その溶媒を用いて
溶去することによって、そのステンシル層１２１を基板
１１上より除去すると共に、これに伴なってステンシル
層１２’上の層１８を除去する工程に於て、ステンシル
層１２’を、ｆＩＩＥ１図の場合と同様に。
層１８に実質的に影響を及ぼすことなしに、基板１１上
より容易に除去することができる特徴を有するものであ
る。又この為１層１７を、第１図の場合と同様に、所期
の所望のパターンで得ることができる特徴を有するもの
である。
より容易に除去することができる特徴を有するものであ
る。又この為１層１７を、第１図の場合と同様に、所期
の所望のパターンで得ることができる特徴を有するもの
である。
然し乍らｇＸｚ図に示す本発明による方法による場合、
ステンシル層１２Ｉをひさしｓ１６を有するものとして
形成するｋつき、ステンシル層１２＃に対応せるステン
シル層１２を形成せる基板１１を、ホルダ１５上に配置
した状態で。
ステンシル層１２Ｉをひさしｓ１６を有するものとして
形成するｋつき、ステンシル層１２＃に対応せるステン
シル層１２を形成せる基板１１を、ホルダ１５上に配置
した状態で。
不活性イオンビームを用いたスパッタリング処理をなし
１次でステンシル層１２に対するエツチング処理をなす
丈けで、目的とせるひさし部１６を有するステンシル層
１２＃を形成することができるので、そのステンシル層
１２＃を。
１次でステンシル層１２に対するエツチング処理をなす
丈けで、目的とせるひさし部１６を有するステンシル層
１２＃を形成することができるので、そのステンシル層
１２＃を。
これに対応せる第１図にて上述せる従来のひさし部５を
有するステンシル層２の場合に比し。
有するステンシル層２の場合に比し。
容易に形成することができると共に、蒋層１５を不活性
イオンビームを用いたスパッタリング処理により、所期
の厚さにｎ度良く容易に得ることができ、又ステンシル
１１１２の上面部をエツチング処理により所期の深さに
精度良く容易に除去することができるので、ひさしｓ１
６の突出長を所期の寸法に、微細且精度良く容易に得る
ことができるものである。
イオンビームを用いたスパッタリング処理により、所期
の厚さにｎ度良く容易に得ることができ、又ステンシル
１１１２の上面部をエツチング処理により所期の深さに
精度良く容易に除去することができるので、ひさしｓ１
６の突出長を所期の寸法に、微細且精度良く容易に得る
ことができるものである。
依って第２Ｗｉ！Ｊに示す本発明の方法によれば。
目的とする１１１７をサブミクリンオーダの微細パター
ンに精度良く形成することが容易にできるという大なる
特徴を有するものである。
ンに精度良く形成することが容易にできるという大なる
特徴を有するものである。
又上述せる本発明の方法の場合、ステンシルＦｉ１１２
ＩＣ対するエツチング処理をプラズマエツチング処理と
する場合、そのエツチング処理を反応室内で、その前の
不活性イオンビームを用いたスパッタリング処理に続い
て、連続してなすこともできる特徴も併せ有するもので
ある。
ＩＣ対するエツチング処理をプラズマエツチング処理と
する場合、そのエツチング処理を反応室内で、その前の
不活性イオンビームを用いたスパッタリング処理に続い
て、連続してなすこともできる特徴も併せ有するもので
ある。
尚上述に於ては本発明の一例を示したに留まり、薄層１
５を得る為の不活性イオンビームを用いたスパッタリン
グ処理の王権に於けるホルダ１５．不活性イオンビーム
、ステンシル層１２に対するエツチング処理等も上側に
限らず種々の変型変更をなし得るであろう。
５を得る為の不活性イオンビームを用いたスパッタリン
グ処理の王権に於けるホルダ１５．不活性イオンビーム
、ステンシル層１２に対するエツチング処理等も上側に
限らず種々の変型変更をなし得るであろう。
第１図人〜Ｄは従来のパターン形成法を示すその順次の
工程に於ける路線的断面図ｉ図、第２図人〜Ｆは本発明
によるパターン形成法の実施例を示すその順次の工程に
於ける路線的断面図である・ 図中１及び１１は基板、２，１２．１２′。 及び１２’はステンシル１１．５，４．１７及び１８は
Ｊｌｌ、５及び１６はひさし、１５はホルダ。 １４は不活性イオンビーム、１５及び１５′は薄層を夫
々示す・ 出願人 日本電信電話会社
工程に於ける路線的断面図ｉ図、第２図人〜Ｆは本発明
によるパターン形成法の実施例を示すその順次の工程に
於ける路線的断面図である・ 図中１及び１１は基板、２，１２．１２′。 及び１２’はステンシル１１．５，４．１７及び１８は
Ｊｌｌ、５及び１６はひさし、１５はホルダ。 １４は不活性イオンビーム、１５及び１５′は薄層を夫
々示す・ 出願人 日本電信電話会社
Claims (1)
- 【特許請求の範囲】 所要の基板上に所望のパターンを有するステンシル層を
第１のステンシル層として形成する工程と。 上記第１のステンシル層を形成せる上記基板をホルダ上
に配置した状態で、不活性イオｙビーム’ｆ−用＆’だ
スパッタリング処理により、上記第１のステンシル層の
側面に上記ホルダの表面の材料を主成分とする薄層を第
１０薄Ｉとして形成する工程と。 上記第１のステンシル層に対するエツチング処理により
、上記第１のステンシル層の上面部を除去して当該上面
部を除去せる第１のステンシル層を第２のステンシル層
として形成すると共に、上記第１の薄層をその上記１１
Ｅ２のステンシル層の上面より上方に延長せる上端部が
上遊端に到るに従い外方に彎曲せるひさし部を形成して
いる第２の薄層として形成して、上記第２のステンシル
層及び上記第２の薄層による第５のステンシル層を得る
工程と。 上記基板上の上記第５のステンシル層の形成されていな
い領域上に所要の第１の層を、上記ａＩ５のステンシル
層上のｔａ２の層の形成を伴なって形成する工程と。 上記第３のステンシル１を溶去することによって、当ｇ
＊ｒｉｔ、ｓのステンシル層を上記基板上より除去する
と共にこれに伴い上記第２の層を除去する工程とを含ん
で、上記第１の層による所望のパターンを形成する事を
特徴とするパターン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15546581A JPS5856422A (ja) | 1981-09-30 | 1981-09-30 | パタ−ン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15546581A JPS5856422A (ja) | 1981-09-30 | 1981-09-30 | パタ−ン形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856422A true JPS5856422A (ja) | 1983-04-04 |
Family
ID=15606639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15546581A Pending JPS5856422A (ja) | 1981-09-30 | 1981-09-30 | パタ−ン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856422A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55165241U (ja) * | 1979-05-14 | 1980-11-27 | ||
| JPS60102642U (ja) * | 1983-12-16 | 1985-07-12 | 株式会社島津製作所 | 振動式荷重センサ |
| WO1995029505A1 (fr) * | 1994-04-27 | 1995-11-02 | Hitachi, Ltd. | Procede et dispositif d'implantation ionique |
-
1981
- 1981-09-30 JP JP15546581A patent/JPS5856422A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55165241U (ja) * | 1979-05-14 | 1980-11-27 | ||
| JPS60102642U (ja) * | 1983-12-16 | 1985-07-12 | 株式会社島津製作所 | 振動式荷重センサ |
| WO1995029505A1 (fr) * | 1994-04-27 | 1995-11-02 | Hitachi, Ltd. | Procede et dispositif d'implantation ionique |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5856422A (ja) | パタ−ン形成法 | |
| US5700381A (en) | Method for manufacturing thin film magnetic head | |
| JPH0458167B2 (ja) | ||
| JPS59191356A (ja) | 半導体装置における金属導電パタ−ンの形成方法 | |
| JPH0681173A (ja) | 金属膜パターン形成方法 | |
| JP2846073B2 (ja) | 薄膜の製造法及びｘ線マスクの製造法 | |
| JPS6235361A (ja) | フオトマスク材料 | |
| JP2508230B2 (ja) | 電極パタ―ン形成方法 | |
| JPH01105538A (ja) | フォトレジストパターン形成方法 | |
| JPS59171124A (ja) | ホトレジスト被膜の埋込み方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH02244663A (ja) | リードフレームの製造方法 | |
| JPS6210009B2 (ja) | ||
| JPH04124822A (ja) | 半導体装置の製造方法 | |
| JPS63292630A (ja) | 半導体素子の製造方法 | |
| JPH0246738A (ja) | 微細電極の形成法 | |
| JPS5885547A (ja) | 導電パタ−ンの形成方法 | |
| JPS61127874A (ja) | 微細金形状形成方法 | |
| JPH02202030A (ja) | 半導体装置の製造方法 | |
| JPS61150326A (ja) | 半導体装置の製造方法 | |
| JPS5892224A (ja) | パタ−ン形成方法 | |
| JPS63293820A (ja) | Ｘ線露光用マスクの製造方法 | |
| JPS604220A (ja) | フオトエツチング方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPS60175425A (ja) | 選択エツチング方法 |