DE10027932C2 - Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements - Google Patents

Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements

Info

Publication number
DE10027932C2
DE10027932C2 DE10027932A DE10027932A DE10027932C2 DE 10027932 C2 DE10027932 C2 DE 10027932C2 DE 10027932 A DE10027932 A DE 10027932A DE 10027932 A DE10027932 A DE 10027932A DE 10027932 C2 DE10027932 C2 DE 10027932C2
Authority
DE
Germany
Prior art keywords
etching
insulating layer
spacer
contact hole
catalyst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10027932A
Other languages
English (en)
Other versions
DE10027932A1 (de
Inventor
Manfred Engelhardt
Volker Weinrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10027932A priority Critical patent/DE10027932C2/de
Priority to US09/871,012 priority patent/US20010055664A1/en
Publication of DE10027932A1 publication Critical patent/DE10027932A1/de
Application granted granted Critical
Publication of DE10027932C2 publication Critical patent/DE10027932C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component

Description

Die Erfindung betrifft ein Verfahren zur Bildung eines Kontaktlochs in einer Isolier­ schicht eines elektronischen oder mikroelektronischen Bauele­ ments, insbesondere ein Verfahren zum Oxidätzen unter Einsatz eines Katalysators.
Bei der Herstellung elektronischer oder mikroelektronischer Bauelemente ist für die Verdrahtung mitunter die Ausbil­ dung tiefer Lochstrukturen und/oder sogenannter Kontaktlöcher erforderlich.
Da die Integrationsdichte der Bauelemente ständig erhöht und dadurch gleichzeitig die lateralen Ausdehnungen ständig er­ niedrigt werden, ergeben sich immer komplexere und engere Strukturen. Deshalb sind immer präzisere und zuverlässigere Ätzverfahren nötig, um komplizierte Strukturen auf kleinstem Raum zu realisieren.
Mit zunehmendem Integrationsgrad nimmt das Aspektverhältnis (Verhältnis der Tiefe eines Kontaktloches zu seinem Durchmes­ ser) zu. Die Ätzraten nehmen dabei jedoch gleichzeitig dra­ stisch ab, so dass nach Techniken gesucht wird, die der Ab­ nahme der Ätzraten bei größer werdendem Aspektverhältnis ent­ gegenwirken.
Bekannt sind Ätzverfahren, beipielsweise aus der US 5,653,851 bei denen eine wachsende Abnahme der Ätzrate mit zunehmendem Aspektverhältnis, d. h. mit zunehmender Tiefe der zu ätzenden Struktur in Kauf genommen wird. Die Wahrscheinlichkeit, mit der Ionen oder angeregte, neutrale Spezies, die den Ätzpro­ zess ausführen, auf der zu ätzenden Oberfläche auftreffen, wird immer kleiner, da diese zum Teil seitlich an den inneren Oberflächen der geätzten Struktur abprallen und in eine ande­ re Richtung gelenkt werden, wobei ihre Energie verloren geht.
Die EP 0 596 593 A1 beschreibt ein Verfahren zur Ätzung von Kon­ taktlöchern in einer Isolierschicht aus SiO2, wobei die Ät­ zung selektiv gegenüber TiN verläuft, das somit als Ätzstopp­ schicht in diesem Ätzverfahren verwendet werden kann. Dies ermöglicht es, Kontaktlöcher unterschiedlicher Tiefe zu ät­ zen, ohne dass der Boden des flacheren Kontaktlochs durch die zum Ätzen des tieferen Kontaktlochs benötigte längere Ätzdau­ er beschädigt wird.
Die DE 196 53 614 A1 beschreibt ein Ätzverfahren zur Herstellung von Zwichenanschlüssen in Halbleitereinrichtungen. Um Öff­ nungsfehler bzw. Verbindungsfehler bei elektrischen Anschlüs­ sen bzw. Kontakten zwischen einer unteren Zwischenverbindung und einer oberen Zwischenverbindung aufgrund einer Fehlaus­ richtung zu verhindern, werden auf der zu ätzenden Isolier­ schicht Attrappen- bzw. Dummystrukturen bzw. Muster um die Kontaktlöcher herum gebildet, wobei diese Struktur aus einer strukturierten Titanschicht gebildet werden kann.
Die US 5,942,803 beschreibt ein Verfahren zur Strukturierung von Kontaktlöchern mit verbessertem Aspektverhältnis nach dem Oberbegriff des Patentanspruchs 1. Dazu wird die Isolierschicht, in welche das Kontaktloch geätzt werden soll, in einem ersten Ätzschritt bis zu einer vorgegebenen Tiefe geätzt, dann an den Rändern der so erzeugten Vertiefung Spacer gebildet, die aus Siliziumnitrid, Siliziumoxynitrid oder Silizium geformt werden können, und anschließend wird ein durch die Spacer verengtes Kontaktloch in die Isolier­ schicht geätzt.
Aufgabe der Erfindung ist es, ein Verfahren zur Ätzung eines verengten Kontaktlochs in einer Isolierschicht unter Beteiligung eines Abstandhalters/Spacers zu schaffen, durch das die Ätzrate bei zunehmendem Aspektverhältnis und/oder bei zunehmender Ätztiefe gegenüber bekannten Verfahren langsamer abnimmt, gleich­ bleibt und/oder sogar steigt.
Gegenstand der Erfindung ist ein Verfahren zum Ätzen eines Kontaktlochs in einer Isolierschicht unter Beteiligung eines Abstandhalters/Spacers, bei dem vor und während der Ätzung ein Katalysator anwesend ist, der vom Abstandhalter/­ Spacer bereitgestellt wird.
Erfindungsgemäß wird ein Verfahren zur Bildung eines Kontakt­ lochs in einer Isolierschicht in einem elektronischen oder mikroelektronischen Bauelement bereitgestellt, bei dem nach einer Teilätzung der Isolierschicht ein Abstandhalter/Spacer gebildet wird, woraufhin durch eine weitere Ätzung der Iso­ lierschicht ein durch den Abstandhalter/Spacer verengtes Kon­ taktloch gebildet wird, dadurch gekennzeichnet, dass der Ab­ standhalter/Spacer mit Ausnahme von Siliziumnitrid, Siliziu­ moxynitrid und/oder Silizium aus einem Material gebildet wird, das für die weitere Ätzung der Isolierschicht als Kata­ lysator dient, womit der Katalysator während der weiteren Ät­ zung der Isolierschicht anwesend ist.
Nach einer vorteilhaften Ausführungsform ist der Katalysator eine Titan enthaltende Verbindung wie z. B. Titannitrid (TiN). Dabei kann der Katalysator eine Einzelsubstanz sein oder auch ein Gemisch aus mehreren Verbindungen.
Als Katalysator dient jede Substanz, deren Anwesenheit wäh­ rend der Ätzung eines Kontaktlochs in einer Isolierschicht unter Beteiligung eines Abstandhalters/Spacers zu einer Erhöhung der Ätzrate führt. Ausge­ nommen sind lediglich die bekannten Spacer-Materialien Siliziumnitrid, Silizi­ umoxynitrid und/oder Silizium. Dabei ist bei zunehmendem Aspektverhältnis und/oder zunehmender Ätztiefe auch die Ver­ langsamung der Abnahme, die Beibehaltung und/oder Steigerung der Ätzrate gemeint.
Die "zu ätzende Struktur" ist die Isolierschicht eines Bau­ elements, die entsprechend einer vorgegebenen Maske durchge­ ätzt wird, damit ein freier Kontakt zu einer tiefer liegenden Schicht möglich wird. Das Material der Isolierschicht ist beispielsweise ein Dielektrikum wie Siliziumoxid/Silizium­ nitrid.
Im folgenden wird die Erfindung anhand einer Ausführungsform näher erläutert. Die Figur zeigt einen Querschnitt durch ein Bauelement mit Schichtaufbau, wobei nur der enge Aus­ schnitt einer Lochstruktur zu sehen ist.
Die Figur zeigt die Verwendung eines Katalysator-Spacers. Die Figur teilt sich in 6 Teilbilder auf, die den Ablauf des Ver­ fahrens zeigen. Im ersten Teilbild A sieht man ganz unten zunächst das Substrat 1, das z. B. aus einkristallinem Silizi­ um besteht, auf das ein Metall (z. B. Aluminium), Polysilizium und/oder elektrisch isolierendes Material aufgebracht ist. Darüber ist die Isolierschicht 2 aufgebracht. Im Anschluß an die Isolierschicht 2 befindet sich die strukturierte Maske 4, die aus Photolack, Polyimid, Photoimid oder ähnlichem beste­ hen kann. Hier sieht man die fertige Strukturierungsmaske 4 auf der noch völlig ungeätzten Isolierschicht 2. Das Teilbild A ist Stand der Technik. Ebenso ist das Teilbild B Stand der Technik, es zeigt das Ergebnis einer Teilätzung der Iso­ lierschicht 2, die mit einer üblichen Ätzrate verläuft. Im Teilbild C ist gemäß dieser Ausführungsform der Erfindung auf die Oberfläche der teilgeätzten Isolierschicht ein Film 5 aus Katalysatormaterial, z. B. Titannitrid, aufgebracht. Die Aufbringung des Films erfolgt z. B. durch Aufdampfen oder üb­ liche Beschichtungstechniken wie PVD (Physical Vapour Deposi­ tion) und/oder MOCVD (Metal Organic Chemical Vapour Depositi­ on). Wie aus Teilbild D zu erkennen ist, wird dieser Film dann durch eine Teilätzung, die eine Spacerätzung mit Überät­ zung sein kann, strukturiert. Es entsteht, wie in Teilbild E zu erkennen ist, ein Spacer 6 aus Katalysatormaterial, wobei lediglich an der inneren Oberfläche der zu ätzenden Struktur noch Katalysatormaterial haftet. In diesem Zustand findet die vollständige Ätzung der Isolierschicht statt, die dank des haftenden Katalysators mit höheren Ätzraten als nach dem Stand der Technik verläuft. Teilbild F zeigt die fertig geätzte Struktur, bei der die Maske bereits entfernt ist. Im Ausführungsbeispiel bleibt der Katalysator Spacer 6 in der geätzten Struktur erhalten, es ist aber auch möglich, den Ka­ talysator wieder aus der Isolierschicht zu entfernen.
Mit Hilfe der vorliegenden Erfindung ist es erstmals möglich, die Ätzrate des jeweils verwendeten Reaktors bei der Ätzung des durch den Spacer verengten Kontaktlochs in der Isolier­ schicht eines Bauelements über die gesamte Dauer der Ätzung zu erhöhen. Das bedeutet, dass zumindest die drastische Ab­ nahme der Ätzrate, gegen die bislang gekämpft wird, einge­ dämmt werden kann. Damit wird eine bessere Auslastung der eingesetzten Maschinen und ein erhöhter Scheibendurchsatz bei den Anlagen, insbesondere bei Clusteranlagen erreicht. Dies wird durch die Anwesenheit des Katalysators im Spacer mög­ lich.

Claims (4)

1. Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht in einem elektronischen oder mikroelektronischen Bauelement, bei dem nach einer Teilätzung der Isolierschicht (2) ein Abstandhalter/Spacer (6) gebildet wird, woraufhin durch eine weitere Ätzung der Isolierschicht ein durch den Abstandhalter/Spacer (6) verengtes Kontaktloch gebildet wird, dadurch gekennzeichnet, dass der Abstandhalter/Spacer (6) mit Ausnahme von Siliziumnitrid, Siliziumoxynitrid und/oder Silizium aus einem Material gebildet wird, das für die weitere Ätzung der Isolierschicht (2) als Katalysator dient, womit der Katalysator während der weiteren Ätzung der Isolierschicht (2) anwesend ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Isolierschicht (2) eine Schicht aus Siliziumoxid und/oder Siliziumnitrid ist.
3. Verfahren gemäß einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der als Ätzkatalysator dienende Abstandhalter/Spacer (6) aus einem Material gebildet wird, das eine Titanverbindung enthält.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der als Ätzkatalysator dienende Abstandhalter/Spacer (6) aus Titannitrid gebildet wird.
DE10027932A 2000-05-31 2000-05-31 Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements Expired - Fee Related DE10027932C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10027932A DE10027932C2 (de) 2000-05-31 2000-05-31 Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements
US09/871,012 US20010055664A1 (en) 2000-05-31 2001-05-31 Electronic component and method for etching an insulating layer of a component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10027932A DE10027932C2 (de) 2000-05-31 2000-05-31 Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements

Publications (2)

Publication Number Publication Date
DE10027932A1 DE10027932A1 (de) 2001-12-13
DE10027932C2 true DE10027932C2 (de) 2003-10-02

Family

ID=7644831

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10027932A Expired - Fee Related DE10027932C2 (de) 2000-05-31 2000-05-31 Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements

Country Status (2)

Country Link
US (1) US20010055664A1 (de)
DE (1) DE10027932C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004012280B4 (de) * 2004-03-12 2005-12-29 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterstruktur
CN102691080B (zh) * 2011-03-24 2016-08-03 广东广云新材料科技股份有限公司 铝制品

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246636A (ja) * 1984-05-22 1985-12-06 Toshiba Corp 半導体装置の製造方法
EP0553961A2 (de) * 1992-01-29 1993-08-04 Applied Materials, Inc. Reaktives Ionenätzverfahren mit Wasserstoff-Radikalen
EP0596593A1 (de) * 1992-10-09 1994-05-11 Advanced Micro Devices, Inc. Plasma-Ätzverfahren
EP0368732B1 (de) * 1988-11-04 1995-06-28 Fujitsu Limited Verfahren zum Erzeugen eines Fotolackmusters
US5508062A (en) * 1994-12-02 1996-04-16 Dow Corning Corporation Method for forming an insoluble coating on a substrate
EP0443348B1 (de) * 1990-02-23 1996-04-24 Rohm Co., Ltd. Verarbeitungsmethode mit einer Metall-Schiefablagerung
DE19653614A1 (de) * 1995-12-30 1997-07-03 Hyundai Electronics Ind Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen
US5653851A (en) * 1994-07-05 1997-08-05 Texas Instruments Incorporated Method and apparatus for etching titanate with organic acid reagents
JPH10177992A (ja) * 1996-12-16 1998-06-30 Sharp Corp 微細コンタクトホールのテーパエッチング方法
US5942803A (en) * 1996-03-19 1999-08-24 Samsung Electronics Co., Ltd. Methods for forming openings with improved aspect ratios in integrated circuit devices, and related structures
JPH11307632A (ja) * 1998-04-20 1999-11-05 Matsushita Electron Corp 半導体装置およびその製造方法
WO2000007224A1 (en) * 1998-07-29 2000-02-10 Asm International N.V. Method and installation for etching a substrate

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246636A (ja) * 1984-05-22 1985-12-06 Toshiba Corp 半導体装置の製造方法
EP0368732B1 (de) * 1988-11-04 1995-06-28 Fujitsu Limited Verfahren zum Erzeugen eines Fotolackmusters
EP0443348B1 (de) * 1990-02-23 1996-04-24 Rohm Co., Ltd. Verarbeitungsmethode mit einer Metall-Schiefablagerung
EP0553961A2 (de) * 1992-01-29 1993-08-04 Applied Materials, Inc. Reaktives Ionenätzverfahren mit Wasserstoff-Radikalen
EP0596593A1 (de) * 1992-10-09 1994-05-11 Advanced Micro Devices, Inc. Plasma-Ätzverfahren
US5653851A (en) * 1994-07-05 1997-08-05 Texas Instruments Incorporated Method and apparatus for etching titanate with organic acid reagents
US5508062A (en) * 1994-12-02 1996-04-16 Dow Corning Corporation Method for forming an insoluble coating on a substrate
DE19653614A1 (de) * 1995-12-30 1997-07-03 Hyundai Electronics Ind Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen
US5942803A (en) * 1996-03-19 1999-08-24 Samsung Electronics Co., Ltd. Methods for forming openings with improved aspect ratios in integrated circuit devices, and related structures
JPH10177992A (ja) * 1996-12-16 1998-06-30 Sharp Corp 微細コンタクトホールのテーパエッチング方法
JPH11307632A (ja) * 1998-04-20 1999-11-05 Matsushita Electron Corp 半導体装置およびその製造方法
WO2000007224A1 (en) * 1998-07-29 2000-02-10 Asm International N.V. Method and installation for etching a substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WIDMANN, D., MADER, H., FRIEDRICH, H.: Technolo- gie hochintegrierter Schaltungen, Springer-Verlag,1988, S. 213-215 *

Also Published As

Publication number Publication date
DE10027932A1 (de) 2001-12-13
US20010055664A1 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102006035645B4 (de) Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE112012003959B4 (de) Struktur und Verfahren zum Verringern von vertikaler Rissausbreitung
DE102019217879B4 (de) Verbindungsstruktur für obere Elektrode und Herstellungsverfahren
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE69838202T2 (de) Endpunktfühlung und Apparat
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102012201586B4 (de) Verfahren zur Herstellung von integrierten Schaltungen mit platzsparenden Kondensatoren
DE10244570A1 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE102012105304B4 (de) Vorrichtung zur Belastungsreduzierung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE102011050953A1 (de) Leiterbahnen und Anschlussflächen und Verfahren zu deren Herstellung
DE10246682A1 (de) Halbleiter-Vorrichtung
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE19822048A1 (de) Verfahren zum Ätzen von Tantaloxidschichten
DE102004062835A1 (de) Verfahren zum Bilden einer Dual-Damascene-Struktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee