DE102004012280B4 - Verfahren zur Herstellung einer Halbleiterstruktur - Google Patents
Verfahren zur Herstellung einer Halbleiterstruktur Download PDFInfo
- Publication number
- DE102004012280B4 DE102004012280B4 DE102004012280A DE102004012280A DE102004012280B4 DE 102004012280 B4 DE102004012280 B4 DE 102004012280B4 DE 102004012280 A DE102004012280 A DE 102004012280A DE 102004012280 A DE102004012280 A DE 102004012280A DE 102004012280 B4 DE102004012280 B4 DE 102004012280B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon
- hard mask
- mask layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 23
- 230000000873 masking effect Effects 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 230000008569 process Effects 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- 229910000077 silane Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 239000010410 layer Substances 0.000 description 50
- 238000005530 etching Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 7
- 238000011161 development Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 7
- 229910021418 black silicon Inorganic materials 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 239000005388 borosilicate glass Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
Verfahren
zur Herstellung einer Halbleiterstruktur mit den Schritten:
Bereitstellen eines Halbleitersubstrats (1) aus Silizium mit einer ersten Hartmaskenschicht (10; 10') aus Siliziumoxid und einer darüberliegenden zweiten Hartmaskenschicht (15; 15') aus Silizium;
Vorsehen einer Maskierungsschicht (30; 30') aus Siliziumoxid über und seitlich der zweiten Hartmaskenschicht (15; 15') aus Silizium und über einem freiliegenden Randbereich (RB) des Halbleitersubstrats (1);
Vorsehen einer Fotolackmaske (25) über der Maskierungsschicht (30; 30') mit Öffnungen entsprechend von im Halbleitersubstrat (1) zu bildenden Gräben (DT);
Öffnen der Maskierungsschicht (30; 30') in einem ersten Plasmaprozess unter Verwendung der Fotolackmaske (25), wobei der Randbereich (RB) durch eine Abschirmeinrichtung (AR) abgedeckt wird;
Öffnen der ersten Hartmaskenschicht (10; 10') und zweiten Hartmaskenschicht (15; 15') in einem zweiten und dritten Plasmaprozess; und
Bilden der Gräben (DT) in dem Halbleitersubstrat (1) in einem vierten Plasmaprozess unter Verwendung der geöffneten ersten Hartmaskenschicht (10; 10');
wobei der Randbereich (RB)...
Bereitstellen eines Halbleitersubstrats (1) aus Silizium mit einer ersten Hartmaskenschicht (10; 10') aus Siliziumoxid und einer darüberliegenden zweiten Hartmaskenschicht (15; 15') aus Silizium;
Vorsehen einer Maskierungsschicht (30; 30') aus Siliziumoxid über und seitlich der zweiten Hartmaskenschicht (15; 15') aus Silizium und über einem freiliegenden Randbereich (RB) des Halbleitersubstrats (1);
Vorsehen einer Fotolackmaske (25) über der Maskierungsschicht (30; 30') mit Öffnungen entsprechend von im Halbleitersubstrat (1) zu bildenden Gräben (DT);
Öffnen der Maskierungsschicht (30; 30') in einem ersten Plasmaprozess unter Verwendung der Fotolackmaske (25), wobei der Randbereich (RB) durch eine Abschirmeinrichtung (AR) abgedeckt wird;
Öffnen der ersten Hartmaskenschicht (10; 10') und zweiten Hartmaskenschicht (15; 15') in einem zweiten und dritten Plasmaprozess; und
Bilden der Gräben (DT) in dem Halbleitersubstrat (1) in einem vierten Plasmaprozess unter Verwendung der geöffneten ersten Hartmaskenschicht (10; 10');
wobei der Randbereich (RB)...
Description
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterstruktur.
- Aus der
EP 0 942 461 A2 ist ein Verfahren zur Reduzierung von schwarzem Silizium bei der Halbleiterfertigung unter Verwendung, einer Abschirmeinrichtung und einer Schutzschicht bekannt. - Die Reduzierung von schwarzem Silizium durch Vorsehen einer dielektrischen Schicht als Abdeckschicht ist aus der
EP 0 928 018 A2 bekannt. - 2003/0139052 A1 bezieht sich auf die nachträgliche Entfernung von Silizium-Spikes und die Erzeugung einer Schutzschicht gegen schwarzes Silizium.
- Die US 2004/0005516 A1 offenbart ein lithographisches Verfahren, bei dem bei der Belichtung Fotolack im Randbereich des Wafers nicht belichtet wird und somit bei der Entwicklung zum Schutz gegen schwarzes Silizium stehen gelassen wird.
- Die US 2001/0055664 A1 betrifft ein Verfahren zum Ätzen einer Isolationsschicht unter Verwendungseines, einer Abschirmeinrichtung und Katalysators als Gas oder Zwischenschicht in der elektronischen Komponente.
- Obwohl auf beliebige Halbleiterstrukturen anwendbar, bei denen Gräben mittels einer Hartmaske geätzt werden, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik mit Bezug auf Kondensatorgräben (sogenannte "deep trenches") für eine Halbleiterspeichervorrichtung erläutert.
- Allgemein erfolgt die Herstellung der Kondensatorgräben durch eine Plasmaätzung in ein kristallines Silizium-Halbleitersubstrat. Bei dieser Plasmaätzung kann sich durch eine nicht vollständige Bedeckung des Randbereichs des Wafers durch die zur Plasmaätzung benötigte Hartmaske sogenanntes "black silicon" bilden. Ausserdem findet am Rand eine Maskenerosion statt.
-
3 ist eine schematische Darstellung eines beispielhaften Herstellungsverfahrens zur Erläuterung der der vorliegenden Erfindung zugrundeliegenden Problematik. - In
3 bezeichnet Bezugszeichen1 ein Silizium-Halbleitersubstrat. Auf dem Silizium-Halbleitersubstrat1 sind eine Siliziumnitridschicht5 , eine Siliziumoxidschicht10 (z.B. Borsilikatglas), eine Polysiliziumschicht15 , eine Antireflexionsschicht20 sowie eine darüberliegende Fotolackmaske25 mit Öffnungen50 für zu bildende Kondensatorgräben DT vorgesehen. - Bei der Ätzung der Kondensatorgräben DT wird der von dem Schichtstapel nicht bedeckte Randbereich RB des Silizium-Halbleitersubstrats
1 (Wafersubstrat) durch einen metalli schen Abschirmring vor einem Ätzangriff durch das Plasma geschützt. - Das Plasma läßt sich aber nicht digital am Randbereich durch den Abschirmring AR abschalten. Vielmehr gibt es eine langreichweitige Wechselwirkung in dem produktiven zentralen Bereich des Wafers hinein. Dies resultiert zum einen durch die mit dem Abschirmring AR verbundene Verbiegung der elektrischen Feldlinien F als auch durch die Störung der Strömungsdynamik am Rande des Abschirmrings AR.
- Als Ergebnis zeigen sich nicht vollständig geöffnete Löcher in der Polysiliziumschicht
15 , schräg geätzte Löcher oder Löcher mit einer stark reduzierten kritischen Dimension, und zwar vor allem im äußeren Bereich des Wafers, wo die Feldverbiegung am stärksten ist. - Die so geätzten Strukturen in der Polysiliziumschicht
15 erzeugen somit Fehler bei der Strukturübertragung in die darunterliegende Siliziumoxidschicht10 . Diese Fehler in der durch die geätzte Siliziumoxidschicht10 gebildeten Hartmaske ergeben dann fehlerhafte Kondensatorgräben bei der Ätzung des Silizium-Halbleitersubstrats1 . Somit entstehen zum einen Probleme mit erhöhter Defektdichte und zum anderen kann durch diesen Effekt der Einsatz der Naßchemie für ein isotropes Aufätzen der Kondensatorgräben DT zur Vergrößerung der effektiven Wandfläche massiv gestört werden, so dass wiederum Defektdichteprobleme bzw. elektrische Ausfälle entstehen. - Die der vorliegenden Erfindung zugrunde liegende Aufgabe besteht darin, die Bildung von "black silicon" bei der Kondensatorätzung zu vermeiden, eine bessere Uniformität der kritischen Dimensionen zu gewährleisten und das Phänomen der Maskenerrosion im äußersten Randbereich des Wafers auszuschalten.
- Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren für eine Halbleiterstruktur gelöst.
- Die vorliegende Erfindung hat den wesentlichen Vorteil, dass die Selektivität bei der Strukturierung der Silizium-Hartmaske über die Fotolackmaske durch Zwischenschaltung der Oxidschicht wesentlich verbessert werden kann.
- Die der vorliegenden Erfindung zugrunde liegende Idee besteht im Vorsehen einer dünnen Maskierungsschicht aus Siliziumoxid über und seitlich der zweiten Hartmaskenschicht aus Silizium und über einem freiliegenden Randbereich des Halbleitersubstrats.
- Vorzugsweise wird die Maskierungsschicht inklusive einer optionell verwendeten Antireflexionsschicht in einem Ätzreaktor geätzt, wobei der Randbereich durch eine Abschirmeinrichtung, z.B. durch einen Abschirmring, abgedeckt wird. Hierbei wird zweckmäßigerweise eine zum Silizium hochselektive Ätzchemie verwendet. Somit kann sichergestellt werden, dass alle Löcher komplett in die Maskierungsschicht aus Siliziumoxid dimensionstreu übertragen werden. Der eingangs geschilderte Feldlinieneffekt ist geometriebedingt. Dabei spielt die Schichtdicke die entscheidende Rolle. Bei der Ätzung der dünnen Maskierungsschicht aus Siliziumoxid von typischerweise 25 nm ist dieser Effekt zu vernachlässigen.
- Danach wird die Ätzung der ersten und zweiten Hartmaskenschicht aus Siliziumoxid bzw. Polysilizium in einem Reaktor ohne störende Abschirmeinrichtung durchgeführt.
- Insbesondere dient die Maskierungsschicht aus Siliziumoxid als Hartmaske bei der Strukturierung der zweiten Hartmaskenschicht aus Silizium. Falls aufgrund mangelnder Selektivität zur Fotolackmaske der Abtrag vom Fotolack bzw. eine Aufweitung der kritischen Dimension erfolgen würde, dient die Struktur der Maskierungsschicht aus Siliziumoxid als Maske, welche die kritische Dimension bestimmt.
- In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des Erfindungsgegenstandes.
- Gemäß einer bevorzugten Weiterbildung wird die Maskierungsschicht aus Siliziumoxid durch einen Abscheidungsprozess vorgesehen.
- Gemäß einer weiteren bevorzugten Weiterbildung wird die Maskierungsschicht aus Siliziumoxid durch einen thermischen Oxidationsprozess vorgesehen.
- Gemäß einer weiteren bevorzugten Weiterbildung wird die zweite Hartmaskenschicht aus Polysilizium vorgesehen.
- Gemäß einer weiteren bevorzugten Weiterbildung wird die zweite Hartmaskenschicht aus amorphem Silizium vorgesehen.
- Gemäß einer weiteren bevorzugten Weiterbildung wird zwischen dem Halbleitersubstrat und der ersten Hartmaskenschicht eine Siliziumnitridschicht vorgesehen, welche durch einen fünften Plasmaprozess unter Verwendung der geöffneten ersten Hartmaskenschicht geöffnet wird.
- Gemäß einer weiteren bevorzugten Weiterbildung ist der erste Plasmaprozess hochselektiv gegenüber Silizium.
- Gemäß einer weiteren bevorzugten Weiterbildung wird die erste Hartmaskenschicht aus Silanoxid hergestellt.
- Ein besonderer Vorteil ergibt sich aus der Erfindung bei Verwendung einer ersten Hartmaskenschicht aus Silanoxid. Erfahrungen mit diesem Material haben gezeigt, dass zur Stabilität ein Temperaturschritt benötigt wird. Dieser Effekt läßt sich beispielsweise durch die Abscheidung von einer zweiten Hart maskenschicht aus Polysilizium auf der ersten Hartmaskenschicht aus Silanoxid erreichen.
- Es ist aber durchaus auch vorstellbar, dass man amorphes Silizium abscheidet und die Maskierungsschicht aus Siliziumoxid durch einen Niedrigtemperaturschritt (z.B. nasse thermische Oxidation bei typischerweise 400°C) unterhalb des Phasenübergangs (amorph/kristallin) des Siliziums erstellt. Dies hätte den zusätzlichen Vorteil, dass man die Materialeigenschaften der ersten Hartmaskenschicht aus Silanoxid ohne die Topographie von Polysilizium erhalten könnte. Dies nämlich hätte zur Folge, dass die Dicke einer Antireflexionsbeschichtung unterhalb der Fotolackmaske von typischerweise 80 nm auf typischerweise 40 nm reduziert werden könnte, was bei minimalen Strukturbreiten von unter 100 nm eine deutliche Entspannung des Fotolackbudgets bedeutet.
- Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
- Es zeigen:
-
1a , b schematische Darstellungen aufeinanderfolgender Stadien im Herstellungsverfahren zur Erläuterung einer ersten Ausführungsform der vorliegenden Erfindung; -
2a , b schematische Darstellungen aufeinanderfolgender Stadien im Herstellungsverfahren zur Erläuterung einer zweiten Ausführungsform der vorliegenden Erfindung; und -
3 eine schematische Darstellung eines beispielhaften Herstellungsverfahrens zur Erläuterung der der vorliegenden Erfindung zugrundeliegenden Problematik. - In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
-
1a , b sind schematische Darstellungen aufeinanderfolgender Stadien im Herstellungsverfahren zur Erläuterung einer ersten Ausführungsform der vorliegenden Erfindung. - Gemäß
1a wird im Unterschied zum mit Bezug auf3 beschriebenen Verfahren nach dem Vorsehen der Schichten5 aus Siliziumnitrid,10 aus Borsilikatglas (BSG) und 15 aus Polysilizium eine Siliziumoxidschicht30 mittels eines CVD-Verfahrens abgeschieden, welche die zweite Hartmaskenschicht15 aus Polysilizium an ihrer Oberseite und seitlich abdeckt und auch den Randbereich RB des Halbleitersubstrats1 abdeckt. - Nach dem Vorsehen der Maskierungsschicht
30 aus Siliziumoxid wird, wie bereits im Zusammenhang mit3 erläutert, eine Antireflexionsschicht20 und darüber eine Fotolackmaske25 mit Öffnungen50 für die späteren Gräben DT vorgesehen. - Hierauf erfolgt eine Reihe von mehreren Plasmaätzschritten.
- In einem ersten Plasmaätzschritt werden dann unter Verwendung des bereits beschriebenen Abschirmringes AR die Antireflexionsschicht
20 und die Maskierungsschicht30 aus Siliziumoxid hochselektiv gegenüber Silizium unter Verwendung der Fotolackmaske50 geätzt, was zur Struktur führt, die in1a gezeigt ist. - Weiter mit Bezug auf
1b werden dann weitere Plasmaätzschritte durchgeführt, um sukzessive die Schichten15 aus Polysilizium,10 aus BSG-Glas und5 aus Siliziumnitrid zu öffnen und schließlich in einem abschließenden Ätzschritt Gräben DT im Halbleitersubstrat1 zu bilden. Dies führt zur in1b gezeigten Struktur. -
2a , b sind schematische Darstellungen aufeinanderfolgender Stadien im Herstellungsverfahren zur Erläuterung einer zweiten Ausführungsform der vorliegenden Erfindung. - Bei der zweiten Ausführungsform gemäß
2 wird im Unterschied zur ersten Ausführungsform die Maskierungsschicht30' aus Siliziumoxid nicht durch eine Abscheidung, sondern durch eine nasse thermische Oxidation bei 400°C gewonnen. Auch ist bei dieser Ausführungsform die zweite Hartmaskenschicht15' aus amorphem Silizium und die erste Hartmaskenschicht10' aus Silanoxid. - Zur Erreichung des Prozeßzustandes gemäß
2b werden in dem ersten Plasmaprozess die Antireflexionsschicht20 und die Maskierungsschicht30 hochselektiv gegenüber Silizium geätzt, woran anschließend, wie bereits beschrieben, die Schichten15' ,10' und5 geöffnet werden und abschließend die Gräben DT 1 im Halbleitersubstrat gebildet werden. - Obwohl die vorliegende Erfindung vorstehend anhand zweier bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
- Insbesondere ist die Erfindung für beliebige Grabenstrukturen verwendbar.
-
- 1
- Halbleitersubstrat
- DT
- Graben
- 5
- Siliziumnitridschicht
- 10, 10'
- Siliziumoxidschicht
- 15
- Polysiliziumschicht
- 15'
- amorphe Siliziumschicht
- 20
- Antireflexionsschicht
- 25
- Fotolackmaske
- 30, 30'
- Siliziumoxidschicht
- AR
- Abschirmring
- F
- Feldlinie
- RB
- Randbereich
- 50
- Maskenöffnung
Claims (8)
- Verfahren zur Herstellung einer Halbleiterstruktur mit den Schritten: Bereitstellen eines Halbleitersubstrats (
1 ) aus Silizium mit einer ersten Hartmaskenschicht (10 ;10' ) aus Siliziumoxid und einer darüberliegenden zweiten Hartmaskenschicht (15 ;15' ) aus Silizium; Vorsehen einer Maskierungsschicht (30 ;30' ) aus Siliziumoxid über und seitlich der zweiten Hartmaskenschicht (15 ;15' ) aus Silizium und über einem freiliegenden Randbereich (RB) des Halbleitersubstrats (1 ); Vorsehen einer Fotolackmaske (25 ) über der Maskierungsschicht (30 ;30' ) mit Öffnungen entsprechend von im Halbleitersubstrat (1 ) zu bildenden Gräben (DT); Öffnen der Maskierungsschicht (30 ;30' ) in einem ersten Plasmaprozess unter Verwendung der Fotolackmaske (25 ), wobei der Randbereich (RB) durch eine Abschirmeinrichtung (AR) abgedeckt wird; Öffnen der ersten Hartmaskenschicht (10 ;10' ) und zweiten Hartmaskenschicht (15 ;15' ) in einem zweiten und dritten Plasmaprozess; und Bilden der Gräben (DT) in dem Halbleitersubstrat (1 ) in einem vierten Plasmaprozess unter Verwendung der geöffneten ersten Hartmaskenschicht (10 ;10' ); wobei der Randbereich (RB) im zweiten bis vierten Plasmapro zess nicht durch die Abschirmeinrichtung (AR) abgedeckt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Maskierungsschicht (
30 ) aus Siliziumoxid durch einen Abscheidungsprozess vorgesehen wird. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Maskierungsschicht (
30 ) aus Siliziumoxid durch einen thermischen Oxidationsprozess vorgesehen wird. - Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Hartmaskenschicht (
15 ) aus Polysilizium vorgesehen wird. - Verfahren nach einem der vorangehenden Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die zweite Hartmaskenschicht (
15' ) aus amorphem Silizium vorgesehen wird. - Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zwischen dem Halbleitersubstrat (
1 ) und der ersten Hartmaskenschicht (10 ;10' ) eine Siliziumnitridschicht (5 ) vorgesehen wird, welche durch einen fünften Plasmaprozess unter Verwendung der geöffneten ersten Hartmaskenschicht (10 ;10' ) geöffnet wird. - Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste Plasmaprozess hochselektiv gegenüber Silizium ist.
- Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die erste Hartmaskenschicht (
10 ;10' ) aus Silanoxid hergestellt wird.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004012280A DE102004012280B4 (de) | 2004-03-12 | 2004-03-12 | Verfahren zur Herstellung einer Halbleiterstruktur |
| US11/071,532 US7105404B2 (en) | 2004-03-12 | 2005-03-04 | Method for fabricating a semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004012280A DE102004012280B4 (de) | 2004-03-12 | 2004-03-12 | Verfahren zur Herstellung einer Halbleiterstruktur |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE102004012280A1 DE102004012280A1 (de) | 2005-10-06 |
| DE102004012280B4 true DE102004012280B4 (de) | 2005-12-29 |
Family
ID=34917098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102004012280A Expired - Fee Related DE102004012280B4 (de) | 2004-03-12 | 2004-03-12 | Verfahren zur Herstellung einer Halbleiterstruktur |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7105404B2 (de) |
| DE (1) | DE102004012280B4 (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103227100A (zh) * | 2012-01-31 | 2013-07-31 | 上海华虹Nec电子有限公司 | 超级结深沟槽刻蚀工艺改进方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0928018A2 (de) * | 1997-12-29 | 1999-07-07 | Siemens Aktiengesellschaft | Veringerung von schwarzem Silizium bei der Halbeiterproduktion |
| EP0942461A2 (de) * | 1998-03-11 | 1999-09-15 | Siemens Aktiengesellschaft | Veringerung von schwarzem Silizium in der Halbleiterfabrikation |
| US20010055664A1 (en) * | 2000-05-31 | 2001-12-27 | Manfred Engelhardt | Electronic component and method for etching an insulating layer of a component |
| US20030139052A1 (en) * | 2002-01-18 | 2003-07-24 | Nanya Technology Corporation | Process for integration of a trench for capacitors and removal of black silicon |
| US20040005516A1 (en) * | 2002-07-03 | 2004-01-08 | Infineon Technologies North America Corp. | Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6235214B1 (en) * | 1998-12-03 | 2001-05-22 | Applied Materials, Inc. | Plasma etching of silicon using fluorinated gas mixtures |
-
2004
- 2004-03-12 DE DE102004012280A patent/DE102004012280B4/de not_active Expired - Fee Related
-
2005
- 2005-03-04 US US11/071,532 patent/US7105404B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0928018A2 (de) * | 1997-12-29 | 1999-07-07 | Siemens Aktiengesellschaft | Veringerung von schwarzem Silizium bei der Halbeiterproduktion |
| EP0942461A2 (de) * | 1998-03-11 | 1999-09-15 | Siemens Aktiengesellschaft | Veringerung von schwarzem Silizium in der Halbleiterfabrikation |
| US20010055664A1 (en) * | 2000-05-31 | 2001-12-27 | Manfred Engelhardt | Electronic component and method for etching an insulating layer of a component |
| US20030139052A1 (en) * | 2002-01-18 | 2003-07-24 | Nanya Technology Corporation | Process for integration of a trench for capacitors and removal of black silicon |
| US20040005516A1 (en) * | 2002-07-03 | 2004-01-08 | Infineon Technologies North America Corp. | Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| US7105404B2 (en) | 2006-09-12 |
| DE102004012280A1 (de) | 2005-10-06 |
| US20050202626A1 (en) | 2005-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102016100766B4 (de) | Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung | |
| EP1444724B1 (de) | Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte | |
| DE102008059650B4 (de) | Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen | |
| DE102008007671B4 (de) | Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements | |
| DE69836943T2 (de) | Planarisierung von einer nicht-konformen Vorrichtungsschicht in Halbleiterherstellung | |
| DE102015213498B4 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, die ein ferroelektrisches Material enthält und Halbleiterstruktur, die einen ferroelektrischen Transistor umfasst | |
| DE102005020060B4 (de) | Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske | |
| WO2005034215A1 (de) | Verfahren zum erzeugen einer hartmaske und hartmasken-anordnung | |
| EP1182699B1 (de) | Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat | |
| EP0645808A1 (de) | Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat | |
| DE102017208466B4 (de) | Verfahren zum Bilden einer niederohmschen Edelmetallzwischenverbindung | |
| DE102008006919A1 (de) | Verdrahtungsstruktur eines Halbleiterbauelements und Verfahren zur Herstellung desselben | |
| DE102010064289A1 (de) | Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials | |
| DE102008049727A1 (de) | Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind | |
| DE102005022574A1 (de) | Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren | |
| WO2006108827A2 (de) | Herstellung von vdmos-transistoren mit optimierter gatekontaktierung | |
| DE102004012280B4 (de) | Verfahren zur Herstellung einer Halbleiterstruktur | |
| DE102010004690B4 (de) | Verfahren zur Strukturierung eines dielektrischen Materials in einem Halbleiterbauelement | |
| DE4200284C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
| DE4307580C2 (de) | Verfahren zur lokalen Oxidation von Silicium unter Verwendung einer Ionen- und Diffusions-Sperrschicht | |
| DE10213082B4 (de) | MOS-Transistor und Verfahren zu seiner Herstellung | |
| DE102004002242B4 (de) | Verfahren zum Herstellen einer Halbleiterstruktur mit Kornelementen für einen Kondensator einer Speicherzelle | |
| DE10242145A1 (de) | Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren | |
| EP1446829B1 (de) | Photolithographisches verfahren zum ausbilden einer struktur in einem halbleitersubstrat | |
| DE10312202B4 (de) | Verfahren zum Herstellen einer Ätzmaske auf einer Mikrostruktur, insbesondere einer Halbleiterstruktur mit Grabenkondensatoren, und entsprechende Verwendung der Ätzmaske |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |