JPH0117253B2 - - Google Patents
Info
- Publication number
- JPH0117253B2 JPH0117253B2 JP13040484A JP13040484A JPH0117253B2 JP H0117253 B2 JPH0117253 B2 JP H0117253B2 JP 13040484 A JP13040484 A JP 13040484A JP 13040484 A JP13040484 A JP 13040484A JP H0117253 B2 JPH0117253 B2 JP H0117253B2
- Authority
- JP
- Japan
- Prior art keywords
- coating
- hole
- resist pattern
- film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000576 coating method Methods 0.000 claims description 41
- 239000011248 coating agent Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 239000000758 substrate Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体装置が有する配線の形成方法
に関する。
に関する。
（従来の技術）
従来の半導体装置の配線形成方法としてレジス
トが被着された基板面上に金属被膜を形成した
後、リフトオフ法によつて金属パターンを形成す
る方法が広く用いられてきた。しかし、金属被膜
の形成法として、指向性の少ない、例えば、スパ
ツタ法を用いると、基板の凹凸の側面にも均一に
金属が付着してしまうため、レジストが溶解液と
接触しにくくなつて、レジストが充分に又は全く
溶解せせず、従つてリフトオフが困難であつた。
トが被着された基板面上に金属被膜を形成した
後、リフトオフ法によつて金属パターンを形成す
る方法が広く用いられてきた。しかし、金属被膜
の形成法として、指向性の少ない、例えば、スパ
ツタ法を用いると、基板の凹凸の側面にも均一に
金属が付着してしまうため、レジストが溶解液と
接触しにくくなつて、レジストが充分に又は全く
溶解せせず、従つてリフトオフが困難であつた。
そこで、第５図Ａに示すように、下地層５１と
しての基板上に被着したレジストパターン５２の
穴５３の断面形状をこの穴の口部の幅が底部の幅
よりも狭く、例えば、逆テーパ状にすることによ
り、スパツタ法で金属被膜５４を蒸着した際に、
この金属被膜５４がレジストパターン５２の表面
及び穴５３の底部にのみ金属被膜部分５４ａ及び
５４ｂとして被着して、この穴５３の側壁には被
着しないようにして、リフトオフを可能にしてい
る。
しての基板上に被着したレジストパターン５２の
穴５３の断面形状をこの穴の口部の幅が底部の幅
よりも狭く、例えば、逆テーパ状にすることによ
り、スパツタ法で金属被膜５４を蒸着した際に、
この金属被膜５４がレジストパターン５２の表面
及び穴５３の底部にのみ金属被膜部分５４ａ及び
５４ｂとして被着して、この穴５３の側壁には被
着しないようにして、リフトオフを可能にしてい
る。
（発明が解決しようとする問題点）
しかしながら、この方法によると、確かに金属
被膜が分離されてリフトオフが可能となるが、レ
ジスト５２の溶解によりリフトオフを行うと、第
５図Ｂに示すように、金属被膜５４で形成された
電極配線の断面形状に凹凸等があつて複雑とな
る。さらに、この場合、電極配線の幅がレジスト
５２の穴５３の底部の幅で決るが、レジスト５２
の形成に当り、この穴５３の底部の幅の制御が著
しく困難であるため、その幅を精度良く形成する
ことが出来ず、従つて、精度の良い電極パターン
が得られないと共に、電極配線幅の微細化にも限
界があつた。
被膜が分離されてリフトオフが可能となるが、レ
ジスト５２の溶解によりリフトオフを行うと、第
５図Ｂに示すように、金属被膜５４で形成された
電極配線の断面形状に凹凸等があつて複雑とな
る。さらに、この場合、電極配線の幅がレジスト
５２の穴５３の底部の幅で決るが、レジスト５２
の形成に当り、この穴５３の底部の幅の制御が著
しく困難であるため、その幅を精度良く形成する
ことが出来ず、従つて、精度の良い電極パターン
が得られないと共に、電極配線幅の微細化にも限
界があつた。
この発明の目的は指向性の少ない被着法によつ
て被膜を形成する際に、リフトオフ法を利用して
高精度でしかも微細な幅の電極パターンを有する
配線を形成する方法を提供することにある。
て被膜を形成する際に、リフトオフ法を利用して
高精度でしかも微細な幅の電極パターンを有する
配線を形成する方法を提供することにある。
（問題点を解決するための手段）
この目的の達成を図るため、この発明において
は、穴の口部の幅が底部の幅より狭い断面形状を
持つた当該穴を有するレジストパターンを下地層
上に形成した後、指向性の少ない被着方法で被膜
を形成し、然る後、リフトオフを行つて配線を形
成するに当り、 該穴を含むレジストパターンの上側に、指向性
の少ない被着方法で、第一被膜を被着し、続い
て、指向性の強い被着方法で第二被膜を被着し、
その後に、レジストパターンを溶解してリフトオ
フを行い、然る後、前記第二被膜をマスクとして
該マスクからはみ出た前記第一被膜部分のエツチ
ングを行つて配線パターンを形成することを特徴
とする。
は、穴の口部の幅が底部の幅より狭い断面形状を
持つた当該穴を有するレジストパターンを下地層
上に形成した後、指向性の少ない被着方法で被膜
を形成し、然る後、リフトオフを行つて配線を形
成するに当り、 該穴を含むレジストパターンの上側に、指向性
の少ない被着方法で、第一被膜を被着し、続い
て、指向性の強い被着方法で第二被膜を被着し、
その後に、レジストパターンを溶解してリフトオ
フを行い、然る後、前記第二被膜をマスクとして
該マスクからはみ出た前記第一被膜部分のエツチ
ングを行つて配線パターンを形成することを特徴
とする。
（作用）
このような方法によれば、指向性の少ない蒸着
法で第一被膜を被着した後、これに続いて指向性
の強い第二被膜を被着し、その後にリフトオフを
行つて、レジストの穴内の第一及び第二被膜部分
を残存させ、然る後、この第二被膜部分をマスク
として下側の第一被膜部分のエツチングを行うた
め、配線パターンとして供する第一被膜部分の形
成精度が高くなる共に、微細な幅、例えば1μｍ
以下の幅の配線パターンを形成することが出来
る。
法で第一被膜を被着した後、これに続いて指向性
の強い第二被膜を被着し、その後にリフトオフを
行つて、レジストの穴内の第一及び第二被膜部分
を残存させ、然る後、この第二被膜部分をマスク
として下側の第一被膜部分のエツチングを行うた
め、配線パターンとして供する第一被膜部分の形
成精度が高くなる共に、微細な幅、例えば1μｍ
以下の幅の配線パターンを形成することが出来
る。
（実施例）
以下、図面を参照してこの発明の実施例を説明
する。
する。
第一実施例
第１図Ａ及びＢはこの発明の第一実施例を説明
するための略線的断面図で、穴の部分は横断面を
示している。
するための略線的断面図で、穴の部分は横断面を
示している。
先ず、第１図Ａに示す構造までの工程を説明す
る。
る。
下地層１上に通常の方法でレジストパターン２
を形成する。この場合、下地層１を例えば基板と
する。このレジストパターン２は、配線が形成さ
れる予定領域にその配線パターンに対応したパタ
ーンの穴３を有している。この穴３は、その口部
の幅W1が底部の幅W2より狭くなつていて、例え
ば、逆テーパ状の断面形状となつている。
を形成する。この場合、下地層１を例えば基板と
する。このレジストパターン２は、配線が形成さ
れる予定領域にその配線パターンに対応したパタ
ーンの穴３を有している。この穴３は、その口部
の幅W1が底部の幅W2より狭くなつていて、例え
ば、逆テーパ状の断面形状となつている。
次に、この穴３を含むレジストパターン２の上
側に、指向性の少ない被着方法で、第一被膜４を
被着する。この第一被膜４はレジストパターン２
の表面上に付着する（この第一被膜部分を４ａで
示す）と共に、指向性が弱いことに起因して、穴
３の底部である基板１の全面に、例えば図に示す
ような不定形な断面形状で、付着する（この第一
被膜部分を４ｂで示す）。この場合、第一被膜４
を例えばタングステンのような金属被膜としてこ
れをスパツタ法によつて堆積させることが出来
る。
側に、指向性の少ない被着方法で、第一被膜４を
被着する。この第一被膜４はレジストパターン２
の表面上に付着する（この第一被膜部分を４ａで
示す）と共に、指向性が弱いことに起因して、穴
３の底部である基板１の全面に、例えば図に示す
ような不定形な断面形状で、付着する（この第一
被膜部分を４ｂで示す）。この場合、第一被膜４
を例えばタングステンのような金属被膜としてこ
れをスパツタ法によつて堆積させることが出来
る。
次に、引続き、指向性の強い被着方法で第二被
膜５を被着する。この場合には、電子ビーム蒸着
法で基板面に垂直な方向から第二被膜５として、
例えば、ニツケル金属を蒸着することにより、第
一被膜部分４ａ及び４ｂ上にそれぞれ第二被膜部
分５ａ及び５ｂで示すように堆積する。このニツ
ケルは、電子ビームの強い指向性のため、第一被
膜４ａの、穴３の口部に対応する端縁によつて制
限された幅で、第一被膜４ｂ上に第二被膜５ｂと
して堆積されるが、レジストパターン２の中央
部、従つて、第一被膜４ｂ上にこの穴３のほぼ中
央部において堆積し、この穴の側壁には付着する
ことがない。
膜５を被着する。この場合には、電子ビーム蒸着
法で基板面に垂直な方向から第二被膜５として、
例えば、ニツケル金属を蒸着することにより、第
一被膜部分４ａ及び４ｂ上にそれぞれ第二被膜部
分５ａ及び５ｂで示すように堆積する。このニツ
ケルは、電子ビームの強い指向性のため、第一被
膜４ａの、穴３の口部に対応する端縁によつて制
限された幅で、第一被膜４ｂ上に第二被膜５ｂと
して堆積されるが、レジストパターン２の中央
部、従つて、第一被膜４ｂ上にこの穴３のほぼ中
央部において堆積し、この穴の側壁には付着する
ことがない。
次に、レジストパターン２を溶解してリフトオ
フを行つた後、第１図Ｂに示すように、ニツケル
からなる第二被膜部分５ｂをマスクとして下側
の、このマスクからはみ出しているタングステン
からなるスパツタ膜すなわち第一被膜部分４ｂ
を、例えばCF4ガスを用いたプラズマエツチング
によつて、エツチング除去して整形し、よつて金
属パターンの側壁が基板面に対して垂直となつて
いると共に、レジストパターン２の穴３の口部の
幅で規定された微細なパターン幅（1μｍ以下）
を有する精度の良い金属パターンを得る。
フを行つた後、第１図Ｂに示すように、ニツケル
からなる第二被膜部分５ｂをマスクとして下側
の、このマスクからはみ出しているタングステン
からなるスパツタ膜すなわち第一被膜部分４ｂ
を、例えばCF4ガスを用いたプラズマエツチング
によつて、エツチング除去して整形し、よつて金
属パターンの側壁が基板面に対して垂直となつて
いると共に、レジストパターン２の穴３の口部の
幅で規定された微細なパターン幅（1μｍ以下）
を有する精度の良い金属パターンを得る。
第二実施例
第２図Ａ及びＢはこの発明の第二実施例を説明
するための断面図である。
するための断面図である。
この実施例では、第２図Ａに示すように、下地
層１上に例えばシリコン酸化膜のような絶縁層６
を被着した後、その上側に穴３を有するレジスト
パターン２を被着し、続いて、この穴を通じてこ
のレジストパターン２をマスクとして下側の絶縁
層６のアンダーエツチングを深く行うと、絶縁層
６に矩形又は逆台形状の穴７が形成される。従つ
て、この穴７とレジストパターン２の穴３とを用
いて、前述した実施例と同様に第一及び第二被膜
の被着、リフトオフ及び第二被膜部分のエツチン
グを行つても同様に、微細なパターン幅を有しか
つ精度の良い金属パターンを得ることが出来る。
層１上に例えばシリコン酸化膜のような絶縁層６
を被着した後、その上側に穴３を有するレジスト
パターン２を被着し、続いて、この穴を通じてこ
のレジストパターン２をマスクとして下側の絶縁
層６のアンダーエツチングを深く行うと、絶縁層
６に矩形又は逆台形状の穴７が形成される。従つ
て、この穴７とレジストパターン２の穴３とを用
いて、前述した実施例と同様に第一及び第二被膜
の被着、リフトオフ及び第二被膜部分のエツチン
グを行つても同様に、微細なパターン幅を有しか
つ精度の良い金属パターンを得ることが出来る。
尚、上述した実施例では第一及び第二被膜を金
属被膜としたが、これに限定されるものではな
く、これら両者又はいずれか一方が導電性を有す
る膜であれば良い。
属被膜としたが、これに限定されるものではな
く、これら両者又はいずれか一方が導電性を有す
る膜であれば良い。
（発明の効果）
上述した説明からも明らかなように、この発明
の方法においては、レジストパターンの穴の口部
が底部よりも幅狭の当該穴を通じて指向性の少な
い被着法を用いて第一被膜を堆積させた後、引続
き指向性の強い被着法を用いて第二被膜を堆積さ
せ、然る後、リフトオフを行つて、レジストパタ
ーンの穴の部分に形成された第一及び第二被膜部
分を残存させて、この第二被膜部分をマスクとし
て下側の第一被膜部分のマスクからはみ出してい
る部分をエツチング除去してしまうので、従来方
法による場合よりも、精度の高いかつ微細幅の、
指向性の少ない被着法で被着された第一被膜の配
線パターンを簡単に形成することが出来る。
の方法においては、レジストパターンの穴の口部
が底部よりも幅狭の当該穴を通じて指向性の少な
い被着法を用いて第一被膜を堆積させた後、引続
き指向性の強い被着法を用いて第二被膜を堆積さ
せ、然る後、リフトオフを行つて、レジストパタ
ーンの穴の部分に形成された第一及び第二被膜部
分を残存させて、この第二被膜部分をマスクとし
て下側の第一被膜部分のマスクからはみ出してい
る部分をエツチング除去してしまうので、従来方
法による場合よりも、精度の高いかつ微細幅の、
指向性の少ない被着法で被着された第一被膜の配
線パターンを簡単に形成することが出来る。
このため、例えばスパツタ法によつてのみ有効
な被膜形成が出来なかつたタングステンその他の
高融点金属のパターニングを、簡単で精度の良い
リフトオフ法で形成出来るので、この発明の方法
は半導体装置の配線の形成に用いて好適である。
な被膜形成が出来なかつたタングステンその他の
高融点金属のパターニングを、簡単で精度の良い
リフトオフ法で形成出来るので、この発明の方法
は半導体装置の配線の形成に用いて好適である。
尚、この発明の方法によれば、上述したように
リフトオフ法によつて精度の良いパターンが得ら
れるので、リフトオフに用いるレジストを種々の
処理工程に応用することが出来る。
リフトオフ法によつて精度の良いパターンが得ら
れるので、リフトオフに用いるレジストを種々の
処理工程に応用することが出来る。
例えば、第３図に示すように、レジストパター
ンをマスクとして利用して基板１にイオン注入層
８を予め形成しておけば、その後の配線パターン
４ｂ，５ｂの形成により、イオン注入層８とセル
フアラインで一致した大きさのスパツタ膜パター
ン４ｂを得ることが出来る。
ンをマスクとして利用して基板１にイオン注入層
８を予め形成しておけば、その後の配線パターン
４ｂ，５ｂの形成により、イオン注入層８とセル
フアラインで一致した大きさのスパツタ膜パター
ン４ｂを得ることが出来る。
さらに、例えば、第４図に示すように、レジス
トパターンをマスクとして基板をエツチングした
後、配線パターン４ｂ，５ｂを形成することによ
り、エツチングで形成された基板１の穴９とセル
フアラインで一致した大きさのスパツタ膜パター
ン４ｂを得ることが出来る。
トパターンをマスクとして基板をエツチングした
後、配線パターン４ｂ，５ｂを形成することによ
り、エツチングで形成された基板１の穴９とセル
フアラインで一致した大きさのスパツタ膜パター
ン４ｂを得ることが出来る。
これら第３図及び第４図につき説明した応用例
は半導体装置の製造に適用出来る。
は半導体装置の製造に適用出来る。
第１図Ａ及びＢ、及び第２図Ａ及びＢはそれぞ
れこの発明の配線形成方法の実施例を説明するた
めの工程図、第３図及び第４図はこの発明の応用
例を説明するための断面図、第５図Ａ及びＢは従
来の配線形成方法を説明するための工程図であ
る。 １……下地層、２……レジストパターン、３，
７……穴、４……第一被膜、４ａ，４ｂ……第一
被膜部分、５……第二被膜、５ａ，５ｂ……第二
被膜部分、６……絶縁層、８……イオン注入層、
９……基板の穴。
れこの発明の配線形成方法の実施例を説明するた
めの工程図、第３図及び第４図はこの発明の応用
例を説明するための断面図、第５図Ａ及びＢは従
来の配線形成方法を説明するための工程図であ
る。 １……下地層、２……レジストパターン、３，
７……穴、４……第一被膜、４ａ，４ｂ……第一
被膜部分、５……第二被膜、５ａ，５ｂ……第二
被膜部分、６……絶縁層、８……イオン注入層、
９……基板の穴。
Claims (1)
- 【特許請求の範囲】 １ 穴の口部の幅が底部の幅より狭い断面形状を
持つた当該穴を有するレジストパターンを下地層
上に形成した後、指向性の少ない被着方法で被膜
を形成し、然る後、リフトオフを行つて配線を形
成するに当り、 該穴を含むレジストパターンの上側に、指向性
の少ない被着方法で、第一被膜を被着し、続い
て、指向性の強い被着方法で第二被膜を被着し、
その後に、レジストパターンを溶解してリフトオ
フを行い、然る後、前記第二被膜をマスクとして
該マスクからはみ出た前記第一被膜部分のエツチ
ングを行つて配線パターンを形成することを特徴
とする配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13040484A JPS618952A (ja) | 1984-06-23 | 1984-06-23 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13040484A JPS618952A (ja) | 1984-06-23 | 1984-06-23 | 配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS618952A JPS618952A (ja) | 1986-01-16 |
| JPH0117253B2 true JPH0117253B2 (ja) | 1989-03-29 |
Family
ID=15033469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13040484A Granted JPS618952A (ja) | 1984-06-23 | 1984-06-23 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS618952A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5190892A (en) * | 1988-08-11 | 1993-03-02 | Oki Electric Industry Co., Ltd. | Method for forming pattern using lift-off |
| JP2964446B2 (ja) * | 1994-11-22 | 1999-10-18 | 矢崎総業株式会社 | 圧接コネクタ |
| JPH0982381A (ja) * | 1995-09-11 | 1997-03-28 | Yazaki Corp | 圧接コネクタ |
| JP2019125528A (ja) | 2018-01-18 | 2019-07-25 | 株式会社オートネットワーク技術研究所 | 電線カバー、及びコネクタ |
-
1984
- 1984-06-23 JP JP13040484A patent/JPS618952A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS618952A (ja) | 1986-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9984889B2 (en) | Techniques for manipulating patterned features using ions | |
| US5126288A (en) | Fine processing method using oblique metal deposition | |
| JPH0476496B2 (ja) | ||
| US4108717A (en) | Process for the production of fine structures consisting of a vapor-deposited material on a base | |
| JPH0117253B2 (ja) | ||
| JPH0774087A (ja) | Ｍｌｒパターン形成方法 | |
| JPH06104206A (ja) | 半導体装置の製造方法および製造装置 | |
| JP2659980B2 (ja) | 半導体装置の製造方法 | |
| KR0147716B1 (ko) | 자기정렬콘택 형성방법 | |
| JPH05343514A (ja) | 第１材料層に狭い溝を形成する方法 | |
| JPH0555218A (ja) | 半導体装置及びその製造方法 | |
| JPH0364933A (ja) | 半導体装置の製造方法 | |
| JPH03297150A (ja) | 半導体装置の製造方法 | |
| JPS6286714A (ja) | 半導体装置の電極の形成方法 | |
| JPH03259528A (ja) | 半導体装置の製造方法 | |
| JPS628030B2 (ja) | ||
| JPH03222330A (ja) | 半導体装置 | |
| JPH05136174A (ja) | ゲート電極の形成方法 | |
| JPH04158533A (ja) | 化合物半導体装置の製造方法 | |
| KR19990061133A (ko) | 반도체 소자의 셀투사형 마스크 제조방법 | |
| JPH0287521A (ja) | 半導体装置の電極形成方法 | |
| JPH02185024A (ja) | 半導体装置の製造方法 | |
| JPH02231720A (ja) | 微細パターンの製造方法 | |
| JPH02205013A (ja) | 半導体装置の製造方法 | |
| JPH0544181B2 (ja) |