JPH0414840A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造方法に関し、特にＦＥＴに
おけるオフセットのかかった微細ケート電極の製造方法
に関する。

［従来の技術］ 従来の半導体装置、例えばＦＥＴの製造方法には、例え
ば第２図に示すようなものかあった。即ち、第２図（ａ
）に示すように、能動層ｌを有するＧａＡｓ基板２上に
ソース電極３．ドレイン電極４を形成し、その後にポジ
レジスト層５を塗布する。

次に、同図（ｂ）に示すように、ポジレジスト層５にホ
トエツチングを施して、ソース電極３及びドレイン電極
４との間のポジレジスト層５に能動層３に達するマスク
開口６を形成する。次に、同図（ｃ）に示すように、蒸
着金属１例えばＴｉ、Ｍｏ、＾」】をこの順にポジレジ
スト層５の上方から蒸着してポジレジスト層５の上面及
びマスク開口６内に蒸着金属層７を形成する。次に有機
溶剤、例えばアセトンに浸漬し、リフトオフを行ない、
同図（ｄ）に示すように、マスク開口６内のゲート金属
層７のみか残るように、ポジレジスト層５及びその上面
の蒸着金属を除去して、ゲート電極７ａを形成する。

［発明か解決しようとする課題］ 上記のような半導体の製造方法において、微細なゲート
電極７ａを得ようとすると、マスク開口６をゲート電極
の長さに等しい長さの微細なものとしなければならない
。それにはポジレジスト層５ヲ１　乃至３　ｇ　ｍと薄
くしたり、コンタクト露光法を用いたつ等、安定度の悪
い方法を用いなければならず、また基板２の反り等によ
りゲート長のバラツキか大きくなる等の問題点かあった
。

本発明は、上記の問題点を解決した半導体装置の製造方
法を提供することを目的とする。

［課題を解決するための手段］ 上記の問題点を解決するために、本発明は、能動層、ド
レイン及びソース電極を有する半導体基板において上記
能動層、ドレイン及びソース電極を覆った状態にマスク
層を設ける工程と、上記マスク層の上記両電極間の所定
領域をその表面側から所定の深さまて除去してここに第
１マスク開口を有する第１マスクを形成する工程と、第
１マスクに斜め方向から金属を蒸着し第１マスク開口内
に上記金属の蒸着していない非蒸着領域を形成する工程
と、上記非蒸着領域を上記能動層に達するまて除去して
ここに第２マスク開口を有する第２マスクを形成する工
程と、第２マスクにケート金属を蒸着して第２マスク開
口内にケート金属を蒸着する工程と、第２マスクを除去
する工程とを具備するものである。

［作用］ 本発明によれば、第１マスク開口を有する第１マスクに
対して斜め蒸着を行なうことによって、第１マスク内に
第１マスクか影になって、金属か蒸着していない非蒸着
領域を形成する。この非蒸着領域の長さは、斜め蒸着の
角度や第１マスク開口の深さを規制することによって任
意に調整できる。この非蒸着領域の下方のマスク層を能
動層まで除去することにより、ゲート電極を形成しよう
とする領域に第２のマスク開口を形成できる。そして　
このマスク開口内にゲート金属を蒸着させて、不要とな
った第２マスクを除去することてゲート電極を形成する
ことかてきる。

［実施例コ 以下、本発明を第１図に示す実施例に基づいて詳細に説
明する。第１図（ａ）に示すように、例えばＧａＡｓ基
板同上にエピタキシャル成長によって能動層１２を形成
し、この能動層１２上に位置するようにソース電極１４
、ドレイン電極１６を公知の方法によって形成する。基
板ＩＯの厚さは、例えば３０乃至２００ｇｍてあり、能
動層の厚さは、例えば１００乃至１０，０００人てあり
、ソース電極Ｉ４、ドレイン電極Ｉ６の厚さはそれぞれ
５００乃至ｓ、ｏｏｏ人である。これらソース電極１４
、ドレイン電極１６及び能動層１２の上面に下部ホトレ
ジスト層１例えば下部ポジレジスト層１８を形成し、さ
らにその上に金属層２０、例えばＡ　ｆｌ　、　Ｍｏ、
Ａｕ、Ｔｉ、Ｎｉ等の層を形成し、さらにその上に上部
ホトレジスト層１例えば上部ポジレジスト層２２を形成
する。これらによってマスク層か構成されている。下部
ポジレジスト層１８の厚さは、その最大部分て２，００
０人乃至２μｍであり、金属層２０の厚さは３００乃至
３，０００人、上部ポジレジスト層２２の厚さは３，０
００人乃至３μｍである。

同図（ｂ）に示すように、上部ポジレジスト層２２をホ
トエッチンクすることによって、上部ポジレジスト層２
２におけるソース電極１４とドレイン電極１６との間の
所定の領域に、例えば長さかｌ乃至２μｍの第１マスク
開口２４を形成する。この第１マスク開口２４か形成さ
れた上部ポジレジスト層２２金属層２０及び下部ポジレ
ジスト層１８によって第１マスク２６か形成されている
。

次に、同図（Ｃ）に拡大して示すように、第１マスク２
６に対し、ソース電極１４の斜め下方から適当な金属、
例えばソース電極１４、ドレイン電極１６となる金属と
同一の金属であるＡｕＧｅ、　Ｎｉ、Ａｕ等を多Ｒ蒸着
する。この金属層２８ては、その最大部の厚さか２，０
００人乃至１ｇｍに形成されている。ここて、第１マス
ク２６の上部ポジレジスト層２２の上面及び第１マスク
開口２４内に金属２８か蒸着するか、第１マスク開口２
４内ては、斜め蒸着であるのて、ソース電極１４側の上
部ポジレジスト層２２の影になって、金属２８か蒸着し
ていない非蒸着領域３０か形成される。この非蒸着領域
３０の長さすは、上部ポジレジスト層２２の厚さ（即ち
第１マスク開口２４の深さ）をし、斜め蒸着される金属
の金属層２０に対する入射角をθとすると 交　＝　　Ｌ　　Ｘ　　ｔａｎ　　θ によって決定され、この交は例えば０．３乃至０．５Ｊ
Ｌｍとされる。

このようにして非蒸着領域３０を形成した後、同図（ｄ
）に矢印で示すように反応性イオンエッチングを金属層
２８か形成されている側から垂直に行ない、同図（ｅ）
に示すように、非蒸着領域３０の下方の金属層２０、下
部ポジレジスト層１８を除去して、第２マスク開口３２
を形成する。この第２マスク開口３２を有する下部ポジ
レジスト層１８及び金属層２０、上部ポジレジスト層２
２及び斜め蒸着された金属層２８によって第２マスク３
４か形成されている。

次に、同図（ｆ）に示すように、第２マスク３４にその
上方からケート金属として、例えばＴｉ、Ｍｏ、Ａｕを
この順序て垂直方向から蒸着してブー１−金属層３６を
形成する。このとき、第２マスク開口３２内にもケート
金属か蒸着され、ここにもケート金属層３６か形成され
る。このマスク開口３２内のグー１〜金属層３６の厚さ
は、例えばｉ、ｏｏｏ人乃至１μｍである。

そして、これを有機溶剤、例えばアセトンに浸漬し１　
リフトオフを行なって、同図（ｇ）に示すように、第２
マスク開口３２内のゲート金属層３６のみか残るように
、下部ポジレジスト層１８．金属層２０、上部ポジレジ
スト層２２、上部ポジレジスト層２２上の金属層２８、
これの上層のゲート金属層３６を除去して、第２マスク
開口３２内のゲート金属層３６をゲート電極３６ａとす
る。これによって、半導体装置の製造か完了する。

なお、マスク層を単なるレジスト層とせずに、下部ポジ
レジスト層１８と上部ポジレジスト層２２との間に金属
層２０を設けたものとしたのは、次の理由による。もし
、マスク層を単なるホトレジスト層とし、これに第１マ
スク２４を形成し、斜め蒸着を行なって非蒸着領域を形
成し、この非蒸着領域にゲート金属を蒸着し、その後に
マスク層を除去したなら、ケート金属層は、その上部と
下部と長さか異なるものとなる。それを防ぐには、非蒸
着領域の下部にポジレジスト層を設け、これに非蒸着領
域と同し長さを有する第２のマスク開口３２を形成し、
この内部にゲート金属を蒸着する必要かある。このよう
にするには、マスク層を２段階にエウチンクしなければ
ならないか、マスク層をホトレジスト層のみとした場合
、これをホトエツチングによって２段階にエッチンクす
ることかできない。そこて、マスク層を上部ポジレジス
ト層２２と下部ポジレジスト層１８とに分け、その間に
金属層２０を設け、ホトエツチングによって第１マスク
開口２４を形成する際、金属層２ｏによって第１マスク
２４の深さを上部ポジレジスト層２２の厚さに留めてい
る。

上記の実施例では、能動層１２はエピタキシャル成長法
によって形成したか、イオン注入法等の他の形成方法に
よって形成してもよい。また上記の実施例ては、半導体
基板ＩＯとしてＧａＡＳ基板を用いたか、ｌｎＰ基板−
等の他の半導体基板を用いてもよい。

［発明の効果］ 以上のように、本発明によれば、必要とされるケート電
極の長さよりも長い第１マスク開口を形成し、その第１
マスク開口内に斜め蒸着を行ない、この創め蒸着によっ
て金属か蒸着しなかった非蒸着領域を能動層まて除去し
て、第２マスク開口を形成し、この第２マスク開口にケ
ート金属を蒸着させることによってゲート電極を構成し
ているのて、微細なゲート電極を精度良く製造すること
かてきる。即ち、第２図に示した従来のものては、ポジ
レジスト層にゲート電極に対応する長さの微細なマスク
開口を形成しなければならないか、このマスク開口を所
定の精度て形成することはかなり困難である。しかし、
本発明の方法によれば、マスク層に形成する第１マスク
開口は、必要とするケート電極の長さ（これは従来の製
法法によるマスク開口の長さに等しい。）よりもかなり
長い長さてよいので、この第１マスク開口の製造か容易
となる。また、ゲート電極の長さを直接に規定している
非蒸着領域の長さは、第１のマスク開口の深さ（実施例
ていえば上部ポジレジスト層２２の深さＬ）と斜め蒸着
される金属の第１マスク開口の底部（実施例ていえば金
属層２０）への入射角θを規制することによって任意に
調整することかてきるのて、精度良くゲート電極の長さ
を制御できる。

【図面の簡単な説明】

第１図は本発明による半導体装置の製造方法の一実施例
を示す図、第２図は従来の半導体装置の製造方法を示す
図である。 】０・・・・ＧａＡｓ基板、１２・・・・能動層、１４
・・・・ソース電極、１Ｇ・・・・ドレイン電極 ２４・・・・第１マスク開口、２６・・・・第１マスク
、２８・・・・斜め金属蒸着層、３０・・・・非蒸着領
域、３２・・・・第２マスク開口、３４・・・・第２マ
スク、３６・・・・ケート金属層、３６ａ・・・・・ゲ
ート電極。 代　　理　　人 大 石 増 雄 ′Ｊ′ノ図（１）

Claims (2)

【特許請求の範囲】
1. （１）能動層、ドレイン及びソース電極を有する半導体
   基板において上記能動層、ドレイン及びソース電極を覆
   った状態にマスク層を設ける工程と、上記マスク層の上
   記両電極間の所定領域をその表面側から所定の深さまで
   除去してここに第１マスク開口を有する第１マスクを形
   成する工程と、第１マスクに斜め方向から金属を蒸着し
   第１マスク開口内に上記金属の蒸着していない非蒸着領
   域を形成する工程と、上記非蒸着領域を上記能動層に達
   するまて除去してここに第２マスク開口を有する第２マ
   スクを形成する工程と、第２マスクにゲート金属を蒸着
   して第２マスク開口内にゲート金属を蒸着する工程と、
   第２マスクを除去する工程とを、具備する半導体装置の
   製造方法。
2. （２）請求項１記載の半導体装置の製造方法において、
   上記マスク層か、ホトレジスト層の間に金属層を有する
   ものであり、第１マスク開口をホトエッチングによって
   上記マスク層の金属層まで形成し、第２マスク開口を反
   応性イオンエッチングによって形成することを特徴とす
   る半導体装置の製造方法。