JPH03283434A - 電極の作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、電極の作製方法に関する。ことに、半導体
装置のゲート電極の作製に用いられる。

（ロ）従来の技術 従来、ＧａＡｓＭＥＳＦＥＴや、ＡｌＧａＡｓ／ＧａＡ
ｓＨＥＭＴは、衛星放送や衛星通信に代表されるように
マイクロ波帯域での低雑音アンプとして用いられており
、低雑音増幅特性を向上させるｆこめには、ゲート長を
短縮して寄生容量を下げることか必要不可欠となってい
る。

微細なゲート電極の形成方法としては、第４図に示すよ
うにＧａＡｓ基板１１の上に窒化シリコン膜１２とレジ
スト膜１３とを順次形成し、レジスト膜１３に電子線露
光でゲートパターンを形成し、このゲートパターンをマ
スクにして窒化シリコン膜１２を開口し、さらに窒化シ
リコン膜１２をマスクにしてＧａＡｓ基板に空隙部１４
を形成し、この後にレジスト膜１３形成面側から金属を
蒸着し、レジスト膜１３を有機溶剤で除去して、基板上
のゲートパターン部分のみに金属を残してゲート電極１
５を形成するリフトオフ法が用いられている。

ただし、１６は金属である。

（ハ）発明が解決しようとする課題 上述の従来の、レジストを用いたリフトオフ法によるゲ
ート電極の形成は、パターンが微細になるにつれ、第４
図に示すように蒸着した金属１６かレジストの開口部を
ふさぐ状態になり、基板との接触部分の大きさに比べて
ゲート電極の高さかかせげず、ゲート長の短縮による素
子特性向上の効果より、ゲート抵抗の増加による素子特
性の悪化を招くという問題かあり１こ。

この発明は、上記問題を解決するためになされｆ二もの
であって、ゲート長（基板との接触部分）の大きさに対
してゲート高さを大きくすることかでき、ゲート抵抗の
増加を起こすことなくゲート長を短縮することのできる
電極の作製方法を提供しようとするしのである。

この発明者は、ゲート抵抗の増加を起こすことなくゲー
ト長を短縮するため鋭意研究を行ったところ、ゲート電
極の高さがかせげない原因は、レジストの断面形状が、
逆テーパーもしくは、垂直に近い状態であるので、蒸着
された金属が、レジストの開口部分を蒸着開始後直ちに
閉塞した状態となるためと考えられ、順テーパーであれ
ば、開口部分が閉塞されるまでに時間を要し、ゲート電
極の蒸着が可能なため、微細なゲート電極であっても、
背の高い形状が得られることを見出した。

しかしなから、単層のレジストを用いた電子線露光では
、順テーパー状のレジスト断面形状を与えることが困難
で、また、順テーパーの断面形状か得られにとしてもレ
ジスト表面を完全に金属が覆うためリフトオフ法の適用
も困難であることがわかった。

（ニ）課題を解決するための手段 この発明によれば、（ａ）表面に窒化シリコン膜が形成
された基板上に、電子線に対して低感度のレジスト層及
び高感度のレジスト層を順次積層する工程、 （ｂ）上記高感度レジスト層の上方から所定パターンで
電子線を照射した後、高感度レジスト層及び低感度レジ
スト層を現像処理に付すことにより、高感度レジスト層
での開口寸法が低感度レジスト層での開口寸法よりも大
きな開口パターンのレジストパターンを形成する工程、 （ｃ）この開口パターンを通じて上記低感度レジスト層
の開口寸法に対応する開口部を上記窒化シリコン膜に形
成する工程、 （ｄ）上記窒化シリコン膜の開口部を通じて基板をエツ
チングすることにより、基板内に所定の大きさの電極形
成用空隙部を形成する工程、（ｅ）次いで、上記開口パ
ターンを含む領域に金属を蒸着させることにより上記高
感度レジスト層及び低感度レジスト層上に金属を堆積さ
せると共に上記電極形成用空隙部内の基板表面に金属を
突起状に堆積させる工程、 （ｆ）上記高感度レジスト層及び低感度レジスト層とそ
の上に堆積した金属層を除去することにより空隙部内の
基板表面に電極を形成する工程とからなる電極の作製方
法が提供される。

この発明においては、表面上に窒化シリコン膜が形成さ
れた基板上に、電子線についして低感度のレジスト層及
び高感度のレジスト層を順次積層する。上記基板は、電
極を形成するための半導体基板であって、通常ＧａＡｓ
基板、Ａ　ｌＧａＡｓ／ＧａＡｓ基板、ｌｎＰ等を用い
ることができる。上記窒化シリコン膜は、上記低感度レ
ジスト層を支持するためのものであって、上記基板の上
に、例えばＣＶＤ法等によって積層して形成することか
できる。この膜厚は、通常３００〜６００友か適してい
る。上記低感度レジスト層は、この上に形成される高感
度レジスト層の開口部の中に、この開口部の寸法より小
さい寸法の開口部を有するマスク層を形成するためのも
のであって、例えばメタクリル酸成分か１０〜４０モル
％のメタクリル酸／メタクリル酸フェニル共重合体、等
を上記窒化シリコン膜上に塗布して形成することができ
る。この膜厚は、通常０．０５〜０．２０μｍとするの
が好ましい。上記高感度レジスト層は、上記低感度レジ
スト層の開口部の上にこの開口部よりも大きな寸法の開
口部を形成するための層であって、例えばポリジメチル
グルタミド、メタクリル酸成分が４〜８モル％のメタク
リル酸／メタクリル酸フェニル共重合体等を上記低感度
レジスト層の上に塗布して形成することができる。

この膜厚は、通常０．２〜０４μｍとするのが好ましい
。

この発明においては、上記高感度レジスト層の上方から
所定パターンで電子線を照射した後、高感度レジスト層
及び低感度レジスト層を現像処理に付すことにより、高
感度レジスト層での開口寸法が低感度レジスト層での開
口寸法よりし大きな開口パターンのレジストパターンを
形成する。上記電子線は、上記低感度レジスト層及び高
感度レジスト層を所定パターンに露光するためのもので
あって、通常加速電圧２０〜３０Ｋ　Ｖ、照射電流値０
．５〜１．５ｎＡ、ビーム径３００〜６００Ａ、線照射
！！１．０〜５．０ｎｃ／ｃｍの条件で所定パターンの
マスクを介して上記高感度レジスト層の上方から高感度
レジスト層及び低感度レジスト層に露光して用いること
ができる。

上記現像処理は、まず所定パターンに露光された低感度
レジスト層及び高感度レジスト層の高感度レジスト層を
開口し、その開口部の中にその開口寸法より小さい開口
寸法で低感度レジスト層を開口するためのものであって
、Ｉっのエツチング液で行ってもよいが、通常まず低溶
解性現像液を用いて高感度レジスト層を開口し、この後
に高溶解性現像液を用いて再び高感度レジスト層の開口
部を処理すると共に低感度レジスト層を開口して行われ
る。上記高感度レジスト層の開口寸法は、低感度レジス
ト層の開口寸法より大きいと共に、通常０．８〜１．５
μｍの直径とし、他方低感度レジスト層の開口寸法は、
通常００５〜０．３μｍの直径とするのが適している。

高感度レジスト層の開口寸法が低感度レジスト層の開口
寸法より大きくない場合、高感度レジスト層の開口寸法
が上記範囲外の場合及び低感度レジスト層の開口寸法が
上記範囲より小さい場合は後述の金属蒸着工程において
低感度レジスト層の開口部が蒸着金属によって閉塞され
この下方の基板の空隙部に電極を形成することかできな
くなるか、又は高い（厚い）形状の電極が得られなくな
るので不都合である。低感度レジスト層の開口寸法が上
記範囲より大きい場合は、下方の窒化シリコン膜の開口
寸法が大きくなりゲート長を小さくすることができない
ので好ましくない。

この発明においては、この開口パターンを通じて上記低
感度レジスト層の開口寸法に対応する開口部を上記窒化
シリコン膜に形成する。上記窒化シリコン膜の開口部は
、基板に所定の大きざの電極形成用空隙部を形成すると
共にこの空隙部の中に金属を蒸着するにめのちのであっ
て、上記低感度レジスト層をマスクとして、例えばプラ
ズマドライエツチングによって形成することかできる。

このプラズマドライエツチングは、反応ガスとして、例
えばＣＦ、と０．との混合ガス等を用いて発生させたプ
ラズマを低感度レジスト層の開口部の窒化シリコン膜に
照射して行うことかできる。この窒化シリコン膜開口部
の寸法は、通常０１〜０４μｍとするのが好ましい。

この発明においては、上記窒化シリコン膜の開口部を通
じて基板をエツチングすることにより基板内に所定の大
きさの電極形成用空隙部を形成する。上記電極形成用空
隙部は、この中に電極を形成するためのものであって、
上記基板を、エツチング液で処理することによって、所
定深さまでエツチングして形成することができる。この
エツチング液は、用いる基板によって適宜選択して用い
ることができるが、例えばＧａＡｓ基板を用いる場合は
、例えば塩酸と過酸化水素との混合水溶液等を用いるこ
とかてきる。まｆこ、この電極形成用空隙部は、通常底
面が狭いテーパー状断面を有するが、底面か０２〜０５
μｍの幅を有し深さが０．２〜０゜４４ｍの断面形状を
有するものか適している。この空隙部の深さは、作製を
意図するゲート電極の高さに相当するので、エツチング
が深いほどゲート抵抗の低減か達成される。ＨＥＭＴや
！ｄＥｓＦＥＴにおける基板の空隙部の深さは、不純物
高濃度層の厚みに相当する。

従って、エツチング深さが深いほど、ソース抵抗の低減
に役立つので、ゲート抵抗の低減と、ソース抵抗の低減
を同時に行うことになり、高性能な素子特性を提供でき
る。しかしながら、実際には、基板の不純物高濃度層が
厚すぎると、エツチングに伴うばらつきを生じ易いので
、素子特性がウェハー面内でばらつく可能性も生じるた
め、好ましい基板の空隙部の深さは０．２〜０．３μｍ
である。　この発明においては、次いで、上記開口パタ
ーンを含む領域に金属を蒸着させることにより上記高感
度レジスト層及び低感度レジスト層上に金属を堆積させ
ると共に上記電極形成用空隙部内の基板表面に金属を突
起状に堆積させろ。上記金属は、電極を構成する１ニめ
のらのであって、例えばアルミニウム、アルミニウム合
金、Ｔｉ／ｐｔ／Ａｕ（チタン／白金／金）等を用いる
ことかできる。上記蒸着は、スパッタ法、電子線蒸着法
、抵抗加熱蒸着法等によって行うことができる。

この発明においては、上記高感度レジスト層及び低感度
レジスト層とその上に堆積した金属層を除去することに
より空隙部内の基板表面に電極を形成する。上記高感度
レジスト層及び低感度レジスト層とその上に付着した金
属の除去は、通常有機溶剤によって行うことができる。

この有機溶剤は、上記高感度及び低感度レジスト層を溶
解しうるちのを用いることができ、例えばアセトン、ク
ロルベンゼン等を挙げることができる。上記電極は、通
常幅（ゲート長）が０．０５〜ＯＪｕｍ、高さが０２〜
０３μｍの外形を有する。

この発明においては、上記電極を、例えばゲート電極と
してトランジスタを形成し、半導体装置を作製すること
ができる。

次に、この発明の他の！３様について述べる。

この発明によれば、（ａ′）表面に窒化シリコン膜が形
成された基板上に、電子線に対して低感度のレジスト層
、高感度のレジスト層及び中感度のレジスト層を順次積
層してそれぞれ下、中及び上層レジスト層を形成する工
程、 （ｂ′）上層レジスト層の上方から所定パターンで電子
線を照射した後、上記上、中及び下層レジスト層を現像
処理に付すにより中層レジスト層の開口寸法が下層及び
上層レジスト層の開口寸法よりも大きくかつ上層レジス
ト層の開口寸法が下層レジスト層の開口寸法よりも大き
な開口パターンのレジストパターンを形成する工程、 （ｃ）この開口パターンを通じて上記下層レジスト層の
開口寸法に対応する開口部を上記窒化シリコン膜に形成
する工程、 （ｄ）上記窒化シリコン膜の開口部を通じて基板をエツ
チングすることにより、基板内に所定の大きさの電極形
成用空隙部を形成する工程、（ｅ）次いで、上記開口パ
ターンを含む領域に金属を蒸着させることにより上記上
層レジスト層及び下層レジスト層上に金属を堆積させる
と共に上記電極形成用空隙部内の基板表面に金属を突起
状に堆積させる工程、 （Ｄ上記上、中及び下層レジスト層とその上に堆積した
金属層を除去することにより空隙部内の基板表面に電極
を形成する工程とからなる電極の作製方法が提供される
。

この発明においては、表面に窒化シリコン膜が形成され
た基板上に、電子線に対して低感度のレジスト層、高感
度のレジスト層及び中感度のレジスト層を順次積層して
それぞれ下、中及び上層レジスト層を形成する。上記低
感度レジスト層及び高感度レジスト層は、上述の低感度
レジスト層及び高感度レジスト層の形成方法と同様にし
て形成することがてきる。

中感度レジスト層は、上層レジスト層を形成するための
ものであって、例えばメタクリル酸成分が１０〜４０モ
ル％のメタクリル酸−メタクリル酸フェニル共重合体等
から構成することかできる。

この中てら、低感度レジスト層、高感度のレジスト層及
び中感度のレジスト層か、いずれもメタクリル酸−メタ
クリル酸フェニル共重合体であると共にその共重合比（
メタクリル酸／メタクリル酸フェニル）が低感度レジス
ト層、中感度レジスト層、高感度レジスト層の順に犬で
あるのが好ましい。まに、特に本発明の好ましい形態に
よれば、通常下層レジスト層（低感度）が００５〜０２
０μｍ、中層レジスト層（高感度）が０．１〜０，３μ
ｍ及び上層レジスト層（中感度）が０．０５〜０１の膜
厚から構成される。

この発明においては、上層レジスト層の上方から所定パ
ターンで電子線を照射した後、上記上、中及び下層レジ
スト層を現像処理に付すにより中層レジスト層の開口寸
法が下層及び上層レジスト層の開口寸法よりも大きくか
つ上層レジスト層の開口寸法が下層レジスト層の開口寸
法よりも大きな開口パターンのレジストパターンを形成
する。

上記現像処理は、１つのエツチング液を用いて行っても
よいが、照射しｆコミ子線の反射か起こりにくい材質の
基板では上層レジストの開口寸法か下層レジストの開口
寸法と同等の疑似的な垂直断面形状となってこの発明の
効果が得られないので、レジストに対して低溶解性現像
液で最初に上・中層レジストの処理を行っｆ二後、レジ
ストに対して高溶解性現像液で、前記上及び中層の開口
部を再び処理すると共に下層レジスト処理を処理するこ
とにより開口して、上層レジスト層の開口寸法を下層レ
ジスト層の開口寸法より大きくする手段を取ることが好
ましい。

この後は、上述の方法と同様にして電極形成用空隙内の
基板表面に電極を作製することかできる。

（ホ）作用 電子線に対して低感度及び高感度のレジスト層を順に積
層してなるレジスト層が、上方が大きく下方が小さい形
状の開口を形成し、この形状の開口部が、開口部を閉塞
することなく開口部を通して下方の基板空隙内に幅か小
さく高さ（厚さ）の大きい形態で金属を蒸着させる。

（へ）実施例 実施例１ 第１図に示すような電極を次のように作製する。

たｆこし、ｌはＧａＡＳ基板、２は窒化シリコン膜、３
は低感度レジスト膜（下層）、４は高感度レジスト膜（
上層）、６は電極形成用空隙部、７はゲート電極、８は
ゲート電極の高さ、９は金属である。

０１μｍの窒化ノリコン膜をプラズマＣＶＤ法により表
面に析出させ几ＧａＡＳウェハーをスピンコーティング
装置に配置し、この上に低感度レジスト溶液（メタクリ
ル酸成分２５．４％、メタクリル酸フェニル成分７４．
６％からなる共重合体の３．５重量％メチルセロソルブ
アセテート溶液）を２００Ｏｒｐｍの回転速度でスピン
コーティングを行い、２３０℃、３０分間のプリベーキ
ングを行った。ベーク後の低感度レジスト膜の膜厚は０
．１０μｍであった。次に、この上に高感度レジスト溶
液（ポリジメチルグルタイミド（商品名５ＡＬＩＩＯ，
発売元ノブレイ社）の５重量％ノクロペンタン溶液）を
３０００ｒｐｍの回転速度でスピンコーティングを行い
、２００℃、３０分間のプリベーキングを行った。ベー
タ後の高感度レジスト膜の膜厚は０３５μｍで、こうし
て得られた２層のレジスト膜全体の膜厚は、０．４５４
ｏ＋＋であり、ま１こ、各レジスト間のミキシングは観
察されなかった。

この基板上の２層のレジスト層に、電子線露光用いて、
加速電圧２５ＫＶ、照射電流値ｌＸｌ０−’Ａ、ビーム
径５００Ａの条件下で、線照射量２．５ｎＣ／ｃｍの条
件で線パターンを露光した。

次に、この基板を、　５ＡＬＩＩＯデベロツパー（アル
カリ水溶液）を用いて、上層の高感度レジスト層のみ現
像処理を行い、その後、メチルイソブチルケトン８０％
とエチルンクロヘキサン２０％の混合溶液で下層の低感
度レジスト層の現像処理を行った。下層の開口寸法は０
．２μｍで、上層の開口寸法は０．８μｍであった。

次に、下層レジスト開口部分の窒化シリコン膜３にＣＦ
、８０％、０，２０％混合ガスによるプラズマドライエ
ツチングを行い、ＧａＡｓ基板を露出させ、この後塩酸
・過酸化水素混合水溶液により、下層レジスト開口部分
に露出しているＧａＡｓ基板か０３μｍ深さに達するま
でエツチングを行い、電子線蒸着装置によって、０３μ
ｍ厚みの金属か得られるようにアルミを蒸着し、リフト
オフ法によって、レジスト並びに、レジスト上を覆って
いるアミルを除去し１−後、走査電子顕微鏡によって、
ゲート長とゲートの高さを測定した。

その結果、ゲート長０．２μｍに対して、および０３μ
ｍの高さのゲート電極が得られ、本発明の適用か可能で
あることが示された。

実施例２ 第２図に示すような電極を次のように作製する。

ただし、ｌはＧａＡｓ基板、２は窒化シリコン膜、３ａ
は低感度レジスト膜（下層）、４ａは高感度レジスト膜
（中層）、５ａは中感度レジスト＠（上層）、６は電極
形成用空隙部、７ａはゲート電極、８ａはゲート電極の
高さ、９は金属である。

０．１μｍの窒化シリコン膜をプラズマＣＶＤ法により
表面に析出させたＧａＡｓウェハをスピンコーティング
装置に配設し、この上に低感度レジスト溶液（メタクリ
ル酸成分２５４モル％、メタクリル酸フェニル成分７４
．６モル％からなる共重合体の３．５重量％メチルセロ
ソルブアセテート溶液）を２００Ｏｒｐｍの回転速度で
スピンコーティングを行い、２３０℃、３０分間のベー
キングを行った。ベーク後の低感度レジスト膜（下層用
）の膜厚は０．１０μｍであっｒこ。

次に、この上に高感度レジスト溶液（メタクリル酸成分
５．７モル％、メタクリル酸フェニル成分９４３モル％
からなる共重合体の８重量％イソアミルケトン溶液）を
４０００ｒｐ＋ｍの回転速度がスピンコーティングを行
い、２３０℃で３０分間のプリベーキングを行った。ベ
ーク後の高感度レジスト膜（中層用）の膜厚は０．２５
μｍであった。

次に、この上に中感度レジスト溶液（メタクリル酸成分
２０．０モル％、メタクリル酸フェニル成分８００モル
％からなる共重合体の３重量％エチルセロソルブアセテ
ート溶液）を３００Ｏｒｐｍの回転速度でスピンコーテ
ィングを行い、２３０°Ｃで３０分間のプリベーキング
を行った。ベーク後の中低感度レジスト膜（上層用）の
膜厚は０．０８μｍであっ１ニ。

得られＬ上・中・下の３層のレジスト全体の膜厚は０．
４３μｍであり、また、各レジスト間のミキシングは全
く観察されなかった。この基板上の３層のレジスト層に
、電子線露光装置を用いて、加速電圧２５ＫＶ、照射電
流値１×ｌＯ″ｇＡ、ビーム径５００人の条件下で、線
照射量１．３ｎｃ／ｃｍから２．５ｎＣ／ａｍの条件で
電子線照射量を変化させ、線パターンを露光した。

次に、これらの電子線露光したウェハーを、ジメチルア
セトアミド２０％とブチルセロソルブ８０％の混合溶液
（低溶解性溶剤）を用いて、２３℃、１２０秒の現像処
理を行い、上層と中層を貫通さら下層の上面を下層の開
口寸法に対応しては小さく露出させる。その後、メチル
イソブチルケトン８０％とエチルシクロヘキサン２０％
の混合溶液（高溶解性溶剤）を用いて、２３℃、１２０
秒の現像処理を行い、さらに、エチルシクロヘキサンを
用いて２３℃、３０秒のリンス処理を行い、ウェハー上
にパターンを形成した。その後下層レジスト開口部分の
窒化ノリコンにＣＦ、８０％、０２２０％混合ガスによ
り、プラズマドライエツチングを行い、ＧａＡｓ基板を
露出させた。

次に、塩酸と過酸化水素との混合水溶液により、下層レ
ジスト開口部分に露出しているＧａＡｓ基板が０．３μ
ｍ深さに達するまでエツチングを行い、電子線蒸着装置
によって０．３μｍ厚みの金属が得られるようにアルミ
を蒸着し、リフトオフ法によって、レジスト並びに、レ
ジスト上をおおっているアルミを除去してゲート電極を
作製する。

実施例３ 実施例２において、低感度レジスト膜（下層用）の膜厚
を０．１０μｍとする代わりに０．２０μｍとなるよう
に低感度レジスト溶液を塗布しこの他は実施例２と同様
にして電極を作製する。

走査電子顕微鏡によって、ゲート長とゲートの高さを測
定した。その結果、第３図に示すように、ゲート長０．
１１〜０１７μｍにわたって、ゲート長に依存せず、は
ぼ設定高さのアルミが蒸着され、基板に接している部分
の長さに比して、背の高いゲート電極が形成できている
ことか分かる。しかし、下層レジスト層の厚みは、００
８〜０２０μｍの間では、ケートの高さに関係が無いこ
とら示されている。

第３図には、下層レジスト層を用いて形成した膜厚０．
１８μｍの単層レジスト層による従来法でのゲート長と
ゲート高さの関係も同時に示しているが、同一量のアル
ミ蒸着にもかかわらず、この発明に基づ〈実施例のおよ
そ半分の高さのゲート電極しか得られないため、ゲート
抵抗が高くなってしまう。同一ゲート長（０，１３μｍ
）における、１００μｍ間隔のゲートパッド間での抵抗
は、従来法で６００９だったものが、本発明による実施
例では、２６０Ωと半分以下に低減できた。

（ト）発明の効果 この発明によれば、基板との接触部分（ゲート長）の大
きさに比べてゲート電極の高さをかせぐことができ、ゲ
ート抵抗の増加を起こすことなくゲート長を短縮するこ
とのできる電極の作製方法を提供することかできる。こ
の方法によって、アスペクト比の高い微細ゲート電極を
提供でき、高周波デバイスのゲート抵抗低減に効果かめ
る。

【図面の簡単な説明】

第１図〜第２図は、この発明の実施例で作製した電極の
作製工程説明図、第３図は、この発明の実施例で作製し
ｆ二電極及び従来の電極のゲート長とゲート高さを示す
グラフ図、第４図は、従来の電極の作製工程説明図であ
る。 ｌ・・ＧａＡｓ基板、２−　・窒化ノリコン膜、３　　
低感度レジスト膜（下層）、 ３ａ　・・・低感度レジスト膜、 ４・・・・高感度レジスト膜（上層）、４ａ・・・高感
度レジスト膜（中層）、５ａ・・・・・・中感度レジス
ト膜（上層）、６・・・電極形成用空隙部、 ７．７１・・・・・・ゲート電極、 ８．８ａ・・・・ゲート電極の高さ、 ９　・・金属。 第 １ 腫 第 ■ ケ゛−ト長（メ１ｍ） 第 画

Claims (1)

1. 【特許請求の範囲】 １、（ａ）表面に窒化シリコン膜が形成された基板上に
   、電子線に対して低感度のレジスト層及び高感度のレジ
   スト層を順次積層する工程、 （ｂ）上記高感度レジスト層の上方から所定パターンで
   電子線を照射した後、高感度レジスト層及び低感度レジ
   スト層を現像処理に付すことにより、高感度レジスト層
   での開口寸法が低感度レジスト層での開口寸法よりも大
   きな開口パターンのレジストパターンを形成する工程、 （ｃ）この開口パターンを通じて上記低感度レジスト層
   の開口寸法に対応する開口部を上記窒化シリコン膜に形
   成する工程、 （ｄ）上記窒化シリコン膜の開口部を通じて基板をエッ
   チングすることにより、基板内に所定の大きさの電極形
   成用空隙部を形成する工程、 （ｅ）次いで、上記開口パターンを含む領域に金属を蒸
   着させることにより上記高感度レジスト層及び低感度レ
   ジスト層上に金属を堆積させると共に上記電極形成用空
   隙部内の基板表面に金属を突起状に堆積させる工程、 （ｆ）上記高感度レジスト層及び低感度レジスト層とそ
   の上に堆積した金属層を除去することにより空隙部内の
   基板表面に電極を形成する工程とからなる電極の作製方
   法。 ２、高感度レジスト層及び低感度レジスト層の現像が、
   低溶解性現像液を用いて高感度レジスト層を開口し、こ
   の後に高溶解性現像液を用いて再び高感度レジスト層の
   開口部を処理すると共に低感度レジスト層を開口して行
   われる請求項１の方法。 ３、（ａ′）表面に窒化シリコン膜が形成された基板上
   に、電子線に対して低感度のレジスト層、高感度のレジ
   スト層及び中感度のレジスト層を順次積層してそれぞれ
   下、中及び上層レジスト層を形成する工程、 （ｂ′）上層レジスト層の上方から所定パターンで電子
   線を照射した後、上記上、中及び下層レジスト層を現像
   処理に付すにより中層レジスト層の開口寸法が下層及び
   上層レジスト層の開口寸法よりも大きくかつ上層レジス
   ト層の開口寸法が下層レジスト層の開口寸法よりも大き
   な開口パターンのレジストパターンを形成する工程、 （ｃ）この開口パターンを通じて上記下層レジスト層の
   開口寸法に対応する開口部を上記窒化シリコン膜に形成
   する工程、 （ｄ）上記窒化シリコン膜の開口部を通じて基板をエッ
   チングすることにより、基板内に所定の大きさの電極形
   成用空隙部を形成する工程、 （ｅ）次いで、上記開口パターンを含む領域に金属を蒸
   着させることにより上記上層レジスト層及び下層レジス
   ト層上に金属を堆積させると共に上記電極形成用空隙部
   内の基板表面に金属を突起状に堆積させる工程、 （ｆ）上記上、中及び下層レジスト層とその上に堆積し
   た金属層を除去することにより空隙部内の基板表面に電
   極を形成する工程とからなる電極の作製方法。 ４、低感度のレジスト層、高域度のレジスト層及び中感
   度のレジスト層が、いずれもメタクリル酸−メタクリル
   酸フェニル共重合体であると共にそのメタクリル酸成分
   の量（モル％）が低感度のレジスト層、中感度のレジス
   ト層、高感度のレジスト層の順に大である請求項３の方
   法。 ５、上、中及び下層レジスト層の現像処理が、低溶解性
   現像液を用いて上及び中層レジスト層を開口し、この後
   に高溶解性現像液を用いて上及び中層レジスト層の開口
   部を再び処理すると共に下層レジスト層を開口して行わ
   れる請求項３の方法。