JPS58194373A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置の製造方法、ＩＮＫンｌットキ障
壁ゲート型電界効果トランジスタの製造方法に関するも
のである。

ゲートにシ璽ットキ障壁を用いたシ璽ットキ障壁ゲート
型電界効果トランジスタ（以下■８　ＦＩＴと称する）
はゲート電極、ソース電極、ドレイン電極とからなり、
ゲート電極で、ソース電極とドレイン電極間のチャンネ
ル層のコンダクタンスを変化させるものであり、ｉイク
ロ波帯で動作が可能であり、超高周波帯トランジスタと
して有用である。このようなＭＢ２　ＦＩＴの高ｍ波特
性は、ゲート電極の抵抗が小さく且つゲート長が微小で
あること、さらにノース抵抗が小さいことなどが、秀れ
た特性を生むための重畳な条件である。

とのため、ゲート抵抗の低減化のためにゲート電極の膜
厚を厚くするか、マツジ−ルーム状のオーバーレイ構造
にしたりする。また、ソース抵抗の低減化のためＫは、
ゲート電極とソース電極との間隔を出来るだ叶小さくす
ること、さらｋは半導体を場り込み、その内にゲートの
シ冒ツ）キ面を設けるリセス（ｒｅｓｅｓｓ）ＩＩ槽構
造採用されている。しかしこれらの改善方法を実現する
ためＫは様々な困難な問題を解決せねばならない０例え
ば次に従来の製造方法について１１Ｉ１図を用いて説明
する。

［１図は従来の製造方法を説明するための図で。

ゲート電極とソースおよびドレイン電極の断面図を示す
、同図（ａ）はＭＢ２　ＦＷＴの一例を示した平面図で
、他の（ｂ）〜（ｄ）は（り図のＡ　−Ａ’よりみた断
面図を示している。同１１（ｂ）Ｋ示す半絶縁性基板ｌ
上にエピタキシャル成長された能動層ｌＯを所定の厚さ
に設け、その上に写真製版技術によ〉フォトレジストを
用いて、ソースおよびドレイン領域が開口されたマスク
２を設け、オーミック電極となる。金属３を被着し、公
知のソフトオフ法によ抄、フォトレジストを除去し、同
時に不用な岡フォトレジスト上の金属をも共に除去し、
熱処理して、オーム性電極とする０次に同図（ｃ）Ｋ示
すように再びフォトレジストを用いて、ゲート領域が開
口されたマスクを設け、能動層１０の表面の一部をエツ
チング除去して、溝（リセス）４を設け、ゲート金属を
被着し、ソフトオフ法により、フォトレジストを除去し
て、同図（ａ）　Ｋ示すようにゲート電極５１ソース電
極３０．ドレイン電極３１が設けられたＭ２Ｓ　ＦＥＴ
の原形が得られる。しかしこのような従来の製造方法の
問題点として、従来の密着露光方式による写真製版技術
では、ソースとドレイ／関にゲートを設ける工程（図形
位置合せ）において、均一性よくしかも微小な距＠に設
けることは極めて困難がある。−例を示せば重着露光方
式の図形位置合せ精度は１＃−１が限界である。そのた
め高精度な方法として、電子ビーム露光法やイオンシリ
ング勢の方法が考案されているが、これＫは設備に１額
な費用を要すること、ａ段階では生産性が悪いなどの問
題があること、さらに従来方法ではマスクとして、有機
物であるホトレジスト番用いている丸め、シ■ットキ金
属を形成する工＠において、不純物ガスを放出し、これ
が、シ習ットキ特性を著しく低下させてしまうこと、さ
らにホトレジストの収縮、ダレ、変形などにより、当初
に設は九ゲートノ（ターン寸法と異なることや、レジス
トの焼きつきなどの丸め、ソフトオフされなくなるなど
の根本的な問題があった。

例えば、ゲート金属は通常蒸着法などＫよって設けられ
るが、第１図（Ｃ）のフォトレジストの突出し九部分０
２が金属を被着したときの熱により変形する。リセスが
ない場合は収縮して、ゲート長が拡大し、一方すセス巾
が大きい場合には、収縮と同時にさらに変形して垂れ下
がり、いずれの場合もソフトオフが極めて困難となり、
たとえソフトオフされてもゲート長が着るしく不均一で
あった〉拡大されてしまう、従って基板加熱を要する場
合などはフォトレジストを用いた従来の製造方法は全く
適用できないなどの問題があつ九。

本発明は以上のような問題点に鑑みて、なされ丸もので
あり、その目的は蟲融点金属を用いた短ゲート電極をソ
ース電極に極力近接して、セルファライン方式で設けて
、マイクロ波特性と、生産性に優れた半導体装置の製造
方法を提供するととＫある６本発明によれば、シ請ット
キ障壁ゲート型電界効果トランジスタの製造方法におい
て、半導体基板上に材料の異なるＪＩｌｌの層と第２の
層を設け、さらにゲートパター／が設けられた第３の層
によるマスクを設け、該第３の層をマスクとして、第２
の層をさらに第１の層と開口して、半導体表面を露出し
たのち、前記第２の層の開口部を第１の開口部よりも大
きく設け、前記第３の層を除去する第１の工程と１次に
前記露出された。半導体表面を必要に応じて、エツチン
グ除去して。

４（リセス）を設けたのち、ゲート電極となる金属を全
面に被着し、さらにホトレジストを全面に設け、エツチ
ングによシ１表向よシ願次除去して。

ゲート電極領域だけを残して、他の部分の半導体基板を
露出する第２の工程と、さらに前記露出され九半導体基
板の表面を必１Ｆｋ応じて、エツチング除去し九のち、
ソースおよびドレイン金属を被着し、熱処理して、オー
ム性電極とする菖３の工程とを含むことを特徴とした半
導体装置の製造方法が得られる。

以下本発明の実施を第２図を用いて説明する。

第２図は本発明の一実施例を説明するための図で。

主要工程における半導体装置の断面（ソース電極。

ゲート電極、ドレイン電極）を模式的に示したものであ
る。同図を用いてＭｇ２　ＦＢＴの製造する場合につい
て述べる。先ず同図（ａ）　Ｋ示すように半絶縁性Ｇａ
Ａｓ半導体基板１上Ｋ　ｎ−ＧａＡｓ動作層１０が設け
られた表面に第１の層として１例えば窒化酸化膜（Ｓｉ
、Ｎ４）　２　Ｇを２００ＯＡ設け、さらＫＳｉ。

Ｎ６上に二酸化硅素（８ｉ０．）膜３０を５００ＯＡ形
成し１次に通常用いられている写真製版技術によりフォ
トレジストを用いて、ゲート領域４１が開口されたマス
ク４０を設ける０次に同図（ｂ）に示す如く、ドライエ
ツチング法によ！７８ｉ０膜３０．さらに８ｉ、Ｎ、膜
２０を連続してエツチング除去して。

それぞれ開口部３１および２１を設け、動作層１゜の表
面１１を露出する０次に同図（Ｃ）Ｋ示すように８ｉ０
．膜３０を通常用いられているフッ化アンモニウム＋弗
化水素酸の混合液を用いて、所定の寸法３２だけサイド
エツチングする。この所定の寸法は、のちにゲートとソ
ースおよびドレイン間距離に相当するものである。従っ
て、ゲート電極とソース電極間を０３μｍＫ設計した場
合には、サイドエツチングは０．３μｍすれば良い。８
１０．のナイドエツチングのとき８ｉ、Ｎ４膜は、前記
エツチング液ではほとんどエツチングされないため−Ｓ
ｉｎ、が０．３μｍＩ！度のエツチングでは８ｉ、Ｎ、
膜には全く影響を与えないので、　８ｉ、Ｎ、の開口部
２１は実質的には全く寸法変化は生じない、そしてフォ
トレジストマスク４０を除去する。次に同図（ｄ）　Ｋ
示すｊ　５に、　ｇ＊Ｋｉｅｒ、　＊、＝、ｔｕａ□１
００！！　　　　　’面をウェットエツチングして、深
さ２０００人の溝（リセス）１２を設ける。このとき、
能動層は溝の櫟さとほぼ等量、サイドエッチされるため
Ｓｉ。

Ｎ４膜（２０）は設けられた開口部２１よりも小さいた
めに、リセスされた能動層の上にヒサシ状に突出した断
面形状となる。そして同図（ｅ）　Ｋ示すように、ゲー
ト電極金属として９例えばタングステン（Ｗ）　５０を
蒸着法によシ約５０００Ａ被着し、さらにフォトレジス
ト４２を塗布して、前記開口部によって生じ友凹部に充
填する。そして、イオンシリング法によシＡｒガス中で
表面から、全面的に除去していき、能動層１００表面が
露出するまでおこなう、イオンシリングのエツチング速
度はタングステン、　８ｉ０．、７オトレジストの三者
で比較すると、毎分数十オングストロームの差異である
が、フォトレジストが最も遅い、従って、マスク４２が
完全に除され走時、ゲートは同図（ｆ）５２の如くマシ
ュルーム状のゲート電極５１が形成される０次に同図（
ｇ）の如く、必ＩＫ応じて、能動層ｌＯの表面をウェッ
トエツチングによシ除去したのち、蒸着法によシ、ソー
スおよびドレイン電極金属を被着し、これを熱処理して
、オーム性電極を得て同図（ｂ）Ｋ示す如く、マツシュ
ルーム状のゲート電極５１がソース電極６１およびドレ
イン電極が０．３μｍの間かくで設けられたＭＢ２　Ｆ
ＥＴの原形が得られる。

このようＫして得られる本発明による製造方法の特徴は
、第１Ｋゲート電極とソース電極間の極めて微小なもの
がセルファラインで形成される。

第２にホトレジストを用いずに、耐熱性の優れた材料を
マスクに用いているため、ショットキ金属の形成時に不
純物ガスの発生がないこと、さらに高温で加熱できる九
め、シ曹りトキ耐圧の向上と。

特性の均一性が可能となった。第３に半導体の基板が熱
が可能となって、従来不可能であった高融点金属の形成
が可能となり九。

以上のように本発明によれば、Ｉ！＃性の向上と。

従来設備における経済性、さらに生産性に優れた半導体
装置の製造方法である。

【図面の簡単な説明】

第１図は従来のＭＢ２　ＦｇＴの製造工程を説明するた
めの図、第２図は本発明の一実施例を説明するための図
である０図中、（１）はＧａＡｓ半絶縁性基板、　（１
０）はｎ−ＧａＡ１能動層、　（２）、　（２’）、　
（４０）、（４２）。 はホトレジストからなるマスク、（３）はソース。 ドレイン金属、　（４）、（１２）は溝、　（ｓｏ）は
ゲート金属、　　（５）、（５１）社ゲート電極、　　
（０３）、（６１）はソース電極、　（０４）、（６２
）はドレイン電極、　（２０）、（２２）は窒化膜、　
（３０）は酸化膜を示している。 代理人ノ１″′’、ｉ’ｑ　　二；　　パ第１図

Claims (1)

1. 【特許請求の範囲】 半絶縁性砒化ガリウム上にエピタキシャル成長された万
   型砒化ガリウムが設けられた半導体基板を用いて作られ
   る半導体装置の製造方法（おいて。 半導体基板上に第１の層と、鋏第１の層上に他の材料か
   らなる。第２の層と、微細な開口部を有した第３の層の
   層を設け、該！Ｉ３の層をマスクとして、第２の層を、
   さらに第１の層を開口して、半導体基板表面を露出した
   のち、前記＃Ｉ２の層の開口部を第１の開口部よシ大き
   く所定の大きさに拡大し、前記第３の層を除去し１次に
   前記露出された半導体表面を必要に応じて、エツチング
   除去して溝（リセス：　ｒｅｓｅｓｓ）を設け、ゲート
   電極となる金属を全面に被着し、さらにホトレジストを
   。 全面に設けたのち、エツチングによシ表面より順次除去
   して、ゲート電極領域だけを残して他の部分の半導体基
   板を露出し、さらに前記露出された半導体基板の表面を
   必要に応じてエツチング除去したのち、ソースおよびド
   レイン金属な被着し。 熱処理して、オーム性電極を得ることを特徴とする半導
   体装置の製造方法。