JPH0410629A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0410629A JPH0410629A JP11429590A JP11429590A JPH0410629A JP H0410629 A JPH0410629 A JP H0410629A JP 11429590 A JP11429590 A JP 11429590A JP 11429590 A JP11429590 A JP 11429590A JP H0410629 A JPH0410629 A JP H0410629A
- Authority
- JP
- Japan
- Prior art keywords
- source
- gate
- source electrode
- ion implantation
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 9
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 5
- 239000003960 organic solvent Substances 0.000 claims description 4
- -1 e.g. Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 12
- 239000002904 solvent Substances 0.000 abstract 1
- 238000001771 vacuum deposition Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 241000238557 Decapoda Species 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＧａＡｓＭＥＳＦＥＴあるいはＭＩＳＦＥＴの
製造方法において、ゲート、ドレイン耐圧の向上を目的
としてゲート電極がソース電極側にオフセットがかかる
様な微細ゲートの形成方法に関するものである。
製造方法において、ゲート、ドレイン耐圧の向上を目的
としてゲート電極がソース電極側にオフセットがかかる
様な微細ゲートの形成方法に関するものである。
第２図（ａ）〜（ｄ）は従来のＦＥＴの製造工程を示す
断面図で、図において、（１）はドレイン電極、（２）
はソース電極、（３）は能動層、（４）は砒化ガリウム
（以下ＧａＡｓと呼ぶ）基板、（５）はポジレジスト層
、（７）は蒸着されたゲートメタル、（８）は有機溶剤
例えばアセトンに浸漬後ポジレジストを溶解することに
よって、不要なパターンを除去した後形成されたゲート
である（以後、リフトオフ法と称す）。
断面図で、図において、（１）はドレイン電極、（２）
はソース電極、（３）は能動層、（４）は砒化ガリウム
（以下ＧａＡｓと呼ぶ）基板、（５）はポジレジスト層
、（７）は蒸着されたゲートメタル、（８）は有機溶剤
例えばアセトンに浸漬後ポジレジストを溶解することに
よって、不要なパターンを除去した後形成されたゲート
である（以後、リフトオフ法と称す）。
次に製造工程について説明する。
先ず第２図（ａ）に示すように、能動層（３）を有する
ＧａＡｓ基板（４）上にソース（２）、ドレイン（１）
電極を形成後、ポジレジスト（５）を塗布する。
ＧａＡｓ基板（４）上にソース（２）、ドレイン（１）
電極を形成後、ポジレジスト（５）を塗布する。
次に（ｂ）図に示す如く、写真製版を施し、ゲート用パ
ターンを形成する。
ターンを形成する。
ついで（Ｃ）図に示すように、ゲート用メタル（７）９
例えばＴｉ、Ｍｏ、Ａｕを連続的に蒸着形成する。
例えばＴｉ、Ｍｏ、Ａｕを連続的に蒸着形成する。
最後に（ｄ）図に示すように、有機溶剤９例えばアセト
ンに浸漬し、リフトオフな施し、所望のゲートパターン
（８）を形成する。
ンに浸漬し、リフトオフな施し、所望のゲートパターン
（８）を形成する。
従来の半導体装置の製造方法は以上のように構成されて
いたので、微細ゲート電極パターンを再現性よく得るに
は、高度な写真製版技術を必要とするのは勿論、微細パ
ターン形成法としてコンタクト露光法などを用いる事が
必要であるが、ウェハの反りなどにより、ゲート長のば
らつきが大きくなり、歩留りが低下するなどの問題点が
あった。
いたので、微細ゲート電極パターンを再現性よく得るに
は、高度な写真製版技術を必要とするのは勿論、微細パ
ターン形成法としてコンタクト露光法などを用いる事が
必要であるが、ウェハの反りなどにより、ゲート長のば
らつきが大きくなり、歩留りが低下するなどの問題点が
あった。
本発明は上記のような問題点を解消するためになされた
もので、簡易なプロセスでできるとともに、イオン注入
の角度及びレジスト厚でゲート長がコントロールできる
半導体装置の製造方法を得ることを目的とする。
もので、簡易なプロセスでできるとともに、イオン注入
の角度及びレジスト厚でゲート長がコントロールできる
半導体装置の製造方法を得ることを目的とする。
本発明に係る半導体装置の製造方法は、ソース、ドレイ
ン電極の側壁にサイドウオールを形成後、ソース、ドレ
インパターンの外側に写真製版を施し斜めイオン注入を
行った後、蒸着リフトオフを施したものである。
ン電極の側壁にサイドウオールを形成後、ソース、ドレ
インパターンの外側に写真製版を施し斜めイオン注入を
行った後、蒸着リフトオフを施したものである。
本発明における斜めイオン注入は、能動層上に高抵抗層
９例えばアモルファス層を形成することにより、注入さ
れなかった所を微細ゲート形成領域とする。
９例えばアモルファス層を形成することにより、注入さ
れなかった所を微細ゲート形成領域とする。
以下、本発明の一実施例を図について説明する。第１図
において、（１）はドレイン電極、（２）はソース電極
、（３）は能動層、（４）はＧａＡｓ基板、（６）は保
護膜１例えばＣＶＤ膜もしくはＳＯＧ膜、（９）はエッ
チバックで形成されたサイドウオール、（１０）はイオ
ン注入、（１１）はソース、ドレイン外側に形成された
レジストパターン、（１２）は蒸着されたゲート電極、
（８）はリフトオフ後形成されたゲートである。
において、（１）はドレイン電極、（２）はソース電極
、（３）は能動層、（４）はＧａＡｓ基板、（６）は保
護膜１例えばＣＶＤ膜もしくはＳＯＧ膜、（９）はエッ
チバックで形成されたサイドウオール、（１０）はイオ
ン注入、（１１）はソース、ドレイン外側に形成された
レジストパターン、（１２）は蒸着されたゲート電極、
（８）はリフトオフ後形成されたゲートである。
次に製造工程について説明する。
先ず第１図（ａ）に示すように、能動層（エビ層）（３
）を有するＧａＡｓ基板（４）上にソース電極（２）と
ドレイン電極（１）を形成する。
）を有するＧａＡｓ基板（４）上にソース電極（２）と
ドレイン電極（１）を形成する。
次に（ｂ）図に示すように、保護膜（６）を全面に塗布
する。さらに（Ｃ）図に示す如く、エッチバックを施し
、ソース電極（２）及びドレイン電極（１）の側面にサ
イドウオール（９）を形成する。
する。さらに（Ｃ）図に示す如く、エッチバックを施し
、ソース電極（２）及びドレイン電極（１）の側面にサ
イドウオール（９）を形成する。
次いで（ｄ）図に示すように、ソース電極（２）及びド
レイン電極（１）の外側にレジストパターン（１１）を
形成する。次に斜めイオン注入（１０）を施し、高抵抗
層（１３）、例えばアモルファス層を形成する。
レイン電極（１）の外側にレジストパターン（１１）を
形成する。次に斜めイオン注入（１０）を施し、高抵抗
層（１３）、例えばアモルファス層を形成する。
また、次に（ｅ）図に示す如く、ゲートメタル、例えば
Ｔｉ、Ｍｏ、Ａｕを連続的に蒸着する。ついで（ｆ）図
に示すように、有機溶剤９例えばアセトンに浸漬し、リ
フトオフを行いゲート（８）を得る。この時、レジスト
パターン（１１）の影となフてイオン注入（１０）され
なかったソース電極側（２）の能動層（３）部分が、ゲ
ートメタル（１２）と良好なショットキー特性を示し、
オフセットとゲートの微細化を同時兼ね備えたＦＥＴが
得られる。
Ｔｉ、Ｍｏ、Ａｕを連続的に蒸着する。ついで（ｆ）図
に示すように、有機溶剤９例えばアセトンに浸漬し、リ
フトオフを行いゲート（８）を得る。この時、レジスト
パターン（１１）の影となフてイオン注入（１０）され
なかったソース電極側（２）の能動層（３）部分が、ゲ
ートメタル（１２）と良好なショットキー特性を示し、
オフセットとゲートの微細化を同時兼ね備えたＦＥＴが
得られる。
なお、上記実施例では、能動層（３）にエビ層を有する
ＧａＡｓ基板について説明したが、これはイオン注入を
用いた能動層でも、Ｉｎｐ基板であっても同等の効果が
得られる。
ＧａＡｓ基板について説明したが、これはイオン注入を
用いた能動層でも、Ｉｎｐ基板であっても同等の効果が
得られる。
（発明の効果〕
以上のように本発明によれば、ゲート長のコントロール
をイオン注入を用いて構成したので、ゲート長のコント
ロール精度が良く、かつ、写真製版の精度がゆるくて済
み、高歩留りの半導体装置が得られるという効果がある
。
をイオン注入を用いて構成したので、ゲート長のコント
ロール精度が良く、かつ、写真製版の精度がゆるくて済
み、高歩留りの半導体装置が得られるという効果がある
。
第１図（ａ）〜（ｆ）は本発明の一実施例である半導体
装置の製造工程を示す断面図、第２図（ａ）〜（ｄ）は
従来のＦＥＴの製造工程を示す断面図である。 図において、（１）はドレイン電極、（２）はソース電
極、（３）は能動層、（４）はＧａＡｓ基板、（６）は
保護膜、（８）はゲート、（９）はサイドウオール、（
ｌＯ）はイオン注入、（１１）はレジストパターン、（
１２）は蒸着されたゲートメタルを示す。 なお、図中、同一符号は同一、または相当部分を示す。
装置の製造工程を示す断面図、第２図（ａ）〜（ｄ）は
従来のＦＥＴの製造工程を示す断面図である。 図において、（１）はドレイン電極、（２）はソース電
極、（３）は能動層、（４）はＧａＡｓ基板、（６）は
保護膜、（８）はゲート、（９）はサイドウオール、（
ｌＯ）はイオン注入、（１１）はレジストパターン、（
１２）は蒸着されたゲートメタルを示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 能動層を有する砒化ガリウム基板上にソース、ドレイ
ン電極を形成後、保護膜、例えばＣＶＤ膜もしくはＳＯ
Ｇ膜で、おおいその後ＥＣＲエッチング装置等により選
択的なエッチバックを施しソース、ドレイン電極に上記
保護膜の側壁を形成する工程と、次にレジスト、例えば
ポジ型を塗布し、写真製版を行いソース、ドレイン電極
の上部にレジストパターンが残る様に形成する工程と、
次にソース電極斜め上方よりイオン注入を行いソース、
ドレイン間のドレイン電極に接した能動層領域に高抵抗
層、例えばアモルファス層を形成する工程と、次に能動
面に対し垂直にゲート用メタル、例えばＴｉ、Ｍｏ、Ａ
ｕを連続的に蒸着後、有機溶剤、例えばアセトンに浸漬
し、レジストを溶解することにより不必要なパターンを
除去し、ソース電極側にオフセットのかかった微細ゲー
トを形成する工程とを備えた事を特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11429590A JPH0410629A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11429590A JPH0410629A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410629A true JPH0410629A (ja) | 1992-01-14 |
Family
ID=14634289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11429590A Pending JPH0410629A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410629A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002364124A (ja) * | 2001-06-12 | 2002-12-18 | Otis:Kk | 横葺き金属屋根材 |
-
1990
- 1990-04-27 JP JP11429590A patent/JPH0410629A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002364124A (ja) * | 2001-06-12 | 2002-12-18 | Otis:Kk | 横葺き金属屋根材 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4981809A (en) | Method of forming a mask pattern for the production of transistor | |
| JP2673109B2 (ja) | 自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法 | |
| JPS6351550B2 (ja) | ||
| US5587328A (en) | Method for manufacturing semiconductor device | |
| US5376812A (en) | Semiconductor device | |
| JPH0410629A (ja) | 半導体装置の製造方法 | |
| JPH065682B2 (ja) | 半導体装置の製造方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| KR100521700B1 (ko) | 반도체소자의 티형 게이트 형성방법 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JP2893776B2 (ja) | 半導体装置の製造方法 | |
| KR100264532B1 (ko) | 모드 또는 문턱전압이 각기 다른 전계효과 트랜지스터 제조 방법 | |
| JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JPH0372634A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JP3217714B2 (ja) | 電界効果トランジスタのゲート形成方法 | |
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0684954A (ja) | 半導体装置の製造方法 | |
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JPH0713959B2 (ja) | 半導体装置の製造方法 | |
| JPH01119071A (ja) | 化合物半導体電界効果トランジスタ | |
| JPH03297150A (ja) | 半導体装置の製造方法 | |
| JPH02181440A (ja) | 電界効果トランジスタの製造方法 | |
| JPH07120673B2 (ja) | ショットキゲート電界効果トランジスタの製造方法 | |
| JPH0444237A (ja) | 電界効果トランジスタの製造方法 |