JPS62162334A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ）　産業上の利用分野 本発明は、半導体装置の製造方法に関し、特に微細な線
幅の電極や配線を形成するものである。

口）従来の技術 半導体装置の電極や配線を選択的に形成する方法として
、リフトオフがある。これは基板上にレジストを塗布し
、該レジストを選択的に露光し、現像してレジストを開
孔し、その上から電極材料を蒸着させ、レジストとレジ
スト上の電極材料を除去することで、レジストの開孔部
分のみで基板上に電極を形成するものである。

一般にレジストの選択的な露光は、マスクを用いて行わ
れる。紫外線あるいは遠紫外線による露光で開孔された
レジストをマスクとして用いて形成した１極の実現可能
な最小線幅は０．５５ｍ８度である。これ以下の線幅を
得る手段としては、Ｘ線による露光や、マスクを用いず
にレジストを電子ビームで直接描画するものがある。し
かしＸ線露光の場合、Ｘ線露光用マスクの製作が難しく
、多くの工程を必要とし製作コストが高く、また電子ビ
ームで直接描画する場合は、描画時間が非常に長くなる
ので、製造能率が極端に悪く量産には不向きであるとい
った欠点を有している。

電界効果型トランジスタ（以下ＦＥＴという）、特にＧ
ａＡｓを用いたショットキ障壁によるＦＥＴは、高電子
移動度を有１゛るので超高周波数素子として使用される
。特開昭５２−４５２８０号公報に記載きれているよう
にＦＥＴのマイクロ波特性を向上させる（特に雑音指数
の低ｆｆｉ＞にはゲート長の短縮が必要である。

ハ）発明が解決しようとする問題点 上述の如く、ＦＥＴのマイクロ波特性を向上させる為に
ゲート長を短くする必要があるにも拘わらず、その線幅
はマスクパターンの転写で得られるレジストの開孔幅で
制限されていた。更にｘｉ露光や重子ビームによる直接
描画は生産性が悪く量産には不向きであった。

本発明は、従来の紫外線あるいは遠紫外線等を用いた露
光によるマスクパターンのレジストへの転写によって得
られる線幅に制限される事なく、より狭い幅の電極を形
成することを目的とするものである。

二）問題点を解決するための手段 本発明は、基板上にポジ型レジストを塗布する工程と、
該レジストをこのレジストの感度より小さい照射量の光
で選択的に露光する工程と、前記レジストの露光部分を
２０℃未満の温度の現像液にて現像除去する工程と、更
にレジストの現像除去された部分で基板表面が所定幅露
出するまでドライエンチングをする工程とを含む半導体
装置の製造方法である。

ホ）作用 ポジ型レジストをこのレジストの感度、即ちレジストを
露光した場合に露光部と未露光部のコントラストが充分
とれる光の照射量より小きい照射量の光で選択的に露光
し、２０℃未満のｍ度の現像液で現像することで、露光
部よりも狭い幅にレジストが除去されて、露光部より狭
いレジストの開孔部の形成が可能となる。

へ）　実施例 本発明方法をＦＥＴの製作に適用した場合について、以
下に第１図Ａ乃至Ｈを参照しつつ説明する。

半絶縁性ＧａＡｓ基板（１）上にｎ−型バッファ着（２
）、ｎ型動作Ｊ！ｉ（３）及びｎ′型高導伝漕（４）を
気相成長法により連続してエピタキシャル成長する（第
１図Ａ）、高導伝届（４）上にオーミック接触する金属
（例えばＡｕＧｅ−Ｎ１−Ａｕ）を選択的に蒸着してソ
ース電極（５）及びドレイン電極（６）を形成する（同
図Ｂ）０次にこの基板上全面にポジ型レジスト（７）を
塗布する（同ＩＫＣ）、ポジ型レジストとして例えばポ
リメチルメタクリレート（以下ＰＭＭＡという）があり
、このＰＭＭＡを５０００人程の膜厚に塗布する。この
ＰＭＭＡの感度（露光部と未露光部とのフントラストが
充分にとれる光の照射量）は５００ｍ　Ｊ　／　ａｍ　
２テある。レジスト（７）のプリベーキング（窒素雰囲
気中１７０℃で２０分）後、３０（１ｍ　Ｊ　／　ａｍ
　２の照射量の紫外線光で、所定のパターンが形成され
ているマスク（８）を介してレジス・　　ト（７）の露
光を行う。このときのマスク（８）のゲート電極に相当
する部位の開孔幅は０．５μｍである。次いで露光した
レジスト（７）を２０℃未満の温度の現像液（理由は後
述する）、例えば１６℃の現像液で９分間の現像処理を
施す（同図Ｄ）、するとマスク（８）の開孔幅よりも狭
い幅で露光部のレジストが除去きれるが、基板表面が露
出するには至らない、そこでレジスト（７）のボストベ
ーキング（窒素雰囲気中１２０℃で２０分）後、０２プ
ラズマによる反応性イオンエツチングで基板表面が所定
幅、例えば０．３μ露出するまでエツチングする（同図
Ｅ　）、エツチング方法は反応性イオンエツチングに限
られるものではなく、通常のプラズマエツチング等のド
ライエツチングであればよい、得られたレジスト（７）
の開孔部から基板を動作層（３）に達するまで酒石酸系
エッチャントでケミカルエツチングして、リセス部（９
）を形成する（同図Ｆ）、このリセス部にレジスト（７
）をマスクとしてショットキ金属、例えばＡｎを蒸着し
てゲート電極（１０）を形成する（同図Ｇ）。このゲー
ト電極り１０）の幅は、レジスト（７）の開孔幅の０．
３μｍであって、マスク（８）の開孔幅０．５μｍより
狭いものである。最後にレジストく７）及び該レジスト
（７）上のショットキ金属を除去してＦＥＴが完成する
（同図Ｈ）。

斯様にして得られた０、３μｍのゲート長をもっＦＥＴ
の雑音指数ＮＦｍ１ｎ及び利得Ｇａ１ｎは、従来の０．
５．ｕｍのゲート長をもっＦＥＴのＮＦｍ１ｎが２．１
ｄ　Ｂ、　Ｇａ１ｎが８．３ｄＢＳ度であるのに較べて
、ＮＦｍ１ｎが１５ｄ　Ｂ、Ｇａ１ｎが１０ｄＢと大幅
な特性改善がなされている。

尚、本実節゛例では、ソース及びドレインでの抵抗を低
減させるために、動作層上に高導伝層を成長させて、高
導伝層でオーミンク接触をとっているので、・ゲートを
極形成時にリセス部を形成して動イ′ＰＷＩを露出する
必要があるが、必ずしも高導伝層を成長させる必要はな
く、高導伝層を成長させない時は、リセス部を形成する
必要もない。

また、実施例としてＦＥＴのゲート電極を形成するもの
であるが、本発明は、ゲート電極だけでなく半導体装置
の製造過程における特定領域の選択、例えば配線層を設
ける場所の限定にも適用される。

さて、次に現像液の温度について述べる。第２図は膜厚
８６００人（７）ＰＭＭＡを第１ｖＩ！ＪＣノヨウニ開
孔幅０．５μｍのマスクを介して１５０ｍ　Ｊ　７ｃｍ
２の照射量の紫外線光で露光して、現像して得られたレ
ジストの現像除去幅（完全に基板表面が露出している訳
ではない）と現像液の温度との関係を示す図である。尚
現像時間は現像液によるレジストの溶出がなくなるまで
である。第２図かられかるように、現像液の温度が２０
℃を越えると、マスク幅０．５μｍ以上にレジストが現
像除去されてしまう、これは、現像液の温度が高いため
に現像時のレジスト溶出速度が早くなり、露光によって
化学変化が起きた部分についで化学変化の起きていない
部分をも溶出してしまうと考えられる。マスクの開孔幅
よりも広い幅でレジストが開孔諮れるということは、マ
スクの開孔幅よりも狭い幅でレジストを開孔してマスク
幅よりも狭い幅の電極を形成しようとする本発明の目的
に反するものである。

ト）　発明の効果 本発明は以上の説明から明らかな如く、レジストをこの
レジストの感度より小さい照射量の光で選択的に露光し
て、２０℃未満の温度の現像液で現像することで、露光
幅よりも狭い幅でレジストの部分除去がされて、その後
のドライエツチングでレジスト下の基板表面の露出そし
て露光幅よりも狭い幅でレジストの開孔がされる。この
レジストをマスクとして形成したゲート電極は、マスゲ
を介しての露光幅よりも狭い幅に形成される。即ち、従
来のフォトエツチングで実現可能な線幅よりも狭い線幅
のゲート電極が形成されて、ゲート長を短くできるので
、ＦＥＴの特性、特に雑音指数の改善が図られる。

【図面の簡単な説明】 第１図Ａ乃至Ｈは本発明方法の一実施例の工程説明図、
第２図は現像液の温度とレジストの現像除去幅との関係
を示す図である。 （１）・・・半絶縁性ＧａＡｓ基板、（３）・・・動作
層、（５）ソース電極、（６）・・・ドレイン電極、（
７）・・・レジスト、（８）・・・マスク、　（１０）
・・・ゲート電極。

Claims (1)

【特許請求の範囲】
1. １）基板上にポジ型レジストを塗布する工程と、該レジ
   ストをこのレジストの感度より小さい照射量の光で選択
   的に露光する工程と、前記レジストの露光部分を２０℃
   未満の温度の現像液にて現像除去する工程と、更にレジ
   ストの現像除去された部分で基板表面が所定幅露出する
   までドライエッチングをする工程とを含むことを特徴と
   する半導体装置の製造方法。