JP3591762B2 - パターンの形成方法 - Google Patents
パターンの形成方法 Download PDFInfo
- Publication number
- JP3591762B2 JP3591762B2 JP22506298A JP22506298A JP3591762B2 JP 3591762 B2 JP3591762 B2 JP 3591762B2 JP 22506298 A JP22506298 A JP 22506298A JP 22506298 A JP22506298 A JP 22506298A JP 3591762 B2 JP3591762 B2 JP 3591762B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- forming
- gate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 38
- 230000007261 regionalization Effects 0.000 title claims 2
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 230000010363 phase shift Effects 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 239000003513 alkali Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000005669 field effect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はパターンの形成方法に関する。特に、ＭＥＳＦＥＴやＨＦＥＴ等の電界効果型半導体装置において、微細な線幅のパターン、特に微細なゲート長のゲート電極を形成するための方法に関する。
【０００２】
【従来の技術】
（第１の従来例）
従来における、断面Ｔ型ゲート電極を有する電界効果型トランジスタの一般的な形成工程を図１に示す。この第１の従来例にあっては、化合物半導体基板１上にソース電極２とドレイン電極３を形成した［図１（ａ）］後、ソース及びドレイン電極２，３の上から半導体基板１上に下層レジスト４を塗布形成し、光露光と現像により下層レジスト４にゲートパターンとなる開口５を形成する［図１（ｂ）］。下層レジスト４を高温で熱処理した後、下層レジスト４の上に上層レジスト６を塗布し、この上層レジスト６に、下層レジスト４の開口５に対向させて逆テーパー状の開口７をあける［図１（ｃ）］。ついで、上層レジスト６の開口７及び下層レジスト４の開口５を通じて半導体基板１上にゲート金属を蒸着させ、不要なゲート金属とレジスト４，６を除去することによってリフトオフ法で断面Ｔ型のゲート電極８を形成している［図１（ｄ）］。
【０００３】
（第２の従来例）
また、図２は開口寸法の微細化を実現するため、レジストのミキシング効果を利用した微細パターンの形成方法を示す。この第２の従来例にあっては、ソース電極２及びドレイン電極３を形成された化合物半導体基板１［図２（ａ）］の上に下層レジスト４を塗布した後、電子線により所望部分を露光し現像することにより、下層レジスト４にゲートパターンとなる開口５を形成する［図２（ｂ）］。ついで、下層レジスト４の開口５を覆うようにして下層レジスト４の上にミキシング層形成用の樹脂９を塗布し［図２（ｃ）］、不要な樹脂９を除去することによって下層レジスト４の上にミキシング層１０を形成すると共にミキシング層１０に開口１１を形成する［図２（ｄ）］。このときミキシング層１０は下層レジスト４の表面を覆っているので、ミキシング層１０の開口１１は下層レジスト４の開口５よりも狭いものとなる。このミキシング層１０の上に上層レジスト６を塗布し、ミキシング層１０の開口１１に対向させて上層レジスト６に逆テーパー状の開口７をあける［図２（ｅ）］。ついで、上層レジスト６の開口７及びミキシング層１０の開口１１を通じて半導体基板１上にゲート金属を蒸着させ、不要なゲート金属とレジスト４，６等を除去することによってリフトオフ法で断面Ｔ型のゲート電極８を形成する［図２（ｆ）］。この方法によれば、ゲート電極８のゲート長は、ミキシング層１０を設けない場合に比べてミキシング層１０の膜厚の２倍分だけ短くなるので、微細パターンの形成が可能になる。
【０００４】
（第３の従来例）
また、従来より微細ゲート電極を形成する方法としては、図３に示すダミーゲート法が知られている。この第３の従来例にあっては、ソース電極２及びドレイン電極３を形成された化合物半導体基板１の上にレジストを用いてダミーゲート１２を作製する［図３（ａ）］。つぎに、ダミーゲート１２を反転させるための絶縁膜１３をダミーゲート１２の上から半導体基板１上に堆積させ［図３（ｂ）］、ダミーゲート１２を除去することによって絶縁膜１３に反転開口パターン１４を形成する［図３（ｃ）］。この後、絶縁膜１３の上に上層レジスト６を塗布し、絶縁膜１３の開口１４に対向させて上層レジスト６に逆テーパー状の開口７をあける［図３（ｄ）］。ついで、上層レジスト６の開口７及び絶縁膜１３の反転開口パターン１４を通じて半導体基板１上にゲート金属を蒸着させ、不要なゲート金属と上層レジスト６を除去することによってリフトオフ法で断面Ｔ型のゲート電極８を形成する［図３（ｅ）］。通常の光露光法の解像限界が０．５μｍであるのに対し、このダミーゲート法では、ダミーゲート１２を微細に加工することによってゲート電極のゲート長をさらに微細にすることができる。
【０００５】
また、ダミーゲート１２を作製するのに、位相シフトマスクを用いれば、光パターンで容易に０．３μｍ程度の微細パターンが得られることが知られている。位相シフトマスク１５とは、図４に示すように、透明なフォトマスク１６の上にシフタ１７を設けたものであり、この位相シフトマスク１５に紫外線を照射すると、位相シフトマスク１５を透過した光の強度分布は、シフタ１７のエッジで局所的に大きくなる。よって、位相シフトマスク１５を用いてポジ型レジストに露光することにより半導体基板１の上に微細なダミーゲート１２を作製することができ、最終的には微細なゲート長のゲート電極８を得ることができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記第１の従来例のように光露光で下層レジスト４にゲート電極形成用の開口５をあける方法では、０．５μｍ程度のゲート長が限界であり、これ以下の微細なゲート長を実現することはできない。
【０００７】
また、上記の第２の従来例のように、ミキシング層１０を用いる方法では、ミキシング層形成層の抜きパターン（下層レジスト４の開口５）によってミキシング層１０を形成しているので、ゲート長は光露光による限界０．５μｍに対して０．４μｍが限界であった。さらに、この方法では、ゲートパターンの微細化に有効な位相シフトマスク法を用いることができないという難点もあった。もっとも、下層レジスト４にネガ型レジストを用い、下層レジスト４に開口５をあけるのに位相シフトマスク１５を用いることはできるが、ネガ型レジストでは一般的に解像性が悪く、微細パターンを得ることができない。しかも、化学増幅型に代表される高解像ネガレジストは、再現性が悪く、制御が困難である。
【０００８】
また、上記の第３の従来例のように、ダミーゲート１２を用いてゲート電極８を形成する方法では、微細なゲート長を実現することができるが、より一層微細なゲート長を実現することが望まれている。さらには、ダミーゲート１２を用いる方法では、断面Ｔ型ゲート電極の周辺に絶縁膜１３が存在しているので、ゲート寄生容量が増大し、電界効果型トランジスタの高周波特性を劣化させる問題があった。しかも、ダミーゲート１２の反転に用いる絶縁膜１３を形成するためには、大型設備を必要とするので、製造コストが増加し、また半導体基板１にダメージが混入しやすかった。
【０００９】
本発明は上述の技術的問題点を解決するためになされたものであり、その目的とするところは、より一層微細な電極パターンを得ることができるパターンの形成方法を提供することにある。
【００１０】
【発明の開示】
請求項１に記載したパターンの形成方法は、半導体基板上に一方の感光型の光露光用のレジストと位相シフトマスクを用いてダミーパターンを形成する工程と、他方の感光型の光露光用のレジストを用いて、前記ダミーパターンを埋め込むようにして半導体基板上にレジストマスクを塗布する工程と、熱処理を施すことによって前記ダミーパターンと前記レジストマスクとの界面にミキシング層を形成する工程と、ドライエッチングによって前記ダミーパターン上方の前記レジストマスクと前記ミキシング層とを除去して前記ダミーパターンの上面を露出させる工程と、前記ミキシング層及び前記レジストマスクが不要な薬剤を用いて前記ダミーパターンを溶解除去する工程とを有することを特徴としている。ここで、レジストの感光型とはポジ型とネガ型をいう。
【００１１】
ダミーゲートのようなダミーパターンを用いれば、微細なパターンを得ることができることはよく知られている。特に、位相シフトマスクを用いることにより、非常に微細なパターンが得られる。本発明においては、感光型の異なるレジストの界面に現像液不溶のミキシング層が生じることを利用して、ダミーパターンの表面にミキシング層を形成しているので、ダミーパターンを溶解除去したとき、残ったミキシング層のためダミーパターンの跡にできる開口の幅は、もとのダミーパターンの幅よりも狭いものとなる。従って、本発明によれば、ダミーゲート法などにより得られるパターンよりも一層微細な開口パターンを得ることができる。あるいは、この開口パターン内にゲート電極のような金属パターン等を作ることによって、従来のダミーゲート法による金属パターンよりも一層微細なパターンを得ることができる。
【００１２】
具体的には、ダミーパターンはポジ型レジストで形成し、レジストマスクはネガ型レジストで形成するのが望ましい。ポジ型レジストを用いることにより、光露光で微細なダミーパターンを得ることができるので、最終的に得られるパターンもより一層微細化することができる。この場合には、レジストマスクをドライエッチングしてダミーパターンを露出させた後、アルカリ現像液を用いればダミーパターンを選択的に溶解除去することができる。
【００１３】
また、本発明によれば、電子露光の必要がないので、微細なゲート電極を容易に製作することができ、また、絶縁膜の形成の必要がないので、製造設備も簡略化でき、製造コストも安価になる。さらに、ミキシング層の開口内にゲート電極を形成した後には、レジストマスク及びミキシング層を除去すれば、ゲート電極の周辺は空間となるので、ゲート寄生容量の増加を抑制し、電界効果型トランジスタの高周波特性劣化を防止できる。
【００１４】
【発明の実施の形態】
図５は本発明の一実施形態によるゲート電極の形成方法を説明する図である。例えば、ＧａＡｓＭＥＳＦＥＴやＨＦＥＴ（ヘテロ接合電界効果型トランジスタ）等の電界効果型トランジスタにおいて、断面Ｔ型のゲート電極を形成する場合を表わしている。
【００１５】
以下、この方法を図５に従って説明する。まず、表面にエピタキシャル成長層を形成されたＧａＡｓ基板等の化合物半導体基板２１の上にソース電極２２とドレイン電極２３を設ける。ソース及びドレイン電極２２，２３を設けた半導体基板２１上にポジ型レジスト（例えば、ＰＦｉ２６Ａ：住友化学工業製）を１μｍの膜厚に形成し、位相シフトマスクを用いた光露光と現像により、ポジ型レジストからなる例えば０．３μｍの幅（ダミーゲート長）のダミーゲート２４を形成する［図５（ａ）］。
【００１６】
次に、ダミーゲート２４を覆うようにしてネガ型レジスト２５（例えば、ＯＭＲ−８５：東京応化工業製）を１μｍの厚みに塗布形成する［図５（ｂ）］。この後、２０℃〜１２０℃の温度範囲で、６０分以下の処理条件で熱処理を行う。この熱処理によってポジ型レジストからなるダミーゲート２４とネガ型レジスト２５との境界面には、ポジ型レジストとネガ型レジストが拡散または反応しあって、図６に示すようにアルカリ現像液不溶のミキシング層２６が形成される。ここで、上記熱処理条件によれば、安定な膜圧のミキシング層２６を形成することができる。
【００１７】
この後、ＲＩＥ等のドライエッチング装置を用いてネガ型レジスト２５をエッチング除去し、ダミーゲート２４の上面を露出させる［図５（ｃ）］。ダミーゲート２４の上面を露出させたら、アルカリ現像液を用いてダミーゲート２４のみを選択的に除去し、ダミーゲート２４が除去された跡の反転開口２７を得る［図５（ｄ）］。
【００１８】
具体的にいうと、ダミーゲート２４の頭出しには、例えばＯ２ガスを用いたドライエッチング法を用いてネガ型レジスト２５を除去する。ダミーゲート２４を露出させたら半導体基板２１の全面に光露光を行い、ダミーゲート２４であるポジ型レジストを充分に感光させた後、通常のアルカリ現像液（例えば、ＮＭＤ−３：東京応化工業製）を用いてダミーゲート２４を除去する。このような方法によれば、ダミーゲート２４を反転させるのに絶縁膜を形成する必要がなく、半導体基板２１へのダメージがない。また、アルカリ現像において、ミキシング層２６は不溶であり、感光除去されないため、目標とする開口寸法を忠実に得ることができる。
【００１９】
こうして得た反転開口２７においては、図７に示すように、ミキシング層２６は除去されることなく残っているので、反転開口２７の開口幅は位相シフトマスクを用いて形成された微細なダミーゲート２４の幅よりも一層狭くなっており、単にダミーゲート２４を反転させた開口の幅よりも微細な開口パターンが得られる。
【００２０】
ついで、例えば１８０℃の雰囲気で１５分のベーキング処理を行った後、画像反転レジスト（例えば、ＡＺ５２１４Ｅ：ヘキストジャパン製）を用いて上層レジスト２８を塗布し、この上層レジスト２８に逆テーパー形状の開口パターン２９を形成する［図５（ｅ）］。
【００２１】
最後に、真空蒸着法を用いて、上層レジスト２８の開口２９及びミキシング層２６の開口２７内にゲート金属（例えば、下層よりＴｉ、Ｐｔ、Ａｕからなる積層体）を堆積させ、不要なゲート金属とレジストを除去することによってリフトオフ法で断面Ｔ型のゲート電極３０を形成する［図５（ｆ）］。
【００２２】
上記のようにしてゲート電極３０を形成すれば、光露光を用いた微細パターンの形成に適した位相シフトマスク法により微細な線幅のダミーゲート２４を得ることができ、さらにダミーゲート２４とその反転材であるネガ型レジスト２５との界面に現像液不溶のミキシング層２６が形成されるので、ダミーゲート２４を現像によって除去すると、解像限界ないし初期ダミーゲート長よりも狭い寸法のゲート開口パターンが得られ、従来のダミーゲート法よりもさらに微細なゲート長のゲート電極が得られる。
【００２３】
図８は、位相シフトマスクを用いて形成されたダミーゲートの線幅（ダミーゲート長）と、本発明の方法により得られた反転パターン幅（ミキシング層の開口幅）を示すものである。この図によれば、ステッパーの露光エネルギーが例えば１５０ｍＪ／ｃｍ２の場合では、０ ． ３μｍのダミーゲートが得られるのに対し、反転パターンひいてはゲート長は０ ． ２μｍ程度となる。従って、図８に示しているように、ゲート長をほぼ０．０５〜０．１μｍ程度に短縮することができる。
【００２４】
また、本発明の方法によれば、ゲート電極形成に用いたレジストは、最終的に全て除去されるため、Ｔ型ゲート電極の周辺は空隙となり、寄生容量を小さくできる。さらに、第３の従来例として説明した従来のダミーゲート法のように、ダミーゲートを微細加工する際の厳重な工程管理を必要とすることなく微細なパターンが形成できる。また、絶縁膜を用いないので、絶縁膜形成による製造コストの増加、寄生容量の増加、およびダメージの混入がない。また、この実施形態で用いたネガレジストは、反転材料とミキシング形成材料の双方の機能を備えているため、第２及び第３の従来例の長所も安価に得られる。
【００２５】
以上の結果、本発明によれば、高周波特性に優れた微細ゲート電極を有する電界効果型トランジスタを、歩留まり良く、安価に形成することが可能となる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、第１の従来例によるゲート電極の形成方法を説明する図である。
【図２】（ａ）〜（ｆ）は、第２の従来例によるゲート電極の形成方法を説明する図である。
【図３】（ａ）〜（ｅ）は、第３の従来例によるゲート電極の形成方法を説明する図である。
【図４】位相シフトマスクの説明図である。
【図５】（ａ）〜（ｆ）は、本発明の一実施形態によるゲート電極の形成方法を説明する図である。
【図６】同上のゲート電極形成工程の一部を拡大して示す図である。
【図７】同上のゲート電極形成工程の一部を拡大して示す図である。
【図８】ダミーゲートのダミーゲート長とミキシング層の開口幅とを比較して示す図である。
【符号の説明】
２４ ダミーゲート
２５ ネガ型レジスト
２６ ミキシング層
２７ 反転開口
２８ 上層レジスト
３０ ゲート電極
【発明の属する技術分野】
本発明はパターンの形成方法に関する。特に、ＭＥＳＦＥＴやＨＦＥＴ等の電界効果型半導体装置において、微細な線幅のパターン、特に微細なゲート長のゲート電極を形成するための方法に関する。
【０００２】
【従来の技術】
（第１の従来例）
従来における、断面Ｔ型ゲート電極を有する電界効果型トランジスタの一般的な形成工程を図１に示す。この第１の従来例にあっては、化合物半導体基板１上にソース電極２とドレイン電極３を形成した［図１（ａ）］後、ソース及びドレイン電極２，３の上から半導体基板１上に下層レジスト４を塗布形成し、光露光と現像により下層レジスト４にゲートパターンとなる開口５を形成する［図１（ｂ）］。下層レジスト４を高温で熱処理した後、下層レジスト４の上に上層レジスト６を塗布し、この上層レジスト６に、下層レジスト４の開口５に対向させて逆テーパー状の開口７をあける［図１（ｃ）］。ついで、上層レジスト６の開口７及び下層レジスト４の開口５を通じて半導体基板１上にゲート金属を蒸着させ、不要なゲート金属とレジスト４，６を除去することによってリフトオフ法で断面Ｔ型のゲート電極８を形成している［図１（ｄ）］。
【０００３】
（第２の従来例）
また、図２は開口寸法の微細化を実現するため、レジストのミキシング効果を利用した微細パターンの形成方法を示す。この第２の従来例にあっては、ソース電極２及びドレイン電極３を形成された化合物半導体基板１［図２（ａ）］の上に下層レジスト４を塗布した後、電子線により所望部分を露光し現像することにより、下層レジスト４にゲートパターンとなる開口５を形成する［図２（ｂ）］。ついで、下層レジスト４の開口５を覆うようにして下層レジスト４の上にミキシング層形成用の樹脂９を塗布し［図２（ｃ）］、不要な樹脂９を除去することによって下層レジスト４の上にミキシング層１０を形成すると共にミキシング層１０に開口１１を形成する［図２（ｄ）］。このときミキシング層１０は下層レジスト４の表面を覆っているので、ミキシング層１０の開口１１は下層レジスト４の開口５よりも狭いものとなる。このミキシング層１０の上に上層レジスト６を塗布し、ミキシング層１０の開口１１に対向させて上層レジスト６に逆テーパー状の開口７をあける［図２（ｅ）］。ついで、上層レジスト６の開口７及びミキシング層１０の開口１１を通じて半導体基板１上にゲート金属を蒸着させ、不要なゲート金属とレジスト４，６等を除去することによってリフトオフ法で断面Ｔ型のゲート電極８を形成する［図２（ｆ）］。この方法によれば、ゲート電極８のゲート長は、ミキシング層１０を設けない場合に比べてミキシング層１０の膜厚の２倍分だけ短くなるので、微細パターンの形成が可能になる。
【０００４】
（第３の従来例）
また、従来より微細ゲート電極を形成する方法としては、図３に示すダミーゲート法が知られている。この第３の従来例にあっては、ソース電極２及びドレイン電極３を形成された化合物半導体基板１の上にレジストを用いてダミーゲート１２を作製する［図３（ａ）］。つぎに、ダミーゲート１２を反転させるための絶縁膜１３をダミーゲート１２の上から半導体基板１上に堆積させ［図３（ｂ）］、ダミーゲート１２を除去することによって絶縁膜１３に反転開口パターン１４を形成する［図３（ｃ）］。この後、絶縁膜１３の上に上層レジスト６を塗布し、絶縁膜１３の開口１４に対向させて上層レジスト６に逆テーパー状の開口７をあける［図３（ｄ）］。ついで、上層レジスト６の開口７及び絶縁膜１３の反転開口パターン１４を通じて半導体基板１上にゲート金属を蒸着させ、不要なゲート金属と上層レジスト６を除去することによってリフトオフ法で断面Ｔ型のゲート電極８を形成する［図３（ｅ）］。通常の光露光法の解像限界が０．５μｍであるのに対し、このダミーゲート法では、ダミーゲート１２を微細に加工することによってゲート電極のゲート長をさらに微細にすることができる。
【０００５】
また、ダミーゲート１２を作製するのに、位相シフトマスクを用いれば、光パターンで容易に０．３μｍ程度の微細パターンが得られることが知られている。位相シフトマスク１５とは、図４に示すように、透明なフォトマスク１６の上にシフタ１７を設けたものであり、この位相シフトマスク１５に紫外線を照射すると、位相シフトマスク１５を透過した光の強度分布は、シフタ１７のエッジで局所的に大きくなる。よって、位相シフトマスク１５を用いてポジ型レジストに露光することにより半導体基板１の上に微細なダミーゲート１２を作製することができ、最終的には微細なゲート長のゲート電極８を得ることができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記第１の従来例のように光露光で下層レジスト４にゲート電極形成用の開口５をあける方法では、０．５μｍ程度のゲート長が限界であり、これ以下の微細なゲート長を実現することはできない。
【０００７】
また、上記の第２の従来例のように、ミキシング層１０を用いる方法では、ミキシング層形成層の抜きパターン（下層レジスト４の開口５）によってミキシング層１０を形成しているので、ゲート長は光露光による限界０．５μｍに対して０．４μｍが限界であった。さらに、この方法では、ゲートパターンの微細化に有効な位相シフトマスク法を用いることができないという難点もあった。もっとも、下層レジスト４にネガ型レジストを用い、下層レジスト４に開口５をあけるのに位相シフトマスク１５を用いることはできるが、ネガ型レジストでは一般的に解像性が悪く、微細パターンを得ることができない。しかも、化学増幅型に代表される高解像ネガレジストは、再現性が悪く、制御が困難である。
【０００８】
また、上記の第３の従来例のように、ダミーゲート１２を用いてゲート電極８を形成する方法では、微細なゲート長を実現することができるが、より一層微細なゲート長を実現することが望まれている。さらには、ダミーゲート１２を用いる方法では、断面Ｔ型ゲート電極の周辺に絶縁膜１３が存在しているので、ゲート寄生容量が増大し、電界効果型トランジスタの高周波特性を劣化させる問題があった。しかも、ダミーゲート１２の反転に用いる絶縁膜１３を形成するためには、大型設備を必要とするので、製造コストが増加し、また半導体基板１にダメージが混入しやすかった。
【０００９】
本発明は上述の技術的問題点を解決するためになされたものであり、その目的とするところは、より一層微細な電極パターンを得ることができるパターンの形成方法を提供することにある。
【００１０】
【発明の開示】
請求項１に記載したパターンの形成方法は、半導体基板上に一方の感光型の光露光用のレジストと位相シフトマスクを用いてダミーパターンを形成する工程と、他方の感光型の光露光用のレジストを用いて、前記ダミーパターンを埋め込むようにして半導体基板上にレジストマスクを塗布する工程と、熱処理を施すことによって前記ダミーパターンと前記レジストマスクとの界面にミキシング層を形成する工程と、ドライエッチングによって前記ダミーパターン上方の前記レジストマスクと前記ミキシング層とを除去して前記ダミーパターンの上面を露出させる工程と、前記ミキシング層及び前記レジストマスクが不要な薬剤を用いて前記ダミーパターンを溶解除去する工程とを有することを特徴としている。ここで、レジストの感光型とはポジ型とネガ型をいう。
【００１１】
ダミーゲートのようなダミーパターンを用いれば、微細なパターンを得ることができることはよく知られている。特に、位相シフトマスクを用いることにより、非常に微細なパターンが得られる。本発明においては、感光型の異なるレジストの界面に現像液不溶のミキシング層が生じることを利用して、ダミーパターンの表面にミキシング層を形成しているので、ダミーパターンを溶解除去したとき、残ったミキシング層のためダミーパターンの跡にできる開口の幅は、もとのダミーパターンの幅よりも狭いものとなる。従って、本発明によれば、ダミーゲート法などにより得られるパターンよりも一層微細な開口パターンを得ることができる。あるいは、この開口パターン内にゲート電極のような金属パターン等を作ることによって、従来のダミーゲート法による金属パターンよりも一層微細なパターンを得ることができる。
【００１２】
具体的には、ダミーパターンはポジ型レジストで形成し、レジストマスクはネガ型レジストで形成するのが望ましい。ポジ型レジストを用いることにより、光露光で微細なダミーパターンを得ることができるので、最終的に得られるパターンもより一層微細化することができる。この場合には、レジストマスクをドライエッチングしてダミーパターンを露出させた後、アルカリ現像液を用いればダミーパターンを選択的に溶解除去することができる。
【００１３】
また、本発明によれば、電子露光の必要がないので、微細なゲート電極を容易に製作することができ、また、絶縁膜の形成の必要がないので、製造設備も簡略化でき、製造コストも安価になる。さらに、ミキシング層の開口内にゲート電極を形成した後には、レジストマスク及びミキシング層を除去すれば、ゲート電極の周辺は空間となるので、ゲート寄生容量の増加を抑制し、電界効果型トランジスタの高周波特性劣化を防止できる。
【００１４】
【発明の実施の形態】
図５は本発明の一実施形態によるゲート電極の形成方法を説明する図である。例えば、ＧａＡｓＭＥＳＦＥＴやＨＦＥＴ（ヘテロ接合電界効果型トランジスタ）等の電界効果型トランジスタにおいて、断面Ｔ型のゲート電極を形成する場合を表わしている。
【００１５】
以下、この方法を図５に従って説明する。まず、表面にエピタキシャル成長層を形成されたＧａＡｓ基板等の化合物半導体基板２１の上にソース電極２２とドレイン電極２３を設ける。ソース及びドレイン電極２２，２３を設けた半導体基板２１上にポジ型レジスト（例えば、ＰＦｉ２６Ａ：住友化学工業製）を１μｍの膜厚に形成し、位相シフトマスクを用いた光露光と現像により、ポジ型レジストからなる例えば０．３μｍの幅（ダミーゲート長）のダミーゲート２４を形成する［図５（ａ）］。
【００１６】
次に、ダミーゲート２４を覆うようにしてネガ型レジスト２５（例えば、ＯＭＲ−８５：東京応化工業製）を１μｍの厚みに塗布形成する［図５（ｂ）］。この後、２０℃〜１２０℃の温度範囲で、６０分以下の処理条件で熱処理を行う。この熱処理によってポジ型レジストからなるダミーゲート２４とネガ型レジスト２５との境界面には、ポジ型レジストとネガ型レジストが拡散または反応しあって、図６に示すようにアルカリ現像液不溶のミキシング層２６が形成される。ここで、上記熱処理条件によれば、安定な膜圧のミキシング層２６を形成することができる。
【００１７】
この後、ＲＩＥ等のドライエッチング装置を用いてネガ型レジスト２５をエッチング除去し、ダミーゲート２４の上面を露出させる［図５（ｃ）］。ダミーゲート２４の上面を露出させたら、アルカリ現像液を用いてダミーゲート２４のみを選択的に除去し、ダミーゲート２４が除去された跡の反転開口２７を得る［図５（ｄ）］。
【００１８】
具体的にいうと、ダミーゲート２４の頭出しには、例えばＯ２ガスを用いたドライエッチング法を用いてネガ型レジスト２５を除去する。ダミーゲート２４を露出させたら半導体基板２１の全面に光露光を行い、ダミーゲート２４であるポジ型レジストを充分に感光させた後、通常のアルカリ現像液（例えば、ＮＭＤ−３：東京応化工業製）を用いてダミーゲート２４を除去する。このような方法によれば、ダミーゲート２４を反転させるのに絶縁膜を形成する必要がなく、半導体基板２１へのダメージがない。また、アルカリ現像において、ミキシング層２６は不溶であり、感光除去されないため、目標とする開口寸法を忠実に得ることができる。
【００１９】
こうして得た反転開口２７においては、図７に示すように、ミキシング層２６は除去されることなく残っているので、反転開口２７の開口幅は位相シフトマスクを用いて形成された微細なダミーゲート２４の幅よりも一層狭くなっており、単にダミーゲート２４を反転させた開口の幅よりも微細な開口パターンが得られる。
【００２０】
ついで、例えば１８０℃の雰囲気で１５分のベーキング処理を行った後、画像反転レジスト（例えば、ＡＺ５２１４Ｅ：ヘキストジャパン製）を用いて上層レジスト２８を塗布し、この上層レジスト２８に逆テーパー形状の開口パターン２９を形成する［図５（ｅ）］。
【００２１】
最後に、真空蒸着法を用いて、上層レジスト２８の開口２９及びミキシング層２６の開口２７内にゲート金属（例えば、下層よりＴｉ、Ｐｔ、Ａｕからなる積層体）を堆積させ、不要なゲート金属とレジストを除去することによってリフトオフ法で断面Ｔ型のゲート電極３０を形成する［図５（ｆ）］。
【００２２】
上記のようにしてゲート電極３０を形成すれば、光露光を用いた微細パターンの形成に適した位相シフトマスク法により微細な線幅のダミーゲート２４を得ることができ、さらにダミーゲート２４とその反転材であるネガ型レジスト２５との界面に現像液不溶のミキシング層２６が形成されるので、ダミーゲート２４を現像によって除去すると、解像限界ないし初期ダミーゲート長よりも狭い寸法のゲート開口パターンが得られ、従来のダミーゲート法よりもさらに微細なゲート長のゲート電極が得られる。
【００２３】
図８は、位相シフトマスクを用いて形成されたダミーゲートの線幅（ダミーゲート長）と、本発明の方法により得られた反転パターン幅（ミキシング層の開口幅）を示すものである。この図によれば、ステッパーの露光エネルギーが例えば１５０ｍＪ／ｃｍ２の場合では、０ ． ３μｍのダミーゲートが得られるのに対し、反転パターンひいてはゲート長は０ ． ２μｍ程度となる。従って、図８に示しているように、ゲート長をほぼ０．０５〜０．１μｍ程度に短縮することができる。
【００２４】
また、本発明の方法によれば、ゲート電極形成に用いたレジストは、最終的に全て除去されるため、Ｔ型ゲート電極の周辺は空隙となり、寄生容量を小さくできる。さらに、第３の従来例として説明した従来のダミーゲート法のように、ダミーゲートを微細加工する際の厳重な工程管理を必要とすることなく微細なパターンが形成できる。また、絶縁膜を用いないので、絶縁膜形成による製造コストの増加、寄生容量の増加、およびダメージの混入がない。また、この実施形態で用いたネガレジストは、反転材料とミキシング形成材料の双方の機能を備えているため、第２及び第３の従来例の長所も安価に得られる。
【００２５】
以上の結果、本発明によれば、高周波特性に優れた微細ゲート電極を有する電界効果型トランジスタを、歩留まり良く、安価に形成することが可能となる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、第１の従来例によるゲート電極の形成方法を説明する図である。
【図２】（ａ）〜（ｆ）は、第２の従来例によるゲート電極の形成方法を説明する図である。
【図３】（ａ）〜（ｅ）は、第３の従来例によるゲート電極の形成方法を説明する図である。
【図４】位相シフトマスクの説明図である。
【図５】（ａ）〜（ｆ）は、本発明の一実施形態によるゲート電極の形成方法を説明する図である。
【図６】同上のゲート電極形成工程の一部を拡大して示す図である。
【図７】同上のゲート電極形成工程の一部を拡大して示す図である。
【図８】ダミーゲートのダミーゲート長とミキシング層の開口幅とを比較して示す図である。
【符号の説明】
２４ ダミーゲート
２５ ネガ型レジスト
２６ ミキシング層
２７ 反転開口
２８ 上層レジスト
３０ ゲート電極
Claims (3)
- 半導体基板上に一方の感光型の光露光用のレジストと位相シフトマスクを用いてダミーパターンを形成する工程と、
他方の感光型の光露光用のレジストを用いて、前記ダミーパターンを埋め込むようにして半導体基板上にレジストマスクを塗布する工程と、
熱処理を施すことによって前記ダミーパターンと前記レジストマスクとの界面にミキシング層を形成する工程と、
ドライエッチングによって前記ダミーパターン上方の前記レジストマスクと前記ミキシング層とを除去して前記ダミーパターンの上面を露出させる工程と、
前記ミキシング層及び前記レジストマスクが不要な薬剤を用いて前記ダミーパターンを溶解除去する工程と、
を有することを特徴とするパターンの形成方法。 - ポジ型レジストにより前記ダミーパターンを形成し、ネガ型レジストにより前記レジストマスクを形成し、前記レジストマスクをドライエッチングすることによって前記ダミーパターンを露出させた後、アルカリ現像液を用いて前記ダミーパターンを選択的に溶解除去することを特徴とする、請求項１に記載のパターン形成方法。
- 前記ダミーパターンが除去された跡の開口にゲート電極を形成する工程と、前記レジストマスク及びミキシング層を除去する工程とを、さらに有することを特徴とする、請求項１又は２に記載のパターン形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22506298A JP3591762B2 (ja) | 1998-08-07 | 1998-08-07 | パターンの形成方法 |
| US09/356,547 US6180528B1 (en) | 1998-08-07 | 1999-07-19 | Method for forming a minute resist pattern and method for forming a gate electrode |
| DE69940628T DE69940628D1 (de) | 1998-08-07 | 1999-07-22 | Verfahren zur Herstellung eines kleinen Resistmusters sowie Verfahren zur Herstellung einer Gateelektrode |
| EP99114433A EP0978869B1 (en) | 1998-08-07 | 1999-07-22 | Method for forming a minute resist pattern and method for forming a gate electrode |
| KR1019990032412A KR100303767B1 (ko) | 1998-08-07 | 1999-08-07 | 미세한 레지스트 패턴의 형성 방법 및 게이트 전극의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22506298A JP3591762B2 (ja) | 1998-08-07 | 1998-08-07 | パターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058418A JP2000058418A (ja) | 2000-02-25 |
| JP3591762B2 true JP3591762B2 (ja) | 2004-11-24 |
Family
ID=16823449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22506298A Expired - Lifetime JP3591762B2 (ja) | 1998-08-07 | 1998-08-07 | パターンの形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6180528B1 (ja) |
| EP (1) | EP0978869B1 (ja) |
| JP (1) | JP3591762B2 (ja) |
| KR (1) | KR100303767B1 (ja) |
| DE (1) | DE69940628D1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4093395B2 (ja) * | 2001-08-03 | 2008-06-04 | 富士通株式会社 | 半導体装置とその製造方法 |
| JP2003273131A (ja) * | 2002-01-10 | 2003-09-26 | Murata Mfg Co Ltd | 微細電極形成用マスキング部材およびその製造方法、電極の形成方法ならびに電界効果トランジスタ |
| DE10204621B8 (de) * | 2002-02-05 | 2010-03-25 | Maile, Bernd E., Dr. | Verfahren zur Herstellung einer mit einem vertikalen Profil versehenen Elektrode und eine derartige Elektrode umfassendes Halbleiterbauelement |
| US7115488B2 (en) * | 2003-08-29 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| JP5521447B2 (ja) | 2009-09-07 | 2014-06-11 | 富士通株式会社 | 半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0695530B2 (ja) | 1985-10-17 | 1994-11-24 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH02115855A (ja) * | 1988-10-26 | 1990-04-27 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH02156244A (ja) * | 1988-12-08 | 1990-06-15 | Oki Electric Ind Co Ltd | パターン形成方法 |
| JPH03147338A (ja) * | 1989-11-02 | 1991-06-24 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| JPH04290421A (ja) * | 1991-03-19 | 1992-10-15 | Kobe Steel Ltd | リフトオフ法に適したフォトレジストパターンの形成方法 |
| JP2723405B2 (ja) | 1991-11-12 | 1998-03-09 | 松下電器産業株式会社 | 微細電極の形成方法 |
| JPH05166717A (ja) | 1991-12-16 | 1993-07-02 | Mitsubishi Electric Corp | 微細パターン形成方法 |
| JP3249317B2 (ja) * | 1994-12-12 | 2002-01-21 | 富士通株式会社 | パターン作成方法 |
-
1998
- 1998-08-07 JP JP22506298A patent/JP3591762B2/ja not_active Expired - Lifetime
-
1999
- 1999-07-19 US US09/356,547 patent/US6180528B1/en not_active Expired - Lifetime
- 1999-07-22 DE DE69940628T patent/DE69940628D1/de not_active Expired - Lifetime
- 1999-07-22 EP EP99114433A patent/EP0978869B1/en not_active Expired - Lifetime
- 1999-08-07 KR KR1019990032412A patent/KR100303767B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| DE69940628D1 (de) | 2009-05-07 |
| KR100303767B1 (ko) | 2001-11-01 |
| US6180528B1 (en) | 2001-01-30 |
| EP0978869A3 (en) | 2002-01-16 |
| JP2000058418A (ja) | 2000-02-25 |
| EP0978869A2 (en) | 2000-02-09 |
| EP0978869B1 (en) | 2009-03-25 |
| KR20000017166A (ko) | 2000-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3591762B2 (ja) | パターンの形成方法 | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| JP2002151381A (ja) | パターン形成方法 | |
| JPH05206025A (ja) | 微細加工方法 | |
| KR100228385B1 (ko) | 반도체 소자의 게이트 전극 제조 방법 | |
| JP2003007729A (ja) | 化合物半導体装置の製造方法 | |
| JPH10135239A (ja) | 半導体装置の製造方法 | |
| JP3071481B2 (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPH09246285A (ja) | 半導体装置及びその製造方法 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| JPH06104285A (ja) | ゲート電極の形成方法 | |
| JP2002221782A (ja) | フォトマスク、フォトマスクの製造方法および半導体装置の製造方法 | |
| KR100521700B1 (ko) | 반도체소자의 티형 게이트 형성방법 | |
| JP3591155B2 (ja) | 電極の形成方法 | |
| KR100315423B1 (ko) | 광 리소그래피 공정과 희생절연막을 사용한 미세티형(감마형) 게이트 형성방법 | |
| JPH0713982B2 (ja) | ショットキー型電界効果トランジスタの製造方法 | |
| KR100406584B1 (ko) | 위상 반전 마스크의 제조 방법 | |
| KR100707023B1 (ko) | 액정표시장치 제조시의 식각정지막 자기정렬방법 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JP2005340409A (ja) | 電界効果トランジスタ及び電界効果トランジスタの製造方法 | |
| JP2968674B2 (ja) | 位相シフト方式フォトマスク | |
| JP2831774B2 (ja) | 半導体装置の製造方法 | |
| JPH02273941A (ja) | 半導体装置の製造方法 | |
| JP2591639B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040820 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |