KR100315423B1 - 광 리소그래피 공정과 희생절연막을 사용한 미세티형(감마형) 게이트 형성방법 - Google Patents

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 MESFET, HEMT와 같은 트랜지스터의 T(Γ)형 게이트 형성방법에 관한 것이며, 게이트 머리 및 다리 부분의 길이와 높이 제어에 난점이 있고 생산성이 떨어지는 전자빔 리소그래피 공정을 배제하는 미세 감마형 게이트 형성방법 및 미세 티형 게이트 형성방법을 제공하는데 그 목적이 있다. 본 발명의 특징적인 미세 감마형 게이트 형성방법은, 소정의 하부층이 형성된 기판 상에 제1 희생절연막을 형성하는 제1 단계; 상기 제1 희생절연막 상에 제1 감광막을 도포하고, 제1 포토마스크를 사용한 마스크 공정을 실시하여 게이트 다리 영역을 포함하는 제1 영역을 노출시키는 제1 감광막 패턴을 형성하는 제2 단계; 상기 제1 감광막 패턴을 식각 마스크로 사용하여 노출된 상기 제1 희생절연막을 선택 식각하는 제3 단계; 상기 제3 단계 수행 후 상기 제1 포토레지스트 패턴이 제거된 전체 구조 표면을 따라 상기 제1 희생절연막과 식각 선택비를 가지는 제2 희생절연막을 형성하는 제4 단계; 상기 제4 단계를 마친 전체 구조 상부에 제2 감광막을 도포하고, 상기 제1 포토마스크를 일정 선폭만큼 쉬프트 시킨 상태에서 마스크 공정을 실시하여 상기 제1 영역의 일부를 포함한 제2 영역을 노출시키는 제2 감광막 패턴을 형성하는 제5 단계; 상기 제2 감광막 패턴을 식각 마스크로 사용하여 노출된 상기 제2 희생절연막을 선택 식각하여 상기 게이트 다리 영역과 게이트 머리 영역을 디파인하는 제6 단계; 상기 제6 단계를 마친 전체 구조 상부에 게이트용 금속막을 형성하는 제7 단계; 및 상기 제2 감광막 패턴을 리프트 오프시켜 감마형 게이트를 형성하는 제8 단계를 포함하여 이루어진다.

Description

광 리소그래피 공정과 희생절연막을 사용한 미세 티형(감마형) 게이트 형성방법{Method of forming fine T(Γ)-gate by photo-lithography process and sacrificial dielectric film}

본 발명은 반도체 기술에 관한 것으로, 특히 MESFET, HEMT와 같은 트랜지스터의 T(Γ)형 게이트 형성방법에 관한 것이다.

반도체 소자의 고직적화에 따라 트랜지스터의 게이트가 미세화되고 있으며, 이에 따라 게이트 저항 및 기생 캐패시턴스의 증가가 문제점으로 지적되고 있다.

MESFET, HEMT와 같은 소자에서는 게이트를 주로 T(또는 감마()) 형태로 형성하고 있다. T자형 게이트는 좁은 선폭의 다리 부분과 넓은 선폭의 머리 부분으로 나뉘어 진다.

종래에는 GaAs계 화합물 반도체 기판 위에 활성층을 성장시킨 후, 오믹 금속층(AuGe/Ni/Au)을 형성하고, 게이트 마스크를 사용한 전자빔 리소그래피 공정을 통해 T-게이트 형상이 음각된 패턴을 형성한 다음, 게이트 금속의 증착 및 리프트 오프(lift-off)를 실시하는 공정을 통해 T-게이트를 형성하였다.

이처럼 전자빔 리소그래피 공정을 통해 형성된 T-게이트는 게이트 길이가 전자빔 리소그라피 공정의 해상력에 의존하기 때문에 게이트 머리 부분의 길이와 모양의 제어가 용이하지 못하다. 또한, 게이트 다리 부분의 높이도 레지스트 두께에 의존하므로 공정의 조절이 어려운 단점이 있고 기생성분이 증가하는 단점이 있다. 한편, 전자빔 리소그라피 기술은 매우 많은 공정시간(3인치 웨이퍼 1장당 3시간 정도)을 요하기 때문에 생산성이 낮은 문제점을 가지고 있다. 게이트 다리부분의 높이도 레지스트 두께에만 의존하므로 공정의 조절이 어려운 단점이 있고 기생성분이 증가하는 단점이 있다.

이처럼 전자빔 리소그래피 공정을 이용한 T-게이트 형성 공정시 소자의 제작 공정에서 가장 중요한 영향을 주는 게이트 리세스 식각 공정이 일단계 혹은 이단계로 구성되어 있다. 이 경우 게이트와 캡층이 인접하게 되어 누설전류가 우려되며, 등방성 식각 공정에서는 식각의 정밀도를 높일 수 없는 단점이 있다.

특히, GaAs계 HEMT의 경우, 소자의 특성이 게이트 리세스 식각에 의해 크게 좌우되기 때문에 게이트 리세스 식각을 위해 여러 가지 방법을 적용한다. 일반적으로, 게이트 리세스 공정시에 습식 식각 공정이나 건식 식각 공정만을 사용하는 것이 일반적이다. 그러나, 습식 식각 공정만으로 리세스 식각을 수행하면 수평방향의 식각을 유발하기 때문에 게이트와 소오스/드레인 사이의 저항이 증가하고 금속이 없는 부분의 표면 공핍의 영향으로 소오스/드레인 사이의 전류통로가 끊어질 우려가 있다. 한편, 건식 식각만으로 게이트 리세스 공정을 진행하면 표면의 오염과 손상이 유발되어 계면 특성이 나빠지는 문제가 있다.

본 발명은 게이트 머리 및 다리 부분의 길이와 높이 제어에 난점이 있고 생산성이 떨어지는 전자빔 리소그래피 공정을 배제하는 미세 감마형 게이트 형성방법 및 미세 티형 게이트 형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 HEMT용 미세 감마형 게이트 형성 공정도.

도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 HEMT용 T형 게이트 형성 공정도.

* 도면의 주요 부분에 대한 부호의 설명

5 : 고온 실리콘질화막

7 : 저온 실리콘질화막

8 : 감광막 패턴

9 : 게이트 금속

상기의 기술적 과제를 해결하기 위한 본 발명의 특징적인 미세 감마형 게이트 형성방법은, 소정의 하부층이 형성된 기판 상에 제1 희생절연막을 형성하는 제1 단계; 상기 제1 희생절연막 상에 제1 감광막을 도포하고, 제1 포토마스크를 사용한 마스크 공정을 실시하여 게이트 다리 영역을 포함하는 제1 영역을 노출시키는 제1 감광막 패턴을 형성하는 제2 단계; 상기 제1 감광막 패턴을 식각 마스크로 사용하여 노출된 상기 제1 희생절연막을 선택 식각하는 제3 단계; 상기 제3 단계 수행 후 상기 제1 포토레지스트 패턴이 제거된 전체 구조 표면을 따라 상기 제1 희생절연막과 식각 선택비를 가지는 제2 희생절연막을 형성하는 제4 단계; 상기 제4 단계를 마친 전체 구조 상부에 제2 감광막을 도포하고, 상기 제1 포토마스크를 일정 선폭만큼 쉬프트 시킨 상태에서 마스크 공정을 실시하여 상기 제1 영역의 일부를 포함한 제2 영역을 노출시키는 제2 감광막 패턴을 형성하는 제5 단계; 상기 제2 감광막 패턴을 식각 마스크로 사용하여 노출된 상기 제2 희생절연막을 선택 식각하여 상기 게이트 다리 영역과 게이트 머리 영역을 디파인하는 제6 단계; 상기 제6 단계를 마친 전체 구조 상부에 게이트용 금속막을 형성하는 제7 단계; 및 상기 제2 감광막 패턴을 리프트 오프시켜 감마형 게이트를 형성하는 제8 단계를 포함하여 이루어진다.

또한, 본 발명의 특징적인 미세 티형 게이트 형성방법은, 소정의 하부층이 형성된 기판 상에 제1 희생절연막을 형성하는 제1 단계; 상기 제1 희생절연막 상에 제1 감광막을 도포하고, 제1 포토마스크를 사용한 마스크 공정을 실시하여 게이트 다리 영역을 포함하는 제1 영역을 노출시키는 제1 감광막 패턴을 형성하는 제2 단계; 상기 제1 감광막 패턴을 식각 마스크로 사용하여 노출된 상기 제1 희생절연막을 선택 식각하는 제3 단계; 상기 제3 단계 수행 후 상기 제1 포토레지스트 패턴이 제거된 전체 구조 표면을 따라 상기 제1 희생절연막과 식각 선택비를 가지는 제2 희생절연막을 형성하는 제4 단계; 상기 제4 단계를 마친 전체 구조 상부에 제2 감광막을 도포하고, 상기 제1 포토마스크를 일정 선폭만큼 쉬프트 시킨 상태에서 마스크 공정을 실시하여 상기 제1 영역의 일부를 포함한 제2 영역을 노출시키는 제2 감광막 패턴을 형성하는 제5 단계; 상기 제2 감광막 패턴을 식각 마스크로 사용하여 노출된 상기 제2 희생절연막을 선택 식각하여 상기 게이트 다리 영역을 디파인하는 제6 단계; 상기 제6 단계 수행 후 상기 제2 감광막 패턴이 제거된 전체 구조 상부에 제3 감광막을 도포하고, 마스크 공정을 실시하여 상기 게이트 다리 영역과 그 양측으로 소정 선폭을 가지는 게이트 머리 영역을 디파인하는 제3 감광막 패턴을 형성하는 제7 단계; 상기 제7 단계 수행 후 전체 구조 상에 게이트용 금속막을 형성하는 제8 단계; 및 상기 제2 감광막 패턴을 리프트 오프시켜 티형 게이트를 형성하는 제9 단계를 포함하여 이루어진다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

첨부된 도면 도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 HEMT용 미세 감마형 게이트 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.

본 발명의 일 실시예에 따른 미세 T형 게이트 형성 공정은, 우선 도 1a에 도시된 바와 같이 GaAs 기판(1) 상에 통상의 공정을 실시하여 활성층(2), 캡층(3), 오믹 금속층(AuGe/Ni/Au)(4)을 형성한다.

다음으로, 도 1b에 도시된 바와 같이 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 사용하여 전체 구조 상부에 고온 실리콘질화막(5)을 증착한 다음, 감광막을 도포하고 전열처리를 실시한 후, 광 리소그래피 공정을 실시하여 감광막 패턴(6)을 형성한다. 이때, 고온 실리콘질화막(5)의 증착 온도는 250℃ 이상으로 하는 것이 바람직하며, 감광막은 형상반전용 감광막(예컨대, AZ5214)이 적합하다.

이어서, 도 1c에 도시된 바와 같이 감광막 패턴(6)을 식각 마스크로 사용하여 고온 실리콘질화막(5)을 선택 식각한다.

계속하여, 도 1d에 도시된 바와 같이 감광막 패턴(6)을 제거하고, PECVD법을 사용하여 전체 구조 표면을 따라 저온 실리콘질화막(7)을 증착한다. 이때, 증착 온도는 100℃ 이하로 하는 것이 바람직하며, 저온 실리콘질화막(7)은 고온 실리콘질화막(5)과 식각 선택비를 얻기 위한 것이다.

다음으로, 도 1e에 도시된 바와 같이 전체 구조 상부에 감광막을 도포하고 전열처리를 실시한 후, 광 리소그래피 공정을 실시하여 감마형 게이트의 머리와 다리 부분을 디파인하기 위한 감광막 패턴(8)을 형성한다. 이때, 사용되는 감광막은 역시 형상반전용 감광막이 적합하며, 형성된 감광막 패턴(8)은 고온 실리콘질화막(5)이 제거된 영역의 일부(감마형 게이트 다리만큼)를 노출시키도록 하여, 식각 후 감마형 게이트의 다리 영역과 머리 영역이 디파인되도록 한다. 또한, 감광막 패턴(8)은 전 공정에서 사용된 감광막 패턴(6) 형성을 위해 사용한 포토마스크를 사용하되, 예정된 정도로 쉬프트 시켜서 노광하고 현상함으로써 얻을 수 있다. 이어서, 감광막 패턴(8)을 식각 마스크로 사용하여 저온 실리콘질화막(5)을 선택적으로 식각한다. 일반적으로 저온 절연막과 고온 절연막의 식각률비는 10 이상이 된다. 따라서, 노출된 저온 실리콘질화막(7)이 선택적으로 식각 되고 패터닝된 고온 실리콘질화막(5)이 잔류하게 된다.

이어서, 도 1f에 도시된 바와 같이 전체 구조 상부에 게이트 금속막(예컨대, Ti/Pt/Au)(9)을 증착한다. 이때, 증착법으로는 전자빔 증착법을 사용하는 것이 바람직하다.

다음으로, 도 1g에 도시된 바와 같이 아세톤을 사용하여 리프트 오프 공정을 실시하여 감마형 게이트(9a)를 형성한다. 리프트 오프 공정 후 잔류 감광막을 디스컴(descum) 공정을 통해 약 100Å 타겟으로 하여 제거하고 표면을 순수(DI water)로 세정하여 감마형 게이트 형성 공정을 완료한다.

첨부된 도면 도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 HEMT용 T형 게이트 형성 공정을 도시한 것으로, 우선 상기 일 실시예의 도 1a 내지 도 1e에 도시된 공정을 거친 후, 도 2a에 도시된 바와 같이 감광막 패턴(8)을 제거한다. 도면 부호는 상기 일 실시예의 것을 그대로 사용하였다.

다음으로, 도 2b에 도시된 바와 같이 전체 구조 상부에 감광막을 도포하고, 광 리소그래피 공정을 통해 T형 게이트의 머리 부분을 디파인하기 위한 감광막 패턴(10)을 형성한다.

계속하여, 도 2c에 도시된 바와 같이 전체 구조 상부에 게이트 금속막(11)을증착한다.

이어서, 도 2d에 도시된 바와 같이 아세톤을 사용하여 리프트 오프를 실시하여 T형 게이트(11a)를 형성한다. 리프트 오프 공정 후 잔류 감광막을 디스컴(descum) 공정을 통해 약 100Å 타겟으로 하여 제거하고 표면을 순수(DI water)로 세정하여 T형 게이트 형성 공정을 완료한다.

통상적으로, 전자빔을 사용하여 티형(또는 감마형) 게이트를 제작하고 있다. 본 발명에서는 웨이퍼 스테퍼를 사용하는 광 리소그래피 공정을 진행하기 때문에 공정 시간을 단축시킬 수 있다. 전자빔의 경우 3인치 1장당 3시간의 정렬 노광이 소요되는 반면 스테퍼를 사용하면 시간당 50장 정도의 노광을 할 수 있는 큰 장점이 있다. 한편, 본 발명을 실시하면 장비의 해상력 성능에 크게 관계 없는 일반적인 광 리소그라피 공정으로 매우 작은 선폭의 패턴을 희생절연막의 식각률 차이를 이용하는 공정과 결합시킴으로써 게이트 머리 및 다리의 모양 및 크기 제어가 용이하다. 즉, 본 발명에서는 감마형 또는 티형 게이트의 다리 영역을 한 번의 광 리소그래피 공정으로 디파인하지 않고 두 번에 걸친 광 리소그래피 공정에서 동일하게 적용되는 포토마스크의 쉬프트 정도에 따라 결정하므로 광 리소그래피 공정의 해상도 이하의 미세한 게이트 다리 부분을 용이하게 디파인할 수 있다. 또한, 게이트 다리 부분의 높이를 희생절연막의 두께 조절을 통해 이룰 수 있어 조절이 용이하다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

예컨대, 전술한 실시예에서는 HEMT 소자의 게이트를 형성하는 경우를 일례로 들어 설명하였으나, 본 발명은 MESFET 등과 같이 미세 게이트와 큰 단면적 게이트가 동시에 요구되는 다른 소자 제작시에도 적용된다.

또한, 전술한 실시예에서는 희생절연막으로 고온 및 저온의 실리콘질화막을 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 이를 대신하여 식각 선택비를 가진 다른 절연막의 쌍을 사용하는 경우에도 적용된다.

전술한 본 발명은 전체 게이트 형성 공정을 광 리소그래피화 하여 공정 단가를 낮추고 생산성을 향상시키는 효과가 있으며, 미세 게이트의 머리 및 다리 부분의 모양 및 크기 제어가 용이하여 공정 재현성을 확보하고 이로써 소자의 신뢰도를 향상시키는 효과를 기대할 수 있다.

Claims (4)

1. 소정의 하부층이 형성된 기판 상에 제1 희생절연막을 형성하는 제1 단계;

   상기 제1 희생절연막 상에 제1 감광막을 도포하고, 제1 포토마스크를 사용한 마스크 공정을 실시하여 게이트 다리 영역을 포함하는 제1 영역을 노출시키는 제1 감광막 패턴을 형성하는 제2 단계;

   상기 제1 감광막 패턴을 식각 마스크로 사용하여 노출된 상기 제1 희생절연막을 선택 식각하는 제3 단계;

   상기 제3 단계 수행 후 상기 제1 포토레지스트 패턴이 제거된 전체 구조 표면을 따라 상기 제1 희생절연막과 식각 선택비를 가지는 제2 희생절연막을 형성하는 제4 단계;

   상기 제4 단계를 마친 전체 구조 상부에 제2 감광막을 도포하고, 상기 제1 포토마스크를 일정 선폭만큼 쉬프트 시킨 상태에서 마스크 공정을 실시하여 상기 제1 영역의 일부를 포함한 제2 영역을 노출시키는 제2 감광막 패턴을 형성하는 제5 단계;

   상기 제2 감광막 패턴을 식각 마스크로 사용하여 노출된 상기 제2 희생절연막을 선택 식각하여 상기 게이트 다리 영역과 게이트 머리 영역을 디파인하는 제6 단계;

   상기 제6 단계를 마친 전체 구조 상부에 게이트용 금속막을 형성하는 제7 단계; 및

   상기 제2 감광막 패턴을 리프트 오프시켜 감마형 게이트를 형성하는 제8 단계

   를 포함하여 이루어진 미세 감마형 게이트 형성방법.
2. 제1항에 있어서,

   상기 제1 희생절연막이 고온 실리콘질화막이며, 상기 제2 희생절연막이 저온 실리콘질화막인 것을 특징으로 하는 미세 감마형 게이트 형성방법.
3. 소정의 하부층이 형성된 기판 상에 제1 희생절연막을 형성하는 제1 단계;

   상기 제1 희생절연막 상에 제1 감광막을 도포하고, 제1 포토마스크를 사용한 마스크 공정을 실시하여 게이트 다리 영역을 포함하는 제1 영역을 노출시키는 제1 감광막 패턴을 형성하는 제2 단계;

   상기 제1 감광막 패턴을 식각 마스크로 사용하여 노출된 상기 제1 희생절연막을 선택 식각하는 제3 단계;

   상기 제3 단계 수행 후 상기 제1 포토레지스트 패턴이 제거된 전체 구조 표면을 따라 상기 제1 희생절연막과 식각 선택비를 가지는 제2 희생절연막을 형성하는 제4 단계;

   상기 제4 단계를 마친 전체 구조 상부에 제2 감광막을 도포하고, 상기 제1포토마스크를 일정 선폭만큼 쉬프트 시킨 상태에서 마스크 공정을 실시하여 상기 제1 영역의 일부를 포함한 제2 영역을 노출시키는 제2 감광막 패턴을 형성하는 제5 단계;

   상기 제2 감광막 패턴을 식각 마스크로 사용하여 노출된 상기 제2 희생절연막을 선택 식각하여 상기 게이트 다리 영역을 디파인하는 제6 단계;

   상기 제6 단계 수행 후 상기 제2 감광막 패턴이 제거된 전체 구조 상부에 제3 감광막을 도포하고, 마스크 공정을 실시하여 상기 게이트 다리 영역과 그 양측으로 소정 선폭을 가지는 게이트 머리 영역을 디파인하는 제3 감광막 패턴을 형성하는 제7 단계;

   상기 제7 단계 수행 후 전체 구조 상에 게이트용 금속막을 형성하는 제8 단계; 및

   상기 제2 감광막 패턴을 리프트 오프시켜 티형 게이트를 형성하는 제9 단계

   를 포함하여 이루어진 미세 티형 게이트 형성방법.
4. 제3항에 있어서,

   상기 제1 희생절연막이 고온 실리콘질화막이며, 상기 제2 희생절연막이 저온 실리콘질화막인 것을 특징으로 하는 미세 티형 게이트 형성방법.