JP2591639B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2591639B2 JP2591639B2 JP1361888A JP1361888A JP2591639B2 JP 2591639 B2 JP2591639 B2 JP 2591639B2 JP 1361888 A JP1361888 A JP 1361888A JP 1361888 A JP1361888 A JP 1361888A JP 2591639 B2 JP2591639 B2 JP 2591639B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- metal
- negative photoresist
- photoresist
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法、特にその紫外線あ
るいは遠紫外線の密着露光法のリソグラフィーによる微
細パターンの形成法に関するものである。
るいは遠紫外線の密着露光法のリソグラフィーによる微
細パターンの形成法に関するものである。
近年、衛星放送受信器などに使用されるFET,HEMT（Hi
gh Electron Mobility Transistor）などのマイクロ波
半導体装置において、その雑音指数、電力利得などのマ
イクロ波特性の向上のために、ゲート長（ゲート電極金
属の線幅）の低減が要求されている。
gh Electron Mobility Transistor）などのマイクロ波
半導体装置において、その雑音指数、電力利得などのマ
イクロ波特性の向上のために、ゲート長（ゲート電極金
属の線幅）の低減が要求されている。
ところが、従来、通常実施されている紫外線（UV光）
あるいは遠紫外線（ディープUV光）の密着露光法による
ホトリソグラフィーでは、形成できるホトレジストパタ
ーンの最小線幅は0.5μｍ程度が限界であり、0.5μｍ以
上の線幅のパターンの実現のためには、高価な電子線直
接描画装置などの導入が必要で、費用がかかり、そのう
え、これらの装置によるパターン形成が長時間を要し、
0.5μｍ以下の線幅のパターンの形成は、コストアップ
を招く要因となっていた。
あるいは遠紫外線（ディープUV光）の密着露光法による
ホトリソグラフィーでは、形成できるホトレジストパタ
ーンの最小線幅は0.5μｍ程度が限界であり、0.5μｍ以
上の線幅のパターンの実現のためには、高価な電子線直
接描画装置などの導入が必要で、費用がかかり、そのう
え、これらの装置によるパターン形成が長時間を要し、
0.5μｍ以下の線幅のパターンの形成は、コストアップ
を招く要因となっていた。
従来、上記のように、ゲート長などの低減にさいし
て、紫外線あるいは遠紫外線の密着露光法によるホトリ
ソグラフィーでは、0.5μｍ以下の線幅のパターンの実
現は困難であった。
て、紫外線あるいは遠紫外線の密着露光法によるホトリ
ソグラフィーでは、0.5μｍ以下の線幅のパターンの実
現は困難であった。
この発明は上記の問題を解消するためになされたもの
で、紫外線あるいは遠紫外線の密着露光法によるホトリ
ソグラフィーで、0.5μｍ以下の線幅の微細なパターン
を実現する方法を提供することを目的とする。
で、紫外線あるいは遠紫外線の密着露光法によるホトリ
ソグラフィーで、0.5μｍ以下の線幅の微細なパターン
を実現する方法を提供することを目的とする。
本発明の製造方法は、半導体層上の微細な金属パター
ンを、半導体ウエハ表面にネガ型ホトレジストを塗布
し、該ネガ型ホトレジスト上に金属あるいは酸化金属の
層を形成し、該金属あるいは酸化金属の層上の紫外線あ
るいは遠紫外線の密着露光法により線幅約0.5μｍを有
するホトレジストのパターンを形成し、上記ホトレジス
トのパターンをマスクに上記金属あるいは酸化金属の層
をオーバエッチングして上記ホトレジストのパターンよ
り狭い線幅の金属あるいは酸化金属のパターンを形成
し、上記金属あるいは酸化金属のパターンをマスクに上
記ネガ型ホトレジストを紫外線あるいは遠紫外線により
露光、現像してパターニングしネガ型ホトレジストのパ
ターンを形成し、上記ネガ型ホトレジストのパターンの
開口部の半導体層領域上にリフトオフ法により形成する
方法である。
ンを、半導体ウエハ表面にネガ型ホトレジストを塗布
し、該ネガ型ホトレジスト上に金属あるいは酸化金属の
層を形成し、該金属あるいは酸化金属の層上の紫外線あ
るいは遠紫外線の密着露光法により線幅約0.5μｍを有
するホトレジストのパターンを形成し、上記ホトレジス
トのパターンをマスクに上記金属あるいは酸化金属の層
をオーバエッチングして上記ホトレジストのパターンよ
り狭い線幅の金属あるいは酸化金属のパターンを形成
し、上記金属あるいは酸化金属のパターンをマスクに上
記ネガ型ホトレジストを紫外線あるいは遠紫外線により
露光、現像してパターニングしネガ型ホトレジストのパ
ターンを形成し、上記ネガ型ホトレジストのパターンの
開口部の半導体層領域上にリフトオフ法により形成する
方法である。
図面はFETのゲート電極の形成を例に本発明の一実施
例を示す断面図である。
例を示す断面図である。
GaAsエピタキシャルウエハ１の面上にネガ型ホトレジ
スト（ODUR 120）２を約0.5μｍの厚さに塗布し、この
ネガ型ホトレジスト２上に真空蒸着法で約0.1μｍの厚
さのAl層３を形成し、紫外線あるいは遠紫外線の密着露
光法による周知のホトリソグラフィーでホトレジストの
パターン４を形成する。パターン４の線幅d1は0.5μｍ
程度に抑えることができる。〔図（ａ）〕。
スト（ODUR 120）２を約0.5μｍの厚さに塗布し、この
ネガ型ホトレジスト２上に真空蒸着法で約0.1μｍの厚
さのAl層３を形成し、紫外線あるいは遠紫外線の密着露
光法による周知のホトリソグラフィーでホトレジストの
パターン４を形成する。パターン４の線幅d1は0.5μｍ
程度に抑えることができる。〔図（ａ）〕。
次に、ホトレジスト４をマスクに、周知のリン酸系の
エッチャントでAl層３のエッチングを行う〔図
（ｂ）〕。この時、Al層３をオーバーエッチングして、
Al層３パターンの線幅d2をホトレジスト４パターンの線
幅d1より狭くする。例えば、約0.4μｍにする。線幅d2
はエッチング時間によって細かく制御できる。
エッチャントでAl層３のエッチングを行う〔図
（ｂ）〕。この時、Al層３をオーバーエッチングして、
Al層３パターンの線幅d2をホトレジスト４パターンの線
幅d1より狭くする。例えば、約0.4μｍにする。線幅d2
はエッチング時間によって細かく制御できる。
次に、該半導体ウエハに上方より波長290μｍの遠紫
外線を照射する。このときネガ型ホトレジスト２はAl層
３のパターンがマスクになり図（ｃ）で2aが示す部分の
みが露光される。そこで、レジスト４を除去し、さら
に、Al層３をエッチングして除去する〔図（ｄ）〕。
外線を照射する。このときネガ型ホトレジスト２はAl層
３のパターンがマスクになり図（ｃ）で2aが示す部分の
みが露光される。そこで、レジスト４を除去し、さら
に、Al層３をエッチングして除去する〔図（ｄ）〕。
次に、ネガ型ホトレジスト2,2aを現像すると、露光さ
れた部分2a以外の部分２が現像で除去される〔図
（ｅ）〕。レジスト２が除去された開口部は、断面の幅
が、下側がAl層３のパターン幅d2とほぼ同じになり、上
側d3がd2より狭い0.3μｍ程度になる。
れた部分2a以外の部分２が現像で除去される〔図
（ｅ）〕。レジスト２が除去された開口部は、断面の幅
が、下側がAl層３のパターン幅d2とほぼ同じになり、上
側d3がd2より狭い0.3μｍ程度になる。
次に、FETのゲート金属であるAl金属５を真空蒸着法
により蒸着する〔図（ｆ）〕。このとき、Al金属５の厚
さをネガ型ホトレジスト２の厚さより薄くする。
により蒸着する〔図（ｆ）〕。このとき、Al金属５の厚
さをネガ型ホトレジスト２の厚さより薄くする。
半導体ウエハ１上に蒸着されたAl金属５はリフトオフ
され、ネガ型ホトレジスト２をメチルエチルケトンで溶
解すると、線幅がほぼd3に等しいAl金属パターンが得ら
れる〔図（ｇ）〕。
され、ネガ型ホトレジスト２をメチルエチルケトンで溶
解すると、線幅がほぼd3に等しいAl金属パターンが得ら
れる〔図（ｇ）〕。
上記のようにして、紫外線あるいは遠紫外線の密着露
光法のリソグラフィーで得られる0.5μｍ程度の線幅の
パターンを出発点として、線幅が約0.3μｍの金属パタ
ーンが得られる。
光法のリソグラフィーで得られる0.5μｍ程度の線幅の
パターンを出発点として、線幅が約0.3μｍの金属パタ
ーンが得られる。
以上説明したように、この発明によれば、高価な装置
を導入することなく、0.5μｍ以下の線幅の微細な金属
パターンを得ることができ、例えば、FETのマイクロ波
特性向上のためのゲート長の低減などを余りコストアッ
プしない状態で実現できるという効果がある。
を導入することなく、0.5μｍ以下の線幅の微細な金属
パターンを得ることができ、例えば、FETのマイクロ波
特性向上のためのゲート長の低減などを余りコストアッ
プしない状態で実現できるという効果がある。
第１図（ａ），（ｂ），（ｃ），（ｄ），（ｅ），
（ｆ），（ｇ）はFETのゲート電極の形成を例に本発明
の一実施例を製造工程順に示す断面図である。 １……GaAsエピタキシャルウエハ、2,2a……ネガ型ホト
レジスト、３……Al層、４……ホトレジストのパター
ン、５……Al金属
（ｆ），（ｇ）はFETのゲート電極の形成を例に本発明
の一実施例を製造工程順に示す断面図である。 １……GaAsエピタキシャルウエハ、2,2a……ネガ型ホト
レジスト、３……Al層、４……ホトレジストのパター
ン、５……Al金属
Claims (1)
- 【請求項１】半導体ウエハ表面にネガ型ホトレジストを
塗布し、該ネガ型ホトレジスト上に金属あるいは酸化金
属の層を形成し、該金属あるいは酸化金属の層上に紫外
線あるいは遠紫外線の密着露光法により線形のパターン
を有するホトレジストのパターンを形成する工程と、上
記ホトレジストのパターンをマスクに上記金属あるいは
酸化金属の層をオーバエッチングして上記ホトレジスト
のパターンより狭い線幅の金属あるいは酸化金属のパタ
ーンを形成する工程と、上記金属あるいは酸化金属のパ
ターンをマスクに上記ネガ型ホトレジストを紫外線ある
いは遠紫外線により露光，現像してパターニングしネガ
型ホトレジストのパターンを形成する工程と、上記ネガ
型ホトレジストのパターンの開口部の半導体層領域上に
リフトオフ法により金属パターンを形成する工程とを備
えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1361888A JP2591639B2 (ja) | 1988-01-26 | 1988-01-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1361888A JP2591639B2 (ja) | 1988-01-26 | 1988-01-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01189922A JPH01189922A (ja) | 1989-07-31 |
| JP2591639B2 true JP2591639B2 (ja) | 1997-03-19 |
Family
ID=11838219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1361888A Expired - Lifetime JP2591639B2 (ja) | 1988-01-26 | 1988-01-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591639B2 (ja) |
-
1988
- 1988-01-26 JP JP1361888A patent/JP2591639B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01189922A (ja) | 1989-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0130963B1 (ko) | T형 단면구조의 게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법 | |
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3119957B2 (ja) | 半導体装置の製造方法 | |
| US6153499A (en) | Method of manufacturing semiconductor device | |
| KR100348902B1 (ko) | 에이치이엠티의 감마게이트 제조방법 | |
| JP3051817B2 (ja) | 半導体装置の製造方法 | |
| KR0128827B1 (ko) | 위상반전마스크 제조방법 | |
| JP2591639B2 (ja) | 半導体装置の製造方法 | |
| JP3612533B2 (ja) | 半導体装置の製造方法 | |
| JPH04111422A (ja) | 半導体装置の製造方法 | |
| KR100303767B1 (ko) | 미세한 레지스트 패턴의 형성 방법 및 게이트 전극의 형성 방법 | |
| JP3120000B2 (ja) | 基板の突状部の電極の形成方法 | |
| KR100564746B1 (ko) | 화합물 반도체 소자의 티형 게이트 제조 방법 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| KR100468824B1 (ko) | 단일전자소자제작을위한감광막제거방법 | |
| JP2831774B2 (ja) | 半導体装置の製造方法 | |
| JPH05211173A (ja) | 半導体装置の製造方法 | |
| KR970009826B1 (ko) | 하프톤(Half-Tone)형 위상반전마스크 형성방법 | |
| KR0135039B1 (ko) | T-게이트의 형성을 위한 포토마스크 | |
| JP2798041B2 (ja) | 半導体装置の製造方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| KR960002507A (ko) | 마스크 및 그 제조방법 | |
| KR0185785B1 (ko) | 위상반전 마스크의 제조방법 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| JPH0471331B2 (ja) |