JPS62162333A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ）　産業上の利用分野 本発明は、半導体装置の製造方法に関し、特に微細な線
幅の電極や配線を形成するものである。

口）従来の技術 半導体装置の電極や配線を選択的に形成する方法として
、リフトオフがある。これは基板上にレジストを塗布し
、該レジストを選択的に露光し、現像してレジストを開
孔し、その上から電極材料を蒸着させ、レジストとレジ
スト上の電極材料を除去することで、レジストの開孔部
分のみで基板上に電極を形成するものである。

一般にレジストの選択的な露光は、マスクを用いて行わ
れる。紫外線あるいは遠紫外線による露光で開孔された
レジストをマスクとして用いて形成した電極の実現可能
な最小線幅は０．５．ｍｍ程度である。これ以下の線幅
を得る手段としては、Ｘ線による露光や、マスクを用い
ずにレジストを電子ビームで直接描画するものがある。

しかしｘ！ｌ露光の場合、Ｘ線露光用マスクの製作が難
しく、多くの工程を必要とし製作コストが高く、また電
子ビームで直接描画する場合は、描画時間が非常に長く
なるので、製造能率が極端に悪く量産には不向きである
といった欠点を有している。

電界効果型トランジスタ（以下ＦＥＴという）、特にＧ
ａＡｓを用いたショットキ障壁によるＦＥＴは、高電子
移動度を有するので超高周波数素子とｊ２て使用きれる
。特開昭５２−４５２８０号公報に記載きれているよう
にＦＥＴのマイクロ波特性を向上させる（特に雑音指数
の低減）にはゲート長の短縮が必要である。

ハ）発明が解決しようとする問題点 上述の如く、ＦＥＴのマイクロ波特性を向上させる為に
ゲート長を短くする必要があるにも拘わらず、その線幅
はマスクパターンの転写で得られるレン°ストの開孔幅
で制限されていた。更にＸ線露光や電子ビームによる直
接描画は生産性が悪く量産には不向きであった。

本発明は、従来の紫外線あるいは遠紫外線等を用いた露
光によるマスクパターンのレジストへの転写によって得
られる線幅に制限される事なく、より狭い幅の電極を形
成することを目的とするものである。

二）問題点を解決するための手段 本発明は、基板上にレジストを塗布する工程と、該レジ
スト上にマスク材を選択的に開孔きせて形成する工程と
、該マスク材の開孔部から前記レジストを基板表面が露
出しないように一部異方性エッチングをする工程と、異
方性エツチングで蝕刻された部分を更に基板表面が所定
幅露出するまで等方性エツチングをする工程とを含む半
導体装置の製造方法である。

ホ）作用 レジストをまず異方性エツチングし更に適度な等方性エ
ツチングをすることで、レジスト上のマスク材の開孔幅
に較べて、レジストの基板に対する開孔幅を狭くするこ
とが可能となり、このレジスト外マスクとして電極材料
を蒸着させたときは、電極材料と基板面との接触幅はマ
スク材の開孔幅よりも狭く形成きれる。

へ〉　実施例 本発明方法をＦＥＴの作製に適用した場合について、以
下に第１図Ａ乃至Ｉを参照しつつ説明する。

半絶縁性ＧａＡｓ基板（１）上にｎ−型ハツファ層（２
）、ｎ型動作層（３）及びｎ−型高導伝層（４）を気相
成長法により連続してエビクキシャル成長する（第１図
Ａ）。高導伝層（４）上にオーミック接触する金属（例
えばＡｕＧｅ・−Ｎｉ−Ａｕ）を選択的に蒸着きせてソ
ースｔａｉ（５）及びドレインＮ極（６）を形成する（
同図Ｂ）。次にこの基板上全面にレジスト（７〉を塗布
し、更に該レジスト（７）上にマスク材（８〉としてＴ
ｉを蒸着する（同図Ｃ）。該マスク材（８）上にフォト
レジストを塗布し、所定のマスクを用いて露光、現像し
て、所定のパターンに開孔スル。フォトレジストの開孔
部から前記７７．／）材（８）を反応性イオンビームユ
ーツチング（反応ガスとしては例えばＣＦ４ガス）でエ
ツチングして、マスク材（８）を開孔する。マスク材（
８）上のフォトレジストを除去しく同図Ｄ）、開孔し、
たマスク材（８λをマスクとして前記レジスト（７）を
エッチングする。このレジスト（７）のエツチングはで
さるだけナイドエップングの量が少ないことが要求され
るので、イオンビームの引出しエネルギーが３００〜５
００■程度の高エネルギーの反応性イオンビーム（エツ
チングガスとして例えばＣＦａガス）による異方性エツ
チングを施す。反応性イオンビームエツチングはイオン
ビームの引出しエネルギーが高いと異方性エツチングと
なり、引出しエネルギーが低いと等方性エツチングとな
る。レジスト（７）の異方性エツチングは基板表面が露
出するまえに終了する（同１１Ｅ）。次いでイオンビー
ムの引出しエネルギーを１００ｖ以下にして低エネルギ
ーノ反応性イオンビームエツチングを施す。このときは
レジスト（７）が等方性エツチングされて、開孔部の中
央付近から基板表面が露出しだすので、露出幅が前記マ
スク材（８）の開孔幅よりも狭いところで、等方性エツ
チングを終了するく同図Ｆ）。そして得られたレジスト
（７）の開孔部から基板を動作層（３）に達するまで酒
石酸系エンチャントでケミカルエツチングしてリセス部
（９）を形成する（同図Ｇ）、このリセス部（９）にレ
ジスト（７）をマスクとしてショットキ金属、例えばＡ
ｌｌを蒸着し−Ｃゲート電ｍ（１０）を形成する（同図
Ｈ〉。

このゲート電極（１０）の幅、即ちゲート長は前記マス
ク材く８〉の開孔幅よりも狭く形成される。最後にレジ
スト（７）、マスク材（８）及び該マスク材上のショッ
トキ金属を除去してＦＥＴが完成するく同図工）。

本発明によれば動作層（３）と接触するゲート電ｉ＜１
０）の幅は、従来のフォトエツチングによるマスク材（
８）の開孔幅よりも狭いものに形成できるが、ゲート電
極の上の部分ではマスク材（８）の開孔幅を有している
ので、ゲート電極金属抵抗がひどく増加するものではな
い。

尚、本実施例では、ソース及びドレインの抵抗を低減さ
せるために、動作層上に高導伝層を成長浮せて、高導伝
層でオーミック接触をとっているので、ゲート電極形成
時にリセス部を形成して動作層を露出させる必要がある
が、必ずしも高導伝層を成長させる必要はなく、高導伝
層を成長きせない時は、リセス部を形成する必要もない
。

また、実施例としてＦＥＴのゲート電極を形成するもの
であるが、本発明は、ゲート電極だけでなく半導体装置
の製造過程における特定領域の選択、例えば配線層を設
（うる場所の限定にも適用される。

ト）発明の効果 本発明は以上の説明から明らかな如く、レジストを異方
性エツチングし、更に等方性エンチングすることで、従
来のフォト・エツチングにより得られたマスク材の開孔
幅よりも狭い幅にレジストを開孔できるので、このレジ
ストをマスクとして形成したゲート電極はマスク材の開
孔幅よりも狭い幅に形成される。即ち、従来のフォトエ
ンチングで実現可能な線幅よりも狭い線幅のゲー）・電
極が形成されて、ゲート長を短くできるので、ＦＥＴの
特性改善が図られる。

【図面の簡単な説明】

第１図Ａ乃至Ｉは本発明方法の一実施例の工程説明図で
ある。 （１）・・・半絶縁性ＧａＡｓ基板、（３）・・・動作
層、（５）・・・ソース電極、（６）・・・ドレイン電
極、（７）・・・レジスト、（８）・・・マスク材、（
ｌＯ）・・・ゲート電極。

Claims (1)

【特許請求の範囲】
1. １）基板上にレジストを塗布する工程と、該レジスト上
   にマスク材を選択的に開孔させて形成する工程と、該マ
   スク材の開孔部から前記レジストを基板表面が露出しな
   いように一部異方性エッチングをする工程と、異方性エ
   ッチングで蝕刻された部分を更に基板表面が所定幅露出
   するまで等方性エッチングをする工程とを含むことを特
   徴とする半導体装置の製造方法。