JPS62181445A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、半導体装置の製造方法に関し、特に微細な線
幅の電極や配線を形成するものである。

―）従来の技術 半導体装置の電極や配線を選択的に形成する方法として
、リフトオフがある。これは基板上にレジストを塗布し
、該レジストを選択的に露光し、現像してレジストを開
孔し、その上から′１極材料を蒸着させ、レジストとレ
ジスト上の電極材料を除去することで、レジストの開孔
部分のみで基板上に電極を形成するものであぬ。

一般にレジストの選択的な露光は、マスクを用いて行わ
れる。紫外線あるいは遠紫外線による露光で開孔された
レジストをマスクとして用いて形成した電極の実現可能
な最小線幅は０．５μｍ程度である。これ以ドの線幅を
得る手段としては、Ｘ線による露光や、マスクを用いず
にレジストを’４子ビームで直接描画するものがある。

しかしＸ線露光の場合、Ｘ線露光用マスクの製作が難し
く、多くの工程を必要とし製作コストが高く、また電子
ビームで直接描画する場合は、描画時間が非常に長くな
るので、製造能率が極端に悪く量産には不向きであると
いった欠点を有している、１界効果型トランジスタ（以
″Ｆｋ′ＥＴという）、符にＧ　ａ　Ａ　ｓを用いたシ
ｓ’）牛障壁によるに’　Ｅ　Ｔは、高電子移動度を存
するので超高周波欧素子として使用される。特開昭５２
−４５２８０号公報に記載されているようにｒＥＴのマ
イクロ波特性を向上させる（侍に雑音指数の低減）には
ゲート長の短縮が必要である。

ｅｌ　　発明が解決しようとする問題点上述の如く、ｋ
ＥＴのマイクロ波特性を向上させる為にゲート長を短く
する必要があるにも拘わらず、その線幅はマスクパター
ンの転写で得られるレジストの開孔幅で制限されていた
。更にＸ線露光や電子ビームによる直接描画は生産性が
悪く曖産には不向きであった。

本発明は、従来の紫外線あるいは遠紫外線等を用いた露
光によるマスクパターンのレジストへの転写によって得
られる線幅に制限される事なく、より狭い幅の電極を形
成することを目的とするものである。

に）問題点を解決するための手段 本発明は、半導体装置の製造方法であって、基板上に絶
縁膜を形成する工程と、該絶縁膜上にレジストを選択的
に開孔して形成する工程と、該レジストをマスクとして
基板表面に対して斜めに前記絶縁膜をエツチングして開
孔する工程と、該絶縁膜をマスクとして基板表面に対し
てほぼ垂直方向から金属膜を蒸着する工程とを含むもの
である。

（ホ）作用 基板表面に対し斜めにエツチング開孔されている絶縁膜
の開孔部に、基板表面に対しほぼ垂直方向から金属膜を
蒸着しているので、基板表面に蒸着する金属膜の幅は、
前記絶縁膜の開孔幅よりも狭いものとなるっ （へ）実施例 本発明方法をＮＥＴの作製に適用した場合について、以
下に第１図Ａ乃至Ｈを参照しつつ説明する。

半絶縁性ＧａＡｓ基板（１１上にｎ−型バッフアノ−（
２）、ｎ型動作ＩＷＩ　（３１及びｎ型窩導伝ノー＋４
１を気相成長法により連続してエピタキシャル成長する
（第１図Ａ）。高導伝Ｊ＊　（４１上にオーミック接触
する金属（例えばＡｕＧｅ−Ｎ１−Ａりを選択的に蒸着
して、ソース４極（５１及びドレイン電極（６）を形成
する（同図Ｂ）。

次にこの基板上全面に電子サイクロトロン共鳴（Ｅｌｅ
ｃｔｒｏｍ　Ｃｙｃｌｏｔｒｏｍ　Ｒｅ５ｏｎａｎｃリ
プラズマによるＣＶＤ法（これについては［Ｅｘｔｅｎ
ｄｅｄ　Ａｂｓｔｒａｃｔｓ　ｏｆ　１６ｔｈ　Ｃｏｎ
ｆｅｒｅｎｃｅ　ｏｎ　５ｏｌｉｄ　５ｔａｔｅ　Ｄｅ
ｖｉｃｅｓ　ａｎｄ　Ｍａｔｅｒｉａｌｓ　ＫｏｂｅＪ
　１９８４　。

第４５９頁乃至＠４６２頁に詳しい）や、減圧ＣｖＬ）
法等ニヨリ、絶縁膜であ、Ｂ５１Ｏｚ膜（７）を１００
０〜４０００八程度の膜厚で堆積させる。この５ｉ０２
膜（７）上にフォトレジスト膜（８）　（例工ばＰＭＭ
Ａ：ポリメチルメタクリレート）を３０００Ａ程度の厚
さに塗布し、所定のマスクを用いて露光、現像して、所
定のパターンに開孔する（同図Ｃ）。この開孔部（８ａ
）はゲート’！！Ｆｉ形成部位であり、その幅は０．５
μｍに開孔されている。フォトレジスト膜（８）をマス
クとしてその開孔部（８ａ）から前記５ｉ０２模（７１
を反応性イオンビーム（反応ガスとじて度ｏ、３ｍＡ／
ｃ４）でエツチングして開孔する。この時、イオンビー
ムは基板表面に対して５０°の方向からあててエツチン
グを行う。すると、５ｉ０２膜（７）の開孔部（７ａ）
は基板表面に対して斜めに形成される（同図Ｄ）。そし
てフォトレジスト膜（８）金除去した後（同図Ｅ）、新
たにフォトレジスト膜＋９１ヲ！布し、前記５ｉｏｚ膜
（７）ノ開孔部（７ａ）よりも広い幅（例えば１μｍ）
の開孔パターンをもつように選択的に露光し、現像する
（同図ｒ’　）。そして、開孔部（７ａ）から基板を動
作ｌｉｄ　（３１に達するまで、リン酸：過酸化水素水
二本の割合が１：２：４０のエツチング液でエツチング
して、リセス部（１０）を形成する。このリセス部α０
）に前記レジスト膜（９）及び５ｉ０２膜（７）をマス
クとして、シタット牛金属、例えばＡＪを基板表面に対
してほぼ垂直方向から真空蒸着してゲート′磁極０１）
を形成する（同図Ｇ）。ゲート４極の厚さは７０００Ａ
程度であるっ最後にレジスト膜（９）をこのレジスト膜
上のショットキ金属とともに有機溶剤にて除去し、ｋ″
ＥＴを働くが、側段除去してもかまわない。

本発明では、５ｉ０２膜を基板表面に対して斜めにエツ
チングし、この５ｉ０２膜をマスクとして、基板表面に
対してほぼ垂直方向からゲート電極を蒸着形成している
ので、５ｉＯｚ膜の開孔幅よりも狭い幅でゲート金属と
動作ｊ−とのシａ’トキ接触がとれ、ゲート長の短紬化
がされる。

斯様にして得られたゲート長は０．２５μｍであり、従
来のゲート長が０．５μｍであるに′ＥＴの雑音指数Ｎ
　ｋ’　ｍ　ｉ　ｎ及び利得Ｇａ１ｎが夫々ＮＦｍ１ｎ
＝２．０ｄＢ１Ｇａｉｎ≧９．　Ｑ　ｄ　Ｂであるノニ
対し、本発明方法により作製されたに’　Ｅ　’ｒでは
、ＦＮｍｉｎ≦１．５ｄＢ、Ｇａ１ｎ＝１０ｄＢと大幅
な特性改善がされている。

従来のリセス部を形成するためのマスク（基板表面に対
してほぼ垂直方向にエツチングされている）に対して、
斜め方向からゲート金属を蒸着させても、マスクの開孔
幅よりも狭い幅でゲート金属と動作Ｊ−との接触がとれ
るが、斜め方向から蒸着すると、ゲート金属がリセス部
の側壁に接触する可能性かたかく、ゲート金属がソース
電極側のリセス部の側壁と接触すると、ゲート・ソース
問答ＪｉＣ１ｊｓが増加して、ＦＥＴのマイクロ波特性
を悪くしてしまう。しかし、本発明では、ゲート金属は
基板表面に対してほぼ垂直方向から蒸着しているので、
ゲート金属がリセス部の側壁と接触して、Ｃｐｓを増加
させることもなく、従って、マイクロ波特性を悪くする
虞はない。また、ゲート４極は′ｒ字型に形成されるの
で、ゲート電極面積が大きくでき、ゲート金属抵抗ｋｅ
Ｈの低減もされるっ尚、本実施例では、ソース及びドレ
インでの抵抗を低減させるために、動作層上に高導伝１
−を成長させて、高導伝ノーでオーミック接触をとって
いるので、ゲート’ｉｕｉ形成時（こリセス部を形成し
て動作ｊ−を露出させる必要があるが、必ずしも動作層
上に高導伝膚を成長させる必要はなく、高導伝ｊ−を動
作１ｍ上に成長させない時は、リセス部を形成する必要
は侍にない。

また、実施例としてＦＥ’ｌ”のゲート４極を形成する
ものであるが、本発明は、ゲート電極だけでなく半導体
装置の製造過程における符定領域の選択、例えば配線ｊ
薗を設ける場所の限定にも適用される。

（ト）発明の効果 本発明は以上の説明から明らかな如く、基板表面に対し
斜めにエツチングして開孔されている絶縁膜をマスクと
して、基板表面に対しほぼ垂直方向からゲート金属を蒸
着しているので、ゲート金属が基板と接触する幅は、絶
縁膜の開孔幅よりも狭くすることができる。即ち、従来
のフォトエツチングで実現可能な線幅よりも短いゲート
長のゲート電極が形成されて、ＦＥＴの特性の大幅な改
善が図られる。

【図面の簡単な説明】

第１図Ａ乃至Ｈは本発明方法の一実施例の工程説明図で
ある。 （１）・・・半絶縁性ＧａＡｓ基板、（３）・・・動作
ｊ−１（５）・・・ソース電極、（６）・・・ドレイン
電極、（７）・・・５ｉ０２膜（絶縁膜）、（７ａ）・
・・開孔部、（８）（９］・・・フォトレジスト膜、（
８ａ）・・・開孔部、００）・・・リセス部、（１１１
・・・ゲート電極。

Claims (2)

【特許請求の範囲】
1. （１）基板上に絶縁膜を形成する工程と、該絶縁膜上に
   レジストを選択的に開孔して形成する工程と、該レジス
   トをマスクとして基板表面に対して斜めに前記絶縁膜を
   エッチングして開孔する工程と、該絶縁膜をマスクとし
   て基板表面に対してほぼ垂直方向から金属膜を蒸着する
   工程とを含むことを特徴とする半導体装置の製造方法。
2. （２）前記絶縁膜をエッチングして開孔する工程のあと
   、前記レジストを除去し、新たなレジストを前記絶縁膜
   の開孔幅よりも広く選択的に開孔して形成する工程を含
   むことを特徴とする特許請求の範囲第１項記載の半導体
   装置の製造方法。