JPH055192B2 - - Google Patents

Info

Publication number
JPH055192B2
JPH055192B2 JP60019772A JP1977285A JPH055192B2 JP H055192 B2 JPH055192 B2 JP H055192B2 JP 60019772 A JP60019772 A JP 60019772A JP 1977285 A JP1977285 A JP 1977285A JP H055192 B2 JPH055192 B2 JP H055192B2
Authority
JP
Japan
Prior art keywords
film
superconductor
films
etching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60019772A
Other languages
English (en)
Other versions
JPS61179584A (ja
Inventor
Susumu Shibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60019772A priority Critical patent/JPS61179584A/ja
Publication of JPS61179584A publication Critical patent/JPS61179584A/ja
Publication of JPH055192B2 publication Critical patent/JPH055192B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はジヨセフソン接合素子に関する。
(従来の技術) 従来から、ジヨセフソン接合素子として、種々
の接合構造のものが提案されている。
第9図は、特公昭55−7712号及び特公昭58−
46197号に開示されたブリツジ型に属する準平面
型ジヨセフソン接合素子の構造を概略的に示した
線図で、この素子は、弱結合部を極限まで短縮し
てその特性を改善し、かつ、容易に同一特性の素
子を大量生産し得る構造となつている。
第9図に示す構造によれば、基板10上に、
Nb、Ta等の第一超伝導体膜11とSiO2等の絶縁
体膜12とを、第一超伝導体膜11の端部に絶縁
体膜12の端部が重なるようにして設け、この絶
縁体膜12上に第二超伝導体膜13を設けて、第
一及び第二超伝導体11と13とを絶縁体膜12
を介して部分的に対向させ、そしてこの絶縁体膜
12を横切つてNb、Bi等の弱結合部用膜14を
両超伝導体膜11及び13にまたがつて形成させ
ている。
(発明が解決しようとする問題点) この従来構造では、絶縁体膜12の膜厚を数百
Å程度としているため、第一及び第二超伝導体膜
11及び13間に無視出来ない程度の大きさの静
電容量が形成され、素子の動作特性に悪影響を及
ぼすと共に、この絶縁体膜12が薄いため電気的
短絡を起して素子の故障の原因となり、さらに静
電容量を除去或いは低減するためにこの絶縁体膜
12を一層薄く形成することは素子の信頼性上ほ
とんど不可能であつた。
この発明の目的は、弱結合部を極限まで短縮
し、接合部の静電容量を除去し、しかも、簡単容
易に製造出来る構造のジヨセフソン接合素子を提
供することにある。
(問題点を解決するための手段) この発明の目的の達成を図るため、この発明の
ジヨセフソン接合素子によれば、複数の超伝導体
膜の端面が互いにある角度をもつて直接結合して
いる部分を弱結合部として成ることを特徴とす
る。
この発明の実施に当つて、これら超伝導体膜を
第一及び第二超伝導体膜とし、これら第一及び第
二超伝導体膜を同一成膜工程で形成した膜とする
のが好適である。
さらに、これら超伝導体膜の膜数を第一、第二
及び第三の超伝導体膜とすることが出来る。
(作用) このような構成によれば、複数の超伝導体膜が
微小面積を以つて直接結合する構造となつている
ので、弱結合部の距離は極限まで短くて事実上零
となつているので静電容量を除去することが出来
る。
さらに、この超伝導体膜の形成は通常の半導体
技術の組み合わせで製造出来るので、同一特性の
素子を簡単かつ容易に大量に生産することが出来
る。
(実施例) 以下、図面を参照して、この発明の実施例につ
き説明する。尚、これら図において、同一の構成
成分については同一の符号を付して説明する。さ
らに、これらの図はこの発明の素子構造を理解出
来る程度に概略的に示すものであり、各構成成分
の寸法、形状及び配置関係は図示例のものに限定
されるものではない。
原理的構造の説明 第1図〜第3図はこの発明のジヨセフソン接合
素子の基本的な原理的構造を説明するための原理
図である。
先ず、第1図は二端子のジヨセフソン接合素子
を実現するための原理図で、第一超伝導体膜21
と、第2超伝導体膜23の二枚の膜を考える。仮
ににこれら膜21,22の膜厚を同一の均一な、
ジヨセフソン効果を生ずる程度の厚さとする。こ
れら二枚の膜21及び22のそれぞれの面が互い
にある角度をもつて傾斜し、従つて、この膜21
及び22の端面21a及び22aが互いにある角
度をもつて直接結合している。
また、これら超伝導体膜21及び22は下地層
(図示していない)上に1μm以下通常は1000Å以
下の厚みに形成されるので、結合部Pの面積は極
めて小さく、この直接結合している結合部Pが弱
結合部となる。従つて、この場合には、両超伝導
体膜21及び22間の距離は事実上零に等しい。
第2図は三端子のジヨセフソン接合素子を実現
するための原理図である。三端子素子は第三電極
を弱結合部に設けて、素子特性の制御が出来ると
いうことで実用化が望まれているが現状では実用
化が困難である(電子通信学会技術研究報告、信
学技82,(254),SCE82−60,p45)。
この図において、膜数を第一、第二及び第三超
伝導体膜31,32,33の三枚とし、これらの
膜31,32,33が集合して結合している結合
部Qが弱結合部を形成している。尚、この図で
は、説明を容易にするため、これらの膜厚を示し
ていないが、各膜は当然超伝導を生ずる程度の膜
厚は有している。
第3図は第2図の原理的構造を実現した場合の
構造を超伝導体膜のみで簡単に示した原理図であ
る。この場合には、各超伝導体膜31,32,3
3が一箇所Qで集合結合して電気的に接続した構
造となる。この場合でも、第一、第二及び第三超
伝導体膜31、32、33間の距離は結合部Qに
おいて事実上零となつており、しかも、結合部で
の接触面積も小さく、この集合結合部Qが弱結合
部を形成する。
具体的構造の説明 次に、第4図A〜Dを参照して、第1図に示し
た原理的構造の具体化した構造のジヨセフソン接
合素子の一実施例を、その製造方法に基づいて、
説明する。
先ず、第4図Aに示すように、下地層10とし
ての基板上に部分的に耐エツチング性の膜41例
えばAl薄膜或いはレジスト膜を被着する。
次に、第4図Bに示すように、基板上及び膜4
1上にまたがつて、かつ、例えば、この膜41の
端縁42と直交する方向に軸心を有する半円柱状
の表面整形部50を部分的に被着形成する。この
整形部50は基板上の部分51と膜41上の部分
52が膜41の端縁42で段差をもつて連続的に
形成されている。この形状の整形部50の形成
は、例えば、部分51及び52に相当する部分以
外の所に金網またはマスクを設置して蒸着を行う
とか或いはその他の方法でも簡単に形成すること
が出来る。この整形部50の形状は最終目的とし
た超伝導体膜の形状に適合した形状とするので、
半円柱以外の他の形状とすることも出来る。ま
た、整形部50の材料を基板10と同一材料とし
ても良く、或いは基板10とは異なる材料とする
ことも出来る。尚、この被着に際し、整形部用の
材料が基板10及び膜41上の他の部分に若干被
着しても問題とならない。
次に、第4図Cに示すように、対エツチング性
膜41が被覆されている基板部分を除く整形部5
0及び基板の露出面を部分的にエツチングし、点
線で示す原状態(第4図Bの状態)から実戦で示
すような状態に整形する。このエツチングにより
半円柱の部分51,52が小さくなると共に、基
板10が厚み方向にエツチングされる。
このエツチングに際し、エツチング液又はエツ
チング用ガスとしては、例えば、膜41に対して
はエツチングしないか或いは極めてエツチング速
度が遅く、整形部50(51,52)及び基板1
0に対してのみエツチングするようなものを使用
する。例えば、膜41をAlとし、整形部50
(51,52)及び基板10を石英とする場合に
は、エツチング方法としてスパツタエツチングを
行えば図示のようなエツチング形状を得ることが
出来る。
或いは又、膜41を金を主体とした膜とし、整
形部50(51,52)及び基板10を石英とす
る場合には、プラズマエツチング法又はHFを主
成分としたウエツト方式によるエツチング方法で
図示のような構造にエツチング出来る。
尚、この図において、53及び54はエツチン
グ後の半円柱部分、111及び112はエツチン
グ後の基板の露出面、113及び114はエツチ
ング後の基板の露出面111,112に直交する
方向に現われた露出断面である。
次に、第4図Cの構造における膜41をエツチ
ング液で除去する。このエツチングにより、膜4
1上の円柱部分54も除去される。然る後、露出
した半円中部分53の露出面を含む基板面上に第
一及び第二超伝導体膜23,24を被着して、第
4図Dに示すような、この発明のジヨセフソン接
合素子構造を得る。
この超伝導体膜23,24の被着は通常の蒸着
或いはスパツタリングの方法を用いることが出来
るが、その場合断面113及び114には被着材
料は被着しない。その部分に仮に被着したとして
も、目的とする第一及び第二超伝導体膜23及び
24に比べて薄いので、このような不都合な被着
膜はエツチングにより断面113及び114から
容易に除去出来る。
上述した目的とする膜23及び24の厚みは通
常は1000Å程度或いはそれ以下である。
このようにして得られた第一及び第二超伝導体
膜23及び24はP1及びP2の箇所で互いに集合
結合して接続している。これら結合部P1及びP2
が弱結合部を形成していて、その接続面積は膜2
3及び24の厚みと、両膜23及び24が交差す
る角度により決まり、この場合には著しく小さな
面積となつている。
上述した方法によれば、弱結合部は第一及び第
二超伝導体膜23及び24の形成と同時に結合さ
れることとなり、従つて、この発明の構造では、
従来のように弱結合部を別工程で形成する場合と
は異なり、弱結合部の形成の再現性が極めて良い
という特色を有する。
尚、第4図Dに示す構造では、P1及びP2が並
列に設置される構造となつているが、点線で示す
ような切断線に沿つて第一超伝導体膜25を切断
して2つの二端子素子を得ることが出来る。
第5図A〜Cはこの発明のジヨセフソン接合素
子の他の製造方法を説明するための略線図であ
る。
この場合には、先ず、第5図Aに示すように、
第4図Aに示した基板面及び耐エツチング性膜4
1上に、一端部を有する表面整形部55を設け、
その基板面上の部分を56とし及び膜41上の部
分を57として示す。両部分56及び57は連続
していて膜41の端縁42のところで段差を形成
している。
次に、第5図Bに示すように、整形部の部分5
6及び57及び基板10の一部分をエツチングし
て除去し、図に点線で示す原状態(第5図Aに示
す状態)から実線で示す状態に整形する。このエ
ツチングに際して、エツチング液として膜41を
エツチングしないものを用いることは前述の場合
と同様である。
次に、膜41をエツチングして除去することに
より、第5図Cで実線で示すような構造を得る。
従つて、この構造の露出基板面及び残存した整形
部の一部分58の露出面上に超伝導体膜26,2
7(点線で示す)を被着することにより、第1図
に対応する二端子素子の一個の弱結合部P1を第
一及び第二超伝導体膜26,27の形成と同時に
得ることが出来る。
第6図A〜Cは第2図に示す三端子素子を実現
するための製造方法を説明するための略線図であ
る。
この方法では、前述した第4図Dにおいて、第
一及び第二超伝導体膜23及び24を被着する代
りに、エツチングが容易な被膜61及び62を被
着する(第6図A)。
次に、この被膜61及び62のエツチングを行
わないで基板10の露出断面113及び114を
エツチングする。そのため、この第6図Aに示し
た構造をエツチング液中につけこむ。このエツチ
ングにより曲面123及び124(第6図Bに示
す)が得られる。次に、これら被膜61及び62
を除去し、第6図Bに示すような構造を得る。
次に、このような構造において、第6図BにX
で示す方向から第三超伝導体膜を被着する。この
場合、前述の曲面123及び124に対して一番
沢山第三超伝導体膜が被着するが、側面に対する
被着量は多くなく、また、平面上にも多少被着す
るが、それも薄い。続いて、第三超伝導体膜のエ
ツチング液に全体をつけこむか、或いは、エツチ
ングガス中に入れてエツチングすると、第三超伝
導体膜の薄い部分は除去されて第6図Cに223
及び224で示すように、曲面123及び124
にのみ残存する。
次に、第4図Dで第一及び第二超伝導体膜23
及び24を被着したと同様に、この場合でも、被
膜61及び62が除去されて露出した基板面上に
第一及び第二超伝導体膜23及び24を被着し、
第6図Cに示すような構造が得られる。この構造
ではP1及びP2が弱結合部である。
このようにして形成して得られた構造は原理的
には第3図に示した構造に対応し、三端子素子を
構成する構造である。
第7図及び第8図はこの発明の他の実施例を示
す略線的斜視図である。
第7図に示す例では基板面の一部分に屋根型に
突出した表面整形部100を設け、この整形部1
00の両斜面101及び102上に第一超伝導体
膜103、第二超伝導体膜104及び平坦な基板
面105上に第三超伝導体膜106を形成した例
である。この構造ではP1及びP2が弱結合部であ
り、第2図の構造に対応する。
第8図に示す例は整形部100を屋根型にする
代りに、幅狭の長方体の形状に形成した構造であ
る。この場合にはこの長方体の側面103及び1
04と平坦な基板面105上に第一、第二及び第
三超伝導体膜103,104及び106を同様に
して被着すれば良い。この構造もP1及びP2が弱
結合部であり、第2図の構造に対応するものであ
る。
尚、これら第7図及び第8図の構造において、
各膜の被着は基板側を回転させて成膜を行うこと
により所要の各面に成膜を行うことが出来る。
(発明の効果) 上述した実施例からも明らかなように、この発
明のジヨセフソン接合素子によれば、これを構成
する各超伝導体膜の端面を互いにある角度をもつ
て直接結合しているので、これら結合部の距離は
零となり、静電容量を除去することが出来る。し
かも、結合の断面積も従来構造のものと比べて著
しく小さくすることが出来るので素子の性能も従
来より著しく向上する。また、この弱結合部を結
合すべき超伝導体膜の形成と同時に簡単かつ容易
に形成することが出来る。
また、複数の超伝導体薄膜を同一成膜工程で形
成した膜とした構成の場合、これら薄膜を別々の
成膜工程で形成した場合に問題となるこれら膜の
界面の制御が、問題でなくなる。
従つて、この発明のジヨセフソン接合素子は高
性能が得られ、RF−SQUIDのような測定器の構
成に適用して極めて好適である。又、計算機等に
も適用することが可能となる。
【図面の簡単な説明】
第1図〜第3図はこの発明のジヨセフソン接合
素子の基本的構造を示す原理的構成図、第4図A
〜D及び第5図A〜Cはこの発明のジヨセフソン
接合素子の一実施例の具体的構造の説明に供する
製造工程図、第6図A〜Cはこのこの発明のジヨ
セフソン接合素子の他の実施例の具体的構造の説
明に供する製造工程図、第7図及び第8図はこの
発明の他の実施例を説明するための略図的部分的
斜視図、第9図は従来のジヨセフソン接合素子の
説明に供する略線図である。 10……下地層、21,23,26,31,1
03……第一超伝導体膜、21a……第一超伝導
体膜の端面、22,24,27,32,104…
…第二超伝導体膜、22a……第二超伝導体膜の
端面、33,106,223,224……第三超
伝導体膜、41……耐エツチング性膜、42……
膜の端縁、50,100……表面整形部、51,
52,56,57,58……表面整形部の部分、
53,54……エツチング後の半円柱部分、6
1,62……被膜、101,102……斜面、1
05……基板面、107,108……側面、11
1,112……エツチング後の基板の露出面、1
13,114……エツチング後の基板の露出断
面、123,124……曲面。

Claims (1)

  1. 【特許請求の範囲】 1 複数の超伝導体膜の端面が互いにある角度を
    もつて直接結合している部分を弱結合部として成
    ることを特徴とするジヨセフソン接合素子。 2 前記複数の超伝導体膜を第一及び第二超伝導
    体膜とし、これら第一及び第二超伝導体膜を同一
    成膜工程で形成した膜としたことを特徴とする特
    許請求の範囲第1項記載のジヨセフソン接合素
    子。 3 前記複数の超伝導体膜を第一、第二及び第三
    の超伝導体膜としたことを特徴とする特許請求の
    範囲第1項記載のジヨセフソン接合素子。
JP60019772A 1985-02-04 1985-02-04 ジヨセフソン接合素子 Granted JPS61179584A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60019772A JPS61179584A (ja) 1985-02-04 1985-02-04 ジヨセフソン接合素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60019772A JPS61179584A (ja) 1985-02-04 1985-02-04 ジヨセフソン接合素子

Publications (2)

Publication Number Publication Date
JPS61179584A JPS61179584A (ja) 1986-08-12
JPH055192B2 true JPH055192B2 (ja) 1993-01-21

Family

ID=12008622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60019772A Granted JPS61179584A (ja) 1985-02-04 1985-02-04 ジヨセフソン接合素子

Country Status (1)

Country Link
JP (1) JPS61179584A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0266978A (ja) * 1988-08-31 1990-03-07 Nec Corp 超伝導三端子素子
JPH0272683A (ja) * 1988-09-07 1990-03-12 Shimadzu Corp ジョセフソン接合素子
AU653983B2 (en) * 1991-02-25 1994-10-20 Sumitomo Electric Industries, Ltd. Junction between wires employing oxide superconductors and joining method therefor

Also Published As

Publication number Publication date
JPS61179584A (ja) 1986-08-12

Similar Documents

Publication Publication Date Title
JPH055192B2 (ja)
JPH0551174B2 (ja)
JP2526402B2 (ja) 超伝導ジョセフソン素子の製造方法
JPS61181178A (ja) ジヨセフソン接合素子とその製造方法
JPS5916430B2 (ja) ジヨセフソン接合素子とその製造方法
JPS6142943A (ja) 複合半導体装置の製造方法
JPS6060783A (ja) 超伝導回路装置の製造方法
JPH0334675B2 (ja)
JPH06177441A (ja) マイクロブリッジおよびその製造方法
JPS61144083A (ja) ジヨセフソン接合素子の形成方法
JP2566028B2 (ja) 超伝導素子の製造加工方法
JP2661970B2 (ja) 多層電極の製造方法
JPH0519993B2 (ja)
JPS6256676B2 (ja)
JPS5895839A (ja) 半導体装置の製造方法
JPH0695581B2 (ja) 超伝導回路装置
JPS605235B2 (ja) ジヨセフソン接合素子の製造方法
JPS592390B2 (ja) ジヨセフソン接合素子とその製造方法
JPH0515075B2 (ja)
JPH0582989B2 (ja)
JPH02189923A (ja) 半導体集積回路装置の製造方法
JPS6260832B2 (ja)
JPH04302181A (ja) 準平面型ジョセフソン接合素子の製造方法
JPS6257262A (ja) ジヨセフソン接合素子の製造方法
JPS6147680A (ja) ジヨセフソン接合素子の作製方法