JPH0437074A - ジョセフソン素子 - Google Patents
ジョセフソン素子Info
- Publication number
- JPH0437074A JPH0437074A JP2144073A JP14407390A JPH0437074A JP H0437074 A JPH0437074 A JP H0437074A JP 2144073 A JP2144073 A JP 2144073A JP 14407390 A JP14407390 A JP 14407390A JP H0437074 A JPH0437074 A JP H0437074A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- groove
- layer
- substrate
- josephson
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000001704 evaporation Methods 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000005668 Josephson effect Effects 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ジョセフソン素子およびその製造方法に関し
、もつと詳しくは、非常に弱い磁界を計測するセンサと
して利用される超電導量子干渉素子などのようなジョセ
フソン素子およびその製造方法に関する。
、もつと詳しくは、非常に弱い磁界を計測するセンサと
して利用される超電導量子干渉素子などのようなジョセ
フソン素子およびその製造方法に関する。
従来の技術
超電導量子干渉素子は、超電導リングに1つまたは2つ
のジョセフソン接合を組合わせて構成され、人間の脳、
腕、眼球および心臓なとの生体から発生される磁界を計
測するために用いられ、SQ U I D (Supe
rconductive Quantum InLer
fernceDevice)素子と略称される。このよ
うな超電導量子干渉素子を製造する典型的な先行技術は
、第3図に示されている。まず第3図(1)で示される
ように基板30の全面にわたって薄膜31を成膜し、そ
の薄膜31を第3図(2)で示されるように台31aに
示されるようにステップ状に細長く加工し、次に第3図
(3)で示されるように超電導材料を矢符32で示され
るように、真上から蒸着して超電導材料から成る層33
を形成し、その後、第3図(4)に示されるように矢符
34の方向から超電導材料から成る層35を形成し、次
に矢符36から層37を蒸着し、このようにしていわば
斜め蒸着法によって層35.37を形成する。
のジョセフソン接合を組合わせて構成され、人間の脳、
腕、眼球および心臓なとの生体から発生される磁界を計
測するために用いられ、SQ U I D (Supe
rconductive Quantum InLer
fernceDevice)素子と略称される。このよ
うな超電導量子干渉素子を製造する典型的な先行技術は
、第3図に示されている。まず第3図(1)で示される
ように基板30の全面にわたって薄膜31を成膜し、そ
の薄膜31を第3図(2)で示されるように台31aに
示されるようにステップ状に細長く加工し、次に第3図
(3)で示されるように超電導材料を矢符32で示され
るように、真上から蒸着して超電導材料から成る層33
を形成し、その後、第3図(4)に示されるように矢符
34の方向から超電導材料から成る層35を形成し、次
に矢符36から層37を蒸着し、このようにしていわば
斜め蒸着法によって層35.37を形成する。
こうして層33の一部の薄膜領域33aが露出し、ここ
にジョセフソン接合が得られる。
にジョセフソン接合が得られる。
発明が解決しようとする課題
このような第3図に示される先行技術では、基板30上
に薄11131を蒸着またはスパッタによって形成し、
この薄膜31の材料としては、たとえば常電導材料であ
るC、 rまたはTaが用いられ、その後、超電導材料
から成る膜33.35.37が形成され、このようにし
て成膜工程が2度にわたるので、製造が煩雑であるとい
う問題がある。
に薄11131を蒸着またはスパッタによって形成し、
この薄膜31の材料としては、たとえば常電導材料であ
るC、 rまたはTaが用いられ、その後、超電導材料
から成る膜33.35.37が形成され、このようにし
て成膜工程が2度にわたるので、製造が煩雑であるとい
う問題がある。
またこの先行技術の他の問題は、基板30上に薄膜31
を形成した後に、その薄膜31を部分的に削除してステ
ップ状の台31aを加工する必要があり、このとき第3
図(2〉で示される台31aから露出している基板30
の表面が汚染されるという問題がある。このような汚染
された基板30上に超電導材料から成る膜33.35.
37が形成されることによって、ジョセフソン接合の特
性が劣ることになる。
を形成した後に、その薄膜31を部分的に削除してステ
ップ状の台31aを加工する必要があり、このとき第3
図(2〉で示される台31aから露出している基板30
の表面が汚染されるという問題がある。このような汚染
された基板30上に超電導材料から成る膜33.35.
37が形成されることによって、ジョセフソン接合の特
性が劣ることになる。
本発明の目的は、製造が容易であり、しかもジョセフソ
ン接合の特性を向上することができるようにしたジョセ
フソン素子およびその製造方法を提供することである。
ン接合の特性を向上することができるようにしたジョセ
フソン素子およびその製造方法を提供することである。
課題を解決するための手段
本発明は、基板に凹溝を形成し、この凹溝の底に、超電
導材料から成る薄膜領域を形成してジョセフソン接合を
得ることを特徴とするンヨセフソン素子である。
導材料から成る薄膜領域を形成してジョセフソン接合を
得ることを特徴とするンヨセフソン素子である。
また本発明は、基板に凹溝を形成し、
その凹溝の底に、超電導材料から成る薄膜を形成し、
次に、その薄膜上に、凹溝の両側壁をそれぞれ利用して
、超電導材料を斜めに蒸着して形成して前記薄膜を部分
的に露出した薄膜領域を形成してジョセフソン接合を得
ることを特徴とするジョセフソン素子の製造方法である
。
、超電導材料を斜めに蒸着して形成して前記薄膜を部分
的に露出した薄膜領域を形成してジョセフソン接合を得
ることを特徴とするジョセフソン素子の製造方法である
。
作 用
本発明に従えば、基板上に、たとえばドライエツチング
などの手法によって凹溝を形成し、この凹溝の底は清浄
であり、この底に超電導材料から成る薄膜領域を形成し
てジョセフソン接合を得るようにしたので、第3図に関
連して説明した先行技術よりも少ない製造工程で、ジョ
セフソン素子を製造することができるようになる。
などの手法によって凹溝を形成し、この凹溝の底は清浄
であり、この底に超電導材料から成る薄膜領域を形成し
てジョセフソン接合を得るようにしたので、第3図に関
連して説明した先行技術よりも少ない製造工程で、ジョ
セフソン素子を製造することができるようになる。
また本発明に従えば、このジョセフソン接合を得る薄膜
領域は、凹溝の両側壁をそれぞれ利用して超電導材料を
斜めに蒸着して形成し、これによって凹溝の底の全面に
予め形成されている薄膜を部分的に露出して薄膜領域を
得ることができる。
領域は、凹溝の両側壁をそれぞれ利用して超電導材料を
斜めに蒸着して形成し、これによって凹溝の底の全面に
予め形成されている薄膜を部分的に露出して薄膜領域を
得ることができる。
こうして清浄な凹溝の底に、ジョセフソン接合を得る薄
膜領域を形成することができる。
膜領域を形成することができる。
実施例
第1図は本発明の一実施例の超電導量子干渉素子の一部
を示す断面図であり、第2図はその製造工程を示す断面
図である。基板1は、たとえば石英、サファイアおよび
Sjなどの半導体材料などから成る。このような基板1
を、第2図(1)で示されるように準備する。
を示す断面図であり、第2図はその製造工程を示す断面
図である。基板1は、たとえば石英、サファイアおよび
Sjなどの半導体材料などから成る。このような基板1
を、第2図(1)で示されるように準備する。
次に、第2図(2)で示されるように基板1上に凹溝1
2を形成する。この凹ff112は、底13と両側壁1
4.15とを有する。凹溝12の側壁1、.4..15
は、底13に垂直である。二のような凹溝12は、たと
えばトライエツチングなどの手法で形成することができ
る。溝12の深さdlはたとえば4000〜5000人
であり、その幅W1はたとえば1μmであり、第2図く
2)の紙面に垂直方向の長さはたとえば1〜5μmであ
ってもよい ドライエツチングというのは、たとえば、基板1の表面
に溝12に対応した透孔を有するレジスト層を形成し、
プラズマ雰囲気中でアルゴンイオンAr”を衝突させる
スパッタ法などてあってもよい。
2を形成する。この凹ff112は、底13と両側壁1
4.15とを有する。凹溝12の側壁1、.4..15
は、底13に垂直である。二のような凹溝12は、たと
えばトライエツチングなどの手法で形成することができ
る。溝12の深さdlはたとえば4000〜5000人
であり、その幅W1はたとえば1μmであり、第2図く
2)の紙面に垂直方向の長さはたとえば1〜5μmであ
ってもよい ドライエツチングというのは、たとえば、基板1の表面
に溝12に対応した透孔を有するレジスト層を形成し、
プラズマ雰囲気中でアルゴンイオンAr”を衝突させる
スパッタ法などてあってもよい。
次に、第2図く3)て示されるように凹溝12に矢符3
で示されるように真上から、すなわち凹溝12の底13
に垂直方向に、超電導材料、たとえばNbを蒸着して、
第1層4を形成する。この第1層4は、基板1の凹溝1
2外の基板1の表面にもまた形成される。第1層4の厚
みは80〜200人であり、好ましくは80〜150人
て゛あり、さらに好ましくは100人である。第2図(
4)に示されるように第1層4上に、矢符6の方向に超
電導材料Nbから成る第2層5を形成する。
で示されるように真上から、すなわち凹溝12の底13
に垂直方向に、超電導材料、たとえばNbを蒸着して、
第1層4を形成する。この第1層4は、基板1の凹溝1
2外の基板1の表面にもまた形成される。第1層4の厚
みは80〜200人であり、好ましくは80〜150人
て゛あり、さらに好ましくは100人である。第2図(
4)に示されるように第1層4上に、矢符6の方向に超
電導材料Nbから成る第2層5を形成する。
方の側壁14の働きによって、この矢符6から蒸着され
る超電導材料Nbは凹溝12の底13上の第1層4に部
分的に形成される。矢符6の底13と為す角度θ1は、
たとえば25〜70度であり、好ましくは25〜50度
である。第2層5の厚みd3は、たとえば1000人で
ある。
る超電導材料Nbは凹溝12の底13上の第1層4に部
分的に形成される。矢符6の底13と為す角度θ1は、
たとえば25〜70度であり、好ましくは25〜50度
である。第2層5の厚みd3は、たとえば1000人で
ある。
その後、第2図(5)で示されるように、矢符7から超
電導材料Nbを蒸着して凹溝12の他方の側壁15を利
用して第3層8を形成する。この第3層8の厚みd4は
、たとえば500人であり、d3+d4=200〜20
00人に選ばれる。矢符7の底13と成す角度θ2は、
25〜70度であり、好ましくは25〜50度である、
こうして底13の第1層4には、第2および第3層5.
8から部分的に露出した薄膜領域4aが形成され、ここ
にジョセフソン接合が得られる。こうして凹溝12の両
側壁14.15を利用し、矢符6,7で示されるように
その凹71112の両側からいわば斜め蒸着を行い、ジ
ョセフソン接合を成す薄膜領域4aが形成される。蒸着
角度θ1.θ2を変化し、また凹溝12の深さdlなら
びに第2および第3層5,8の厚みd3.d4を変化す
ることによって、ジョセフソン接合の薄膜領域4aの形
状および特性を、自由に制御することができる。
電導材料Nbを蒸着して凹溝12の他方の側壁15を利
用して第3層8を形成する。この第3層8の厚みd4は
、たとえば500人であり、d3+d4=200〜20
00人に選ばれる。矢符7の底13と成す角度θ2は、
25〜70度であり、好ましくは25〜50度である、
こうして底13の第1層4には、第2および第3層5.
8から部分的に露出した薄膜領域4aが形成され、ここ
にジョセフソン接合が得られる。こうして凹溝12の両
側壁14.15を利用し、矢符6,7で示されるように
その凹71112の両側からいわば斜め蒸着を行い、ジ
ョセフソン接合を成す薄膜領域4aが形成される。蒸着
角度θ1.θ2を変化し、また凹溝12の深さdlなら
びに第2および第3層5,8の厚みd3.d4を変化す
ることによって、ジョセフソン接合の薄膜領域4aの形
状および特性を、自由に制御することができる。
このような製造工程は、全て同−真空内で行うことがで
き、したがって凹溝12を含む基板1の全表面が汚染さ
れるのを防ぐことができて製造が容易となり、都合がよ
い。
き、したがって凹溝12を含む基板1の全表面が汚染さ
れるのを防ぐことができて製造が容易となり、都合がよ
い。
本件発明者の実験によれば、Si基板1上に深さdl=
4000人の凹所12を形成し、超電導材料としてNb
を用い、第1層4の厚みd2を100人とし、第2層5
の厚みd3を1ooo人とし、第3層8の厚みd4を5
00人とし、蒸着角度θl、θ2を30〜7o度に選ん
で超電導量子干渉素子を製造したとき、臨界電流は10
tiA、出力電圧10μVであり、適切な特性が得られ
た。
4000人の凹所12を形成し、超電導材料としてNb
を用い、第1層4の厚みd2を100人とし、第2層5
の厚みd3を1ooo人とし、第3層8の厚みd4を5
00人とし、蒸着角度θl、θ2を30〜7o度に選ん
で超電導量子干渉素子を製造したとき、臨界電流は10
tiA、出力電圧10μVであり、適切な特性が得られ
た。
また第1層4の厚みd2を200人とし、他の条件を上
述と同様としたとき、臨界電流18μA、出力電圧7μ
■であって、適切な特性が得られた。
述と同様としたとき、臨界電流18μA、出力電圧7μ
■であって、適切な特性が得られた。
本発明は、超電導量子干渉素子だけてなく、その他のジ
ョセフソン素子に関連してもまた実施することができる
。
ョセフソン素子に関連してもまた実施することができる
。
発明の効果
以上のように本発明によれば、基板に凹溝を形成し、二
の凹溝の底に、超電導材料から成る薄膜領域を形成して
ジョセフソン接合を得るようにしたので、凹溝の清浄な
底に薄膜領域が形成され、ジョセフソン効果の特性が優
れたジョセフソン素子を製造することができる。
の凹溝の底に、超電導材料から成る薄膜領域を形成して
ジョセフソン接合を得るようにしたので、凹溝の清浄な
底に薄膜領域が形成され、ジョセフソン効果の特性が優
れたジョセフソン素子を製造することができる。
この基板に凹溝を形成し、この凹溝の両側壁をそれぞれ
利用して斜めに蒸着を行って薄膜を部分的に露出してジ
ョセフソン接合を得る薄膜領域を形成するようにしたの
で、前述の第3図に関連して述べた先行技術における台
31aを形成する工程を含む先行技術に比べて、本発明
は製造工程が簡略化され、さらにまた全工程を同−真空
内で行うことがてきるので、このことによってもまた製
造が容易であり、また凹溝の底を含む基板表面の汚染を
防ぐことができる。
利用して斜めに蒸着を行って薄膜を部分的に露出してジ
ョセフソン接合を得る薄膜領域を形成するようにしたの
で、前述の第3図に関連して述べた先行技術における台
31aを形成する工程を含む先行技術に比べて、本発明
は製造工程が簡略化され、さらにまた全工程を同−真空
内で行うことがてきるので、このことによってもまた製
造が容易であり、また凹溝の底を含む基板表面の汚染を
防ぐことができる。
第1(21は本発明の一実施例の超電導量子干渉素子の
断面図、第2図はその製造手順を示す断面図、第3(2
は先行技術の製造手順を示す断面図である。 1 基板、4・・第1層、5・・・第2層、8 第3層
、12 凹溝、13・−・底、14.15−側壁代理人
弁理士 画数 圭一部 勤 図 第 図 第 図 第 図
断面図、第2図はその製造手順を示す断面図、第3(2
は先行技術の製造手順を示す断面図である。 1 基板、4・・第1層、5・・・第2層、8 第3層
、12 凹溝、13・−・底、14.15−側壁代理人
弁理士 画数 圭一部 勤 図 第 図 第 図 第 図
Claims (2)
- (1)基板に凹溝を形成し、この凹溝の底に、超電導材
料から成る薄膜領域を形成してジョセフソン接合を得る
ことを特徴とするジョセフソン素子。 - (2)基板に凹溝を形成し、 その凹溝の底に、超電導材料から成る薄膜を形成し、 次に、その薄膜上に、凹溝の両側壁をそれぞれ利用して
、超電導材料を斜めに蒸着して形成して前記薄膜を部分
的に露出した薄膜領域を形成してジョセフソン接合を得
ることを特徴とするジョセフソン素子の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02144073A JP3084045B2 (ja) | 1990-05-31 | 1990-05-31 | ジョセフソン素子 |
US07/799,272 US5313074A (en) | 1990-05-31 | 1991-11-27 | Josephson device formed over a recess step with protective layer |
EP96200713A EP0725449B1 (en) | 1990-05-31 | 1991-11-27 | A method for fabricating a Josephson device |
EP91203113A EP0544036B1 (en) | 1990-05-31 | 1991-11-27 | A Josephson device and a process for fabricating the same |
DE69124697T DE69124697T2 (de) | 1990-05-31 | 1991-11-27 | Josephson-Einrichtung und Prozess zu deren Herstellung |
CA002056634A CA2056634C (en) | 1990-05-31 | 1991-11-29 | Josephson device and a process for fabricating the same |
CA002166817A CA2166817C (en) | 1990-05-31 | 1991-11-29 | Josephson device and a process for fabricating the same |
US08/205,357 US5401530A (en) | 1990-05-31 | 1994-03-03 | Process for fabricating a Josephson device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02144073A JP3084045B2 (ja) | 1990-05-31 | 1990-05-31 | ジョセフソン素子 |
US07/799,272 US5313074A (en) | 1990-05-31 | 1991-11-27 | Josephson device formed over a recess step with protective layer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0437074A true JPH0437074A (ja) | 1992-02-07 |
JP3084045B2 JP3084045B2 (ja) | 2000-09-04 |
Family
ID=26475604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02144073A Expired - Fee Related JP3084045B2 (ja) | 1990-05-31 | 1990-05-31 | ジョセフソン素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3084045B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10916690B2 (en) * | 2018-11-28 | 2021-02-09 | International Business Machines Corporation | Electrical leads for trenched qubits |
-
1990
- 1990-05-31 JP JP02144073A patent/JP3084045B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10916690B2 (en) * | 2018-11-28 | 2021-02-09 | International Business Machines Corporation | Electrical leads for trenched qubits |
US20210119104A1 (en) * | 2018-11-28 | 2021-04-22 | International Business Machines Corporation | Electrical leads for trenched qubits |
CN113169263A (zh) * | 2018-11-28 | 2021-07-23 | 国际商业机器公司 | 用于带沟槽的量子位的电引线 |
US11581474B2 (en) * | 2018-11-28 | 2023-02-14 | International Business Machines Corporation | Electrical leads for trenched qubits |
Also Published As
Publication number | Publication date |
---|---|
JP3084045B2 (ja) | 2000-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102241971B1 (ko) | 양자 비트 디페이징을 감소시키기 위한 선택적 캡핑 | |
JPH01161881A (ja) | ジョセフソン素子およびその製造方法 | |
JPH0437074A (ja) | ジョセフソン素子 | |
JPS6266629A (ja) | 薄膜形成方法 | |
JPH04287382A (ja) | 超電導薄膜パタンの形成方法 | |
US20010003118A1 (en) | Squid formed on a sapphire substrate and method for manufacturing the same | |
JPH02307231A (ja) | 半導体装置の製造方法 | |
JPH05152625A (ja) | 超電導ジヨセフソン接合素子 | |
KR20030034679A (ko) | 초전도체 전극 형성 방법 | |
JP2000195837A (ja) | 微細加工方法、磁気力顕微鏡用プローブおよび電場センサ | |
JPS6396973A (ja) | ジヨセフソン接合素子の製造方法 | |
JPH0355551B2 (ja) | ||
JPH02183541A (ja) | 半導体装置の製造方法 | |
JPH04196540A (ja) | 半導体装置の製造方法 | |
JPH06132577A (ja) | 酸化物超伝導ジョセフソン素子の作製方法 | |
JPS62165379A (ja) | ジヨセフソン接合素子の製造方法 | |
JPH01211985A (ja) | ジョセフソン素子の製造方法 | |
JPH03227026A (ja) | 半導体装置の製造方法 | |
JPH0682610B2 (ja) | 半導体装置の製造法 | |
JPS6321829A (ja) | 半導体装置の製造方法 | |
JPH04158533A (ja) | 化合物半導体装置の製造方法 | |
JPH02207575A (ja) | ジヨセフソン接合とその製造方法 | |
JPH0287585A (ja) | 強磁性体磁気抵抗素子の製造方法 | |
JPH02253672A (ja) | 高温超電導薄膜回路の製造方法 | |
JPS61215286A (ja) | 半導体膜のパタ−ン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |