JPH0355551B2 - - Google Patents
Info
- Publication number
- JPH0355551B2 JPH0355551B2 JP15304788A JP15304788A JPH0355551B2 JP H0355551 B2 JPH0355551 B2 JP H0355551B2 JP 15304788 A JP15304788 A JP 15304788A JP 15304788 A JP15304788 A JP 15304788A JP H0355551 B2 JPH0355551 B2 JP H0355551B2
- Authority
- JP
- Japan
- Prior art keywords
- pinholes
- insulating film
- plasma treatment
- film
- density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010408 film Substances 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 14
- 238000009832 plasma treatment Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002887 superconductor Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体、超電導体等の技術分野に
用いられるプラズマ処理による膜改質方法に関す
るものである。
用いられるプラズマ処理による膜改質方法に関す
るものである。
半導体集積回路あるいは超電導体回路等の作成
においては、薄膜を基板上に堆積しエツチングに
よりパターニングを施し目的とする形状の薄膜を
得ている。
においては、薄膜を基板上に堆積しエツチングに
よりパターニングを施し目的とする形状の薄膜を
得ている。
その際、薄膜各層のピンホールが少ないことが
回路の品質、歩留りの向上のために重要な条件で
ある。
回路の品質、歩留りの向上のために重要な条件で
ある。
ところで、層間絶縁膜等の薄膜に発生したピン
ホールは、回路の短絡を招き、また、超電導薄膜
においては磁束を捕捉し、ジヨセフソン回路に望
ましくないフラツクス・トラツプ（flux−trap）
を引き起す等の問題点があつた。
ホールは、回路の短絡を招き、また、超電導薄膜
においては磁束を捕捉し、ジヨセフソン回路に望
ましくないフラツクス・トラツプ（flux−trap）
を引き起す等の問題点があつた。
この発明は、上記の問題点を解決するためにな
されたもので、すでに堆積されピンホールが発生
している薄膜にプリズマ処理を施して、ピンホー
ルの密度を下げるようにしたプラズマ処理による
膜改質方法を提供することを目的とする。
されたもので、すでに堆積されピンホールが発生
している薄膜にプリズマ処理を施して、ピンホー
ルの密度を下げるようにしたプラズマ処理による
膜改質方法を提供することを目的とする。
この発明にかかるプラズマ処理による膜改質方
法は、基板上に堆積されたピンホールが発生して
いる薄膜に、低圧の雰囲気内で発生するガスイオ
ンによりプラズマ処理を施して、薄膜のピンホー
ルの密度を低減させるものである。
法は、基板上に堆積されたピンホールが発生して
いる薄膜に、低圧の雰囲気内で発生するガスイオ
ンによりプラズマ処理を施して、薄膜のピンホー
ルの密度を低減させるものである。
この発明においては、薄膜上のピンホールにガ
スイオンによりプラズマ処理を施すことにより薄
膜上のピンホールの密度が低減する。
スイオンによりプラズマ処理を施すことにより薄
膜上のピンホールの密度が低減する。
第１図ａ，ｂはこの発明の一実施例を示す説明
図で、１は基板となる下部電極、２は前記下部電
極１上に形成された薄膜状の絶縁膜で、sioから
なる1μｍの厚みを有している。３は前記絶縁膜
２上に形成された上部電極である。Ｐは前記絶縁
膜２に発生したピンホール、Arは前記絶縁膜２
にプラズマ処理を施すArガスイオンで、矢印で
その方向を示す。これらはスパツタリングを施す
ときとほぼ同様なものである。
図で、１は基板となる下部電極、２は前記下部電
極１上に形成された薄膜状の絶縁膜で、sioから
なる1μｍの厚みを有している。３は前記絶縁膜
２上に形成された上部電極である。Ｐは前記絶縁
膜２に発生したピンホール、Arは前記絶縁膜２
にプラズマ処理を施すArガスイオンで、矢印で
その方向を示す。これらはスパツタリングを施す
ときとほぼ同様なものである。
次にプラズマ処理の方法について説明する。
第１図ａに示すように、10ｍTorrの低圧の雰
囲気中でArガスイオンのRFプラズマ処理を、
300Vの直流自己バイアス電圧発生の条件で５分
間行うと、絶縁膜２におけるピンホールＰの密度
は30／cm2から10／cm2に低減した。次いで、第１図
ｂに示すように、ピンホールＰに密度が低減した
絶縁膜２上に上部電極３を形成する。
囲気中でArガスイオンのRFプラズマ処理を、
300Vの直流自己バイアス電圧発生の条件で５分
間行うと、絶縁膜２におけるピンホールＰの密度
は30／cm2から10／cm2に低減した。次いで、第１図
ｂに示すように、ピンホールＰに密度が低減した
絶縁膜２上に上部電極３を形成する。
第２図ａ〜ｂはこの発明の他の実施例を示すも
ので、第１図と同一符号は同一部分を示し、２１
は前記下部電極１上に形成された薄膜状の第１の
絶縁膜、２２は前記第１の絶縁膜２１上に形成さ
れた薄膜状の第２の絶縁膜で、いずれもsioから
なる160nｍの厚みを有している。このように、
第１の絶縁膜２１と第２の絶縁膜２２の２回に分
けて蒸着すると、同じ厚みでも１回で蒸着するよ
りはピンホール密度が低下する。
ので、第１図と同一符号は同一部分を示し、２１
は前記下部電極１上に形成された薄膜状の第１の
絶縁膜、２２は前記第１の絶縁膜２１上に形成さ
れた薄膜状の第２の絶縁膜で、いずれもsioから
なる160nｍの厚みを有している。このように、
第１の絶縁膜２１と第２の絶縁膜２２の２回に分
けて蒸着すると、同じ厚みでも１回で蒸着するよ
りはピンホール密度が低下する。
プラズマ処理の方法は第１図と同じ条件で行わ
れる。
れる。
まず第２図ａに示すように、第１の絶縁膜２１
にプラズマ処理を行つた後、第２図ｂに示すよう
に、第１の絶縁膜２１の上に第２の絶縁膜２２を
形成し、第２図ｃに示すように、プラズマ処理を
行うと、各絶縁膜２１，２２におけるピンホール
Ｐの密度はいずれも17／cm2から６／cm2に低減し
た。次いで、第２図ｄに示すように、ピンホール
Ｐの密度が低減した第２の絶縁膜２２上に上部電
極３を形成する。
にプラズマ処理を行つた後、第２図ｂに示すよう
に、第１の絶縁膜２１の上に第２の絶縁膜２２を
形成し、第２図ｃに示すように、プラズマ処理を
行うと、各絶縁膜２１，２２におけるピンホール
Ｐの密度はいずれも17／cm2から６／cm2に低減し
た。次いで、第２図ｄに示すように、ピンホール
Ｐの密度が低減した第２の絶縁膜２２上に上部電
極３を形成する。
なお、上記実施例では、Arガスイオンを用い
たプラズマ処理を施したが、この他、酸素ガス等
の他のガスを用いることもできる。
たプラズマ処理を施したが、この他、酸素ガス等
の他のガスを用いることもできる。
以上説明したようにこの発明は、ピンホールを
有する薄膜に低圧の雰囲気中でガスイオンにより
プラズマ処理を施すので、比較的安価な真空装置
が使用でき、かつ基板の温度も低く保持できるた
め、使用範囲が広く、薄膜のピンホール密度を著
しく低減できる等の利点を有する。
有する薄膜に低圧の雰囲気中でガスイオンにより
プラズマ処理を施すので、比較的安価な真空装置
が使用でき、かつ基板の温度も低く保持できるた
め、使用範囲が広く、薄膜のピンホール密度を著
しく低減できる等の利点を有する。
第１図ａ，ｂはこの発明の一実施例を示す説明
図、第２図ａ〜ｄはこの発明の他の実施例を示す
説明図である。 図中、１は下部電極、２は絶縁膜、３は上部電
極である。
図、第２図ａ〜ｄはこの発明の他の実施例を示す
説明図である。 図中、１は下部電極、２は絶縁膜、３は上部電
極である。
Claims (1)
- １ ピンホールを有する薄膜に低圧の雰囲気内で
ガスイオンによりプラズマ処理を施して、前記薄
膜のピンホールの密度を低減させることを特徴と
するプラズマ処理による膜改質方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15304788A JPH01319678A (ja) | 1988-06-21 | 1988-06-21 | プラズマ処理による膜改質方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15304788A JPH01319678A (ja) | 1988-06-21 | 1988-06-21 | プラズマ処理による膜改質方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01319678A JPH01319678A (ja) | 1989-12-25 |
| JPH0355551B2 true JPH0355551B2 (ja) | 1991-08-23 |
Family
ID=15553813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15304788A Granted JPH01319678A (ja) | 1988-06-21 | 1988-06-21 | プラズマ処理による膜改質方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01319678A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9593405B2 (en) | 2011-06-17 | 2017-03-14 | Applied Materials, Inc. | Pinhole-free dielectric thin film fabrication |
-
1988
- 1988-06-21 JP JP15304788A patent/JPH01319678A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01319678A (ja) | 1989-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3865624A (en) | Interconnection of electrical devices | |
| JPH0577347B2 (ja) | ||
| US4409262A (en) | Fabrication of submicron-wide lines with shadow depositions | |
| JPH0355551B2 (ja) | ||
| JPS5978585A (ja) | ジヨセフソン集積回路 | |
| JPH01218054A (ja) | 半導体装置 | |
| JPH02186682A (ja) | ジョセフソン接合装置 | |
| JPH04287382A (ja) | 超電導薄膜パタンの形成方法 | |
| JPH0262081A (ja) | 超伝導部品 | |
| JPS60208873A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS61144892A (ja) | シヨセフソン集積回路の製造方法 | |
| JPS6395684A (ja) | ジヨセフソン素子 | |
| CA2266302A1 (en) | Squid formed on a sapphire substrate and method for manufacturing the same | |
| JPH06132577A (ja) | 酸化物超伝導ジョセフソン素子の作製方法 | |
| JPH0335571A (ja) | トンネル素子 | |
| JPH01211985A (ja) | ジョセフソン素子の製造方法 | |
| JP2966378B2 (ja) | Ｂａ−Ｋ−Ｂｉ−Ｏ系超電導薄膜の製造方法 | |
| JPH01211983A (ja) | ジョセフソン素子 | |
| JPH0548159A (ja) | 酸化物超伝導体装置及びその製造方法 | |
| JPS6396973A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH04343486A (ja) | 酸化物超電導薄膜の微細加工方法 | |
| JPH0680845B2 (ja) | ジョゼフソン素子の作成方法 | |
| JPS61208879A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPH02257681A (ja) | 超電導薄膜の加工方法 | |
| JPH01260869A (ja) | 薄膜パターンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |