JPH01319678A - プラズマ処理による膜改質方法 - Google Patents
プラズマ処理による膜改質方法Info
- Publication number
- JPH01319678A JPH01319678A JP15304788A JP15304788A JPH01319678A JP H01319678 A JPH01319678 A JP H01319678A JP 15304788 A JP15304788 A JP 15304788A JP 15304788 A JP15304788 A JP 15304788A JP H01319678 A JPH01319678 A JP H01319678A
- Authority
- JP
- Japan
- Prior art keywords
- plasma treatment
- pinholes
- density
- film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009832 plasma treatment Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 8
- 238000002407 reforming Methods 0.000 title description 2
- 239000010408 film Substances 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 239000007789 gas Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002887 superconductor Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
この発明は、半導体、超電導体等の技術分野に用いられ
るプラズマ処理による膜改質方法に関するものである。
るプラズマ処理による膜改質方法に関するものである。
(従来の技術〕
半導体集積回路あるいは超電導体回路等の作成において
は、薄膜を基板上に堆積しエツチングによりパターニン
グを施し目的とする形状の薄膜を得ている。
は、薄膜を基板上に堆積しエツチングによりパターニン
グを施し目的とする形状の薄膜を得ている。
その際、薄膜各層のピンホールが少ないことが回路の品
質2歩留りの向上のために重要な条件である。
質2歩留りの向上のために重要な条件である。
ところで、層間絶縁膜等の薄膜に発生したピンホールは
、回路の短絡を招き、また、超電導薄膜においては磁束
を捕捉し、ジョセフソン回路に望ましくないフラックス
・トラップ(flux−trap)を引ぎ起す等の問題
点かあった。
、回路の短絡を招き、また、超電導薄膜においては磁束
を捕捉し、ジョセフソン回路に望ましくないフラックス
・トラップ(flux−trap)を引ぎ起す等の問題
点かあった。
この発明は、上記の問題点を解決するためになされたも
ので、すてに堆積されピンホールが発生している薄膜に
プラズマ処理を施して、ビンポールの密度を下げるよう
にしたプラズマ処理による膜改質方法を提供することを
目的とする。
ので、すてに堆積されピンホールが発生している薄膜に
プラズマ処理を施して、ビンポールの密度を下げるよう
にしたプラズマ処理による膜改質方法を提供することを
目的とする。
(課題を解決するための手段)
この発明にかかるプラズマ処理による膜改質方法は、基
板上に堆積されたピンホールが発生している薄膜に、低
圧の雰囲気内で発生ずるガスイオンによりプラズマ処理
を施して、薄膜のビンポールの密度を低減させるもので
ある。
板上に堆積されたピンホールが発生している薄膜に、低
圧の雰囲気内で発生ずるガスイオンによりプラズマ処理
を施して、薄膜のビンポールの密度を低減させるもので
ある。
この発明においては、薄膜上のビンポールにガスイオン
によりプラズマ処理を施すことにより薄月莫−トの1ピ
ンホールの密度がイ氏滅する。
によりプラズマ処理を施すことにより薄月莫−トの1ピ
ンホールの密度がイ氏滅する。
第1図(a)、(b)はこの発明の一実施例を示す説明
図で、1は基板となる下部電極、2は前記下部電極1上
に形成された薄膜状の絶縁膜て、S10からなる1μm
の厚みを有している。3は前記絶縁膜2上に形成された
上部電極である。Pは前記絶縁膜2に発生したピンホー
ル、Arは前記絶縁膜2にプラズマ処理を施すArガス
イオンて、矢印てその方向を示す。これらはスパッタリ
ングを施すときとほぼ同様なものである。
図で、1は基板となる下部電極、2は前記下部電極1上
に形成された薄膜状の絶縁膜て、S10からなる1μm
の厚みを有している。3は前記絶縁膜2上に形成された
上部電極である。Pは前記絶縁膜2に発生したピンホー
ル、Arは前記絶縁膜2にプラズマ処理を施すArガス
イオンて、矢印てその方向を示す。これらはスパッタリ
ングを施すときとほぼ同様なものである。
次にプラズマ処理の方法について説明する。
第1図(a)に示すように、1.0mTorrの低圧の
雰囲気中でArガスイオンのRFプラズマ処理を、30
0■の直流自己バイアス電圧発生の条件で5分間行うと
、絶縁膜2におりるピンホールPの密度は30 / c
m 2から10/cm2に低減した。次いて、第1図
(b)に示すように、ピンホールPに密度か低減した絶
縁膜2]二に上部重重か3を形成する。
雰囲気中でArガスイオンのRFプラズマ処理を、30
0■の直流自己バイアス電圧発生の条件で5分間行うと
、絶縁膜2におりるピンホールPの密度は30 / c
m 2から10/cm2に低減した。次いて、第1図
(b)に示すように、ピンホールPに密度か低減した絶
縁膜2]二に上部重重か3を形成する。
第2図(a)〜(d)はこの発明の他の実施例を示すも
ので、第1図と同一符号は同一部分を示このように、第
1の絶縁膜21と第2の絶縁膜22の2回に分けて蒸着
すると、同じ厚みでも1回で蒸着するよりはピンホール
密度か低下する。
ので、第1図と同一符号は同一部分を示このように、第
1の絶縁膜21と第2の絶縁膜22の2回に分けて蒸着
すると、同じ厚みでも1回で蒸着するよりはピンホール
密度か低下する。
プラズマ処理の方法は第1図と同し条件で行われる。
まず第2図(a)に示すように、第1の絶縁膜21にプ
ラズマ処理を行った後、第2図(b)に示すように、第
1の絶縁膜21の上に第2の絶縁膜22を形成し、第2
図(c)に示すように、プラズマ処理を行うと、各絶縁
膜21.22におけるビンポールPの密度はいずれも1
7/cm2から6 / c m ’に低減した。次いて
、第2図(d)に示すように、ピンホールPの密度が低
減した第2の絶縁膜22上に上部電極3を形成する。
ラズマ処理を行った後、第2図(b)に示すように、第
1の絶縁膜21の上に第2の絶縁膜22を形成し、第2
図(c)に示すように、プラズマ処理を行うと、各絶縁
膜21.22におけるビンポールPの密度はいずれも1
7/cm2から6 / c m ’に低減した。次いて
、第2図(d)に示すように、ピンホールPの密度が低
減した第2の絶縁膜22上に上部電極3を形成する。
なお、上記実施例では、Arガスイオンを用いたプラズ
マ処理を施したか、この他、酸素ガス等の他のガスを用
いることもできる。
マ処理を施したか、この他、酸素ガス等の他のガスを用
いることもできる。
以」二説明したようにこの発明は、ピンホールを有する
薄膜に低圧の雰囲気中でガスイオンによりプラズマ処理
を施すので、比較的安価な真空装置が使用でき、かつ基
板の温度も低く保持てきるため、使用範囲が広く、薄膜
のピンホール密度を著しく低減できる等の利点を有する
。
薄膜に低圧の雰囲気中でガスイオンによりプラズマ処理
を施すので、比較的安価な真空装置が使用でき、かつ基
板の温度も低く保持てきるため、使用範囲が広く、薄膜
のピンホール密度を著しく低減できる等の利点を有する
。
第1図(a)、(b)はこの発明の一実施例を示す説明
図、第2図(a)〜(d)はこの発明の他の実施例を示
す説明図である。 図中、1は下部電極、2は絶縁膜、3は上部電第1図
図、第2図(a)〜(d)はこの発明の他の実施例を示
す説明図である。 図中、1は下部電極、2は絶縁膜、3は上部電第1図
Claims (1)
- ピンホールを有する薄膜に低圧の雰囲気内でガスイオン
によりプラズマ処理を施して、前記薄膜のピンホールの
密度を低減させることを特徴とするプラズマ処理による
膜改質方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15304788A JPH01319678A (ja) | 1988-06-21 | 1988-06-21 | プラズマ処理による膜改質方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15304788A JPH01319678A (ja) | 1988-06-21 | 1988-06-21 | プラズマ処理による膜改質方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01319678A true JPH01319678A (ja) | 1989-12-25 |
JPH0355551B2 JPH0355551B2 (ja) | 1991-08-23 |
Family
ID=15553813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15304788A Granted JPH01319678A (ja) | 1988-06-21 | 1988-06-21 | プラズマ処理による膜改質方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01319678A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140044860A (ko) * | 2011-06-17 | 2014-04-15 | 어플라이드 머티어리얼스, 인코포레이티드 | 핀홀-없는 유전체 박막 제조 |
-
1988
- 1988-06-21 JP JP15304788A patent/JPH01319678A/ja active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140044860A (ko) * | 2011-06-17 | 2014-04-15 | 어플라이드 머티어리얼스, 인코포레이티드 | 핀홀-없는 유전체 박막 제조 |
JP2014524974A (ja) * | 2011-06-17 | 2014-09-25 | アプライド マテリアルズ インコーポレイテッド | ピンホールフリー誘電体薄膜製造 |
US9593405B2 (en) | 2011-06-17 | 2017-03-14 | Applied Materials, Inc. | Pinhole-free dielectric thin film fabrication |
Also Published As
Publication number | Publication date |
---|---|
JPH0355551B2 (ja) | 1991-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3865624A (en) | Interconnection of electrical devices | |
JPH0577347B2 (ja) | ||
JPH01319678A (ja) | プラズマ処理による膜改質方法 | |
JPS5987834A (ja) | 薄膜形成方法 | |
JPH01218054A (ja) | 半導体装置 | |
JPH02186682A (ja) | ジョセフソン接合装置 | |
JPH04285012A (ja) | 酸化物超伝導体薄膜の形成方法 | |
JPH04287382A (ja) | 超電導薄膜パタンの形成方法 | |
JPH04219301A (ja) | 酸化物超伝導薄膜の作製方法 | |
JPH0262081A (ja) | 超伝導部品 | |
JPH03190289A (ja) | ジョセフソン接合素子及びその製造方法 | |
JPH0335571A (ja) | トンネル素子 | |
JPH01211985A (ja) | ジョセフソン素子の製造方法 | |
JPS63283179A (ja) | ジョセフソン接合素子の製造方法 | |
CA2266302A1 (en) | Squid formed on a sapphire substrate and method for manufacturing the same | |
JPH01169981A (ja) | 超電導薄膜の製造方法 | |
JPH01211983A (ja) | ジョセフソン素子 | |
JPH01220485A (ja) | 超伝導体素子の製造方法 | |
JPH0335572A (ja) | トンネル素子 | |
JPS60148178A (ja) | トンネル形ジヨセフソン接合素子及びその製法 | |
JPS6395684A (ja) | ジヨセフソン素子 | |
JPH0548159A (ja) | 酸化物超伝導体装置及びその製造方法 | |
JPH01246373A (ja) | 薄膜超電導体の製造方法 | |
JPH04340775A (ja) | 超伝導素子およびその製造方法 | |
JPH04167577A (ja) | 超電導配線の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |