JPH01218054A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01218054A JPH01218054A JP4499788A JP4499788A JPH01218054A JP H01218054 A JPH01218054 A JP H01218054A JP 4499788 A JP4499788 A JP 4499788A JP 4499788 A JP4499788 A JP 4499788A JP H01218054 A JPH01218054 A JP H01218054A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- nitride film
- capacitor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052782 aluminium Inorganic materials 0.000 abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 abstract 5
- 239000011229 interlayer Substances 0.000 abstract 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体基板上に設けら
れたコンデンサの構造に関する。
れたコンデンサの構造に関する。
従来、半導体基板上に設けられるコンデンサの誘電体膜
としては、第３図に示すように、Ｎ＋型拡散領域１０上
のシリコン酸化膜２や、第４図に示すように、下層導電
体膜としての下層アルミニウム膜３上の眉間絶縁膜とし
てのシリコン窒化膜５が主に用いられていた。
としては、第３図に示すように、Ｎ＋型拡散領域１０上
のシリコン酸化膜２や、第４図に示すように、下層導電
体膜としての下層アルミニウム膜３上の眉間絶縁膜とし
てのシリコン窒化膜５が主に用いられていた。
上述した従来のコンデンサは、次に挙げる欠点がある。
第３図に示したシリコン酸化膜を用いたコンデンサは、
シリコン酸化膜の誘電率が、３．９と小さいため大容量
のコンデンサとするためには平面寸法を大きくしなけれ
ばならず、かつＮ１型拡散層１０の抵抗成分が直列に入
ってしまうという欠点がある。
シリコン酸化膜の誘電率が、３．９と小さいため大容量
のコンデンサとするためには平面寸法を大きくしなけれ
ばならず、かつＮ１型拡散層１０の抵抗成分が直列に入
ってしまうという欠点がある。
第４図に示すシリコン窒化膜５を用いたコンデンサは、
誘電率は７．５と大きくなるが、プラズマＣＶＤ法でシ
リコン窒化膜を形成するために、ごみによるピンポール
ができやすい。このピンホールを防ぐために、厚さを少
なくとも０．３μｍ以上にしなければなちず、従って大
容量のコンデンサを形成するのは困難である。
誘電率は７．５と大きくなるが、プラズマＣＶＤ法でシ
リコン窒化膜を形成するために、ごみによるピンポール
ができやすい。このピンホールを防ぐために、厚さを少
なくとも０．３μｍ以上にしなければなちず、従って大
容量のコンデンサを形成するのは困難である。
本発明の目的は、大容量のコンデンサを有する半導体装
置を提供することにある。
置を提供することにある。
本発明の半導体装置は、半導体基板上に順次形成された
下層導電体膜と誘電体膜と上層導電体膜とからなるコン
デンサを有する半導体装置であって、前記誘電体膜は窒
化アルミニウム膜から構成されているものである。
下層導電体膜と誘電体膜と上層導電体膜とからなるコン
デンサを有する半導体装置であって、前記誘電体膜は窒
化アルミニウム膜から構成されているものである。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の断面図、第２図（ａ）、（
ｂ）はその製造方法を説明するための半導体チップの断
面図である。以下製造工程順に説明する。
ｂ）はその製造方法を説明するための半導体チップの断
面図である。以下製造工程順に説明する。
まず第２図（ａ＞に示すように、デバイス（図示せず）
を形成したシリコン基板１上に、シリコン酸化膜２を約
１．０μｍの厚さに形成し、その上にＤＣマグネトロン
スパッタ装置によりパワー７ｋＷ、圧力８ｍＴｏｒｒ、
アルゴンガス１００％で下層のアルミニウム膜３を約１
．０μｍの厚さに形成する。続いて同一スパッタ装置内
で、アルゴンガス３Ｑｓｃｃｍ、窒素ガス３０ｓｅｃｍ
を導入し、パワー２Ｍｗ、圧力１０ｍＴｏｒｒで、窒化
アルミニウム膜４を約０．１μｍの厚さに形成する。
を形成したシリコン基板１上に、シリコン酸化膜２を約
１．０μｍの厚さに形成し、その上にＤＣマグネトロン
スパッタ装置によりパワー７ｋＷ、圧力８ｍＴｏｒｒ、
アルゴンガス１００％で下層のアルミニウム膜３を約１
．０μｍの厚さに形成する。続いて同一スパッタ装置内
で、アルゴンガス３Ｑｓｃｃｍ、窒素ガス３０ｓｅｃｍ
を導入し、パワー２Ｍｗ、圧力１０ｍＴｏｒｒで、窒化
アルミニウム膜４を約０．１μｍの厚さに形成する。
次に、ポジ形フォトレジストを用いたリングラフィによ
り露光現像する。このときポジ形レジストの現像液、例
えばＮＭＤ−３により窒化アルミニウム膜４はエツチン
グされる。続いてｃｃｅ４ガスを用いてパワー７００Ｗ
、圧力０．ＩＴｏｒＩ−でリアクティブイオンエツチン
グにより下層アルミニウム膜３をエツチングする。
り露光現像する。このときポジ形レジストの現像液、例
えばＮＭＤ−３により窒化アルミニウム膜４はエツチン
グされる。続いてｃｃｅ４ガスを用いてパワー７００Ｗ
、圧力０．ＩＴｏｒＩ−でリアクティブイオンエツチン
グにより下層アルミニウム膜３をエツチングする。
次に第２図（ｂ）に示すように、眉間絶縁膜としてシリ
コン窒化膜５をプラズマＣＶＤ法により、Ｓ ｉ Ｈ４
を１５０ｓｃｃｍ、ＮＨｇを４５０ＳＣＣｍ、Ｎ２を４
５０ｓｃｃｍ導入し、３００’Ｃ，０，３５Ｔｏｒｒ、
０．２７ Ｗ ／ ｃｍ ２の条件で約１μｍの厚さに
形成する。次でｃＦ４千Ｈ２ガスを用いたりアクティブ
イオンエツチング法により、シリコン窒化膜５を開孔し
、続いて下層アルミニウム膜３との接続孔８を形成する
ため、窒化アルミニウム膜４を現像液ＮＭＤ−３により
エツチング除去する。
コン窒化膜５をプラズマＣＶＤ法により、Ｓ ｉ Ｈ４
を１５０ｓｃｃｍ、ＮＨｇを４５０ＳＣＣｍ、Ｎ２を４
５０ｓｃｃｍ導入し、３００’Ｃ，０，３５Ｔｏｒｒ、
０．２７ Ｗ ／ ｃｍ ２の条件で約１μｍの厚さに
形成する。次でｃＦ４千Ｈ２ガスを用いたりアクティブ
イオンエツチング法により、シリコン窒化膜５を開孔し
、続いて下層アルミニウム膜３との接続孔８を形成する
ため、窒化アルミニウム膜４を現像液ＮＭＤ−３により
エツチング除去する。
次に第１図に示すように、下層アルミニウム膜と同一条
件で厚さ約１．０Ａｔｍのアルミニウム膜を形成したの
ち、パターニングし電極アルミニウム膜６及び下層アル
ミニウム膜３に接続するアルミニウム電極７を形成する
。
件で厚さ約１．０Ａｔｍのアルミニウム膜を形成したの
ち、パターニングし電極アルミニウム膜６及び下層アル
ミニウム膜３に接続するアルミニウム電極７を形成する
。
このように本実施例においては、コンデンサの誘電体膜
として、誘電率がシリコン酸化膜の約２倍である８、５
の窒化アルミニウム膜を用いているため、コンデンサの
容量を大きくできる。しがちこの窒化アルミニウム膜は
、高真空ＤＣマグネトロンスパッタで形成できるため、
約０．１μｍ程度にまで均一に薄く制御でき、従来のプ
ラズマＣＶＤ法等で発生するごみも低減できる。更にア
ルミニウムのスパッタと同一装置で形成できるなめ、新
たな設備投資の必要もなく、最少の設備投資で大容量の
コンデンサを半導体装置中に形成できる。
として、誘電率がシリコン酸化膜の約２倍である８、５
の窒化アルミニウム膜を用いているため、コンデンサの
容量を大きくできる。しがちこの窒化アルミニウム膜は
、高真空ＤＣマグネトロンスパッタで形成できるため、
約０．１μｍ程度にまで均一に薄く制御でき、従来のプ
ラズマＣＶＤ法等で発生するごみも低減できる。更にア
ルミニウムのスパッタと同一装置で形成できるなめ、新
たな設備投資の必要もなく、最少の設備投資で大容量の
コンデンサを半導体装置中に形成できる。
以上説明したように本発明は、誘電体膜として窒化アル
ミニウム膜を用いることにより、半導体装置中に形成さ
れるコンデンサの寸法を大きくすることなく、その容量
を大きくできる効果がある。
ミニウム膜を用いることにより、半導体装置中に形成さ
れるコンデンサの寸法を大きくすることなく、その容量
を大きくできる効果がある。
第１図は本発明の一実施例の断面図、第２図（ａ）、（
ｂ）はその製造方法を説明するための半導体チップの断
面図、第３図及び第４図は従来の半導体装置のコンデン
サの一例の断面図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・下層アルミニウム膜、４・・・窒化アルミニウム膜
、５・・・シリコン窒化膜、６・・・電極アルミニウム
膜、７・・・アルミニウム電極、８・・・接続孔、１ｏ
・・・Ｎ＋型型数散層
ｂ）はその製造方法を説明するための半導体チップの断
面図、第３図及び第４図は従来の半導体装置のコンデン
サの一例の断面図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・下層アルミニウム膜、４・・・窒化アルミニウム膜
、５・・・シリコン窒化膜、６・・・電極アルミニウム
膜、７・・・アルミニウム電極、８・・・接続孔、１ｏ
・・・Ｎ＋型型数散層
Claims (1)
- 半導体基板上に順次形成された下層導電体膜と誘電体
膜と上層導電体膜とからなるコンデンサを有する半導体
装置において、前記誘電体膜は窒化アルミニウム膜から
構成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4499788A JPH01218054A (ja) | 1988-02-26 | 1988-02-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4499788A JPH01218054A (ja) | 1988-02-26 | 1988-02-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01218054A true JPH01218054A (ja) | 1989-08-31 |
Family
ID=12707067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4499788A Pending JPH01218054A (ja) | 1988-02-26 | 1988-02-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01218054A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7122419B2 (en) * | 2002-10-17 | 2006-10-17 | Dongbu Electronics Co., Ltd. | Capacitor and fabrication method thereof |
| US7220639B2 (en) * | 2005-05-03 | 2007-05-22 | Newport Fab, Llc | Method for fabricating a MIM capacitor high-K dielectric for increased capacitance density and related structure |
| US7335570B1 (en) | 1990-07-24 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming insulating films, capacitances, and semiconductor devices |
| JP2009212231A (ja) * | 2008-03-03 | 2009-09-17 | Mitsubishi Electric Corp | 半導体装置 |
| CN108945187A (zh) * | 2018-07-27 | 2018-12-07 | 上海海事大学 | 一种可折叠的多功能自行车坐垫 |
-
1988
- 1988-02-26 JP JP4499788A patent/JPH01218054A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335570B1 (en) | 1990-07-24 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming insulating films, capacitances, and semiconductor devices |
| US7122419B2 (en) * | 2002-10-17 | 2006-10-17 | Dongbu Electronics Co., Ltd. | Capacitor and fabrication method thereof |
| US7220639B2 (en) * | 2005-05-03 | 2007-05-22 | Newport Fab, Llc | Method for fabricating a MIM capacitor high-K dielectric for increased capacitance density and related structure |
| JP2009212231A (ja) * | 2008-03-03 | 2009-09-17 | Mitsubishi Electric Corp | 半導体装置 |
| CN108945187A (zh) * | 2018-07-27 | 2018-12-07 | 上海海事大学 | 一种可折叠的多功能自行车坐垫 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4002647B2 (ja) | 半導体素子の薄膜キャパシタ製造方法 | |
| US6001538A (en) | Damage free passivation layer etching process | |
| KR100414506B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| US3865624A (en) | Interconnection of electrical devices | |
| JPH04206569A (ja) | 半導体装置の製造方法 | |
| US6458648B1 (en) | Method for in-situ removal of side walls in MOM capacitor formation | |
| US6645852B1 (en) | Process for fabricating a semiconductor device having recess portion | |
| JPH01218054A (ja) | 半導体装置 | |
| JP2955847B2 (ja) | 白金薄膜の形成方法及びメモリ用キャパシタの形成方法 | |
| JP3130207B2 (ja) | 半導体装置の製造方法 | |
| JPH0313744B2 (ja) | ||
| JPH09172079A (ja) | 半導体装置およびその製造方法 | |
| JPH1056021A (ja) | 半導体装置及びその製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JPH10163447A (ja) | 薄膜キャパシタ、その製造方法および電極の加工方法 | |
| JP3114640B2 (ja) | 半導体装置の製造方法 | |
| JP2535148B2 (ja) | コンタクトホ−ルの形成方法 | |
| KR960015496B1 (ko) | 반도체소자의 저장전극 제조방법 | |
| JPH06216264A (ja) | 半導体装置及びその製造方法 | |
| JPH08167589A (ja) | 半導体装置及びその製造方法 | |
| KR930010670B1 (ko) | 반도체장치의 메탈 콘택 형성방법 | |
| JPH04132221A (ja) | 半導体集積回路の製造方法 | |
| JPH04340717A (ja) | 半導体装置の製造方法 | |
| JPH0355551B2 (ja) | ||
| JPS5933832A (ja) | 半導体装置の製造方法 |