JPS6156476A - ジヨセフソン接合素子 - Google Patents

ジヨセフソン接合素子

Info

Publication number
JPS6156476A
JPS6156476A JP59178674A JP17867484A JPS6156476A JP S6156476 A JPS6156476 A JP S6156476A JP 59178674 A JP59178674 A JP 59178674A JP 17867484 A JP17867484 A JP 17867484A JP S6156476 A JPS6156476 A JP S6156476A
Authority
JP
Japan
Prior art keywords
film
superconductor
superconductor film
josephson junction
end surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59178674A
Other languages
English (en)
Inventor
Susumu Shibata
進 柴田
Kenji Kuroki
賢二 黒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59178674A priority Critical patent/JPS6156476A/ja
Publication of JPS6156476A publication Critical patent/JPS6156476A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はジョセフソン接合素子、特に弱結合部を極限
まで短縮し、接合部の静電容量を極力低減し、しかも、
簡単容易に製造出来る構造のジョセフソン接合素子に関
する。
(従来の技術) 従来から、ジョセフソン接合素子として、種々の接合構
造のものが提案されている。
第3図は、特公昭55−7712号及び特公昭5B−4
8197号に開示されたブリッジ型l乙属する準平面型
ジョセフソン接合素子の構造を概略的に示した線図で、
この素子は1弱結合部を極限まで短縮してその特性を改
善し、かつ、容易に同一特性の素子を大量生産し得る構
造となっている。
第3図に示す構造によれば、基板40上に、Nb、Ta
等の第一超伝導体11り41と5i02等の絶縁体膜4
2とを、第一超伝導体膜41の端部に絶縁膜体42の端
部が重なるようにして設け、この絶縁体膜42上に第二
超伝導体膜43を設けて、第−及び第二超伝導体41と
43とを絶縁体膜42を介して部分的に対向させ、そし
てこの絶縁体膜42を横切ってNb、 Bi等の弱結合
部用膜44を両超伝導体膜41及び43にまたがって形
成させている。
(発明が解決しようとする問題点) この徒米構造では、絶縁体膜42の膜厚を数百人程度と
しているため、第−及び第二超伝導体膜41及び43間
に無視出来ない程度の大きさの静電容量が形成され、素
子の動作特性に悪影響を及ぼすと共に、この絶縁体+1
51!42が薄いため電気的短絡を起して素子の故障の
原因となり、さらに静電容量を除去或いは低減するため
にこの絶縁体膜42を一層薄く形成することは素子の信
頼性上はとんど不可能であった。
この発明の目的は、弱結合部を極限まで短縮し、接合部
の静電容量を除去或いは極力低減し、しかも、簡単容易
に製造出来る構造のジョセフソン接合部子を提供するこ
とにある。
(問題点を解決するための手段) この発明の目的の達成を図るため、この発明によれば、
基板の基板面に直接又は第一絶縁体膜を介して間接的に
設けた第一超伝導体膜及びその上側に設けた第二絶縁体
膜とから成り該基板面上に端面を有する積層体と、該積
層体の端面と交差して設けられた第二超伝導体膜とを具
え、前記端面に現われた前記第一超伝導体膜の端面と前
記第二超伝導体膜との交差部分をジョセフソン接合部と
したことを特徴とする。
(作用) このような構成によれば、第−及び第二超伝導体膜とを
、直接又は絶縁体膜を介して間接的に、交差させ、この
交差部分をジョセフソン接合部とするのであるから1弱
結合部の長さすなわちブリッジの長さを極限にまで短縮
出来る。
さらに、第二超伝導体膜はa帰休の上面すなわち第二絶
縁体膜の上面に延在する部分を有してい4いヵ1、つい
、よ、6□8分カ、1あア短い。1.や    :電容
量を実質的に除去出来る。
さらに、静電容量を無くすか又は低減出来るので、特性
が安定し、しかも、従来普通に用いられていた技術の組
み合わせで製造出来るので、同一特性の素子を大量に生
産することが出来る。
(実施例) 以下、図面を参照して、この発明の実施例につき説明す
る。尚、これら図において、同一の構成成分については
同一の符合を付して説明する。
第1図(A)〜(F)はこの発明のジョセフソン接合素
、子の構造の実施例をそれぞれ示す部分的斜視図で、そ
の構造が理解出来る程度に概略的に示しである。
先ず、第1図(A)に示す実施例につき説明する。
この実施例では、基板1の基板面1aの一部分に第一絶
縁体膜2と第二絶縁体膜3との間に第一超伝導体膜4を
挟んだ構成のl1層体5を設け、この積層体5の端面5
aと交差させて第二超伝導体膜6を設ける。この場合、
その基板面1aから突出する積層体5の端面5aを横切
って基板面1aから積層体5の上面5h(第二絶縁体膜
3の上面でもある)へと第二超伝導体膜6を部分的に延
在させて設け、この端面5aにおいて露出している第一
超伝導体膜4の端面4aと、この第二超伝導体膜6との
接触部分でジョセフソン接合部7を形成する構造となっ
ている。
このような構造によれば、第−及び第二超伝導体膜4及
び6が直接接触するのでブリッジ長は実質的に零となる
この実施例において、第−及び第二超伝導体膜4及び6
を、例えば、Wb、 Ta、又は化合物等の他の超伝導
体材料で形成し、第−及び第二絶縁体nり2及び3を、
例えば、S i02等の材料で形成することが出来る。
この場合、これらの各膜2.3.4.6の膜厚の制御は
従来技術により極めて容易に行うことが出来、特に、第
一超伝導体膜4の膜厚を100OA以下からpatオ、
−ダまでの充分な厚さに自由に制御するこたが出、来る
。また、第二絶縁体1313の膜厚を薄くすると、第−
及び第二超伝導体膜4及び6間に静電容量が発生してし
まうので、この第二絶縁体膜3の膜厚を充分に厚くする
と共に、この第二超伝導体膜6の幅Aを、例えばIJL
I11程度に狭くし、かつ、積層体5の上面5bに延在
している長さBを短くすることにより、この静電容量を
除去または低減させることが出来る。
このように、第一超伝導体膜4の厚みを充分に薄く形成
することが出来ると共に、各膜2.3.4仝体の膜厚を
IJL11程度にすることが出来るので、第二超伝導体
6を通常の技術を用いて所望の形状に形成することが出
来る。従って、ジョセフソン接合部7の接合面積をジョ
セフソン接合素子の使用目的に応じて小さく形成するこ
とが出来る。
また、積層体5の端面5aは基板面1aに対して傾斜し
て突出していても或いは垂直に突出していそも良い。
さらに、図示例では、第二超伝導体III 6が第二絶
縁体膜3の上面にまで延在しているが、静電容量を除去
又は低減するために、長さBの延在部分を設けないよう
にするのが好適である。従って、以下説明する実施例で
は、長さBの部分は形成しないとする。
第1図(B)は他の実施例を示す、積層体5の端面5a
と第二超伝導体膜6との間に弱結合用薄膜8を挟んだ構
造となっている。この弱結合用薄膜8はその材質により
ジョセフソン素子の特性が変わるので、設計に応じ適切
な材料1例えば第−及び第二超伝導体@4及び6と同一
の材料とか、或し)は、他の絶縁材料を用いることが出
来る。この薄膜8を一般には真空技術で被着形成し得る
ので、その膜厚を設計に応じた厚さに正確に制御するこ
とが出来る。その場合、このnり厚がブリッジ長を与え
るので、その膜厚により所要の目的に応じた電流立上り
特性を有する素子に作り上げることが出来る。尚、薄膜
8の形状及び被着範囲は任意に設定することが出来る。
第1図(C)に示す実施例では、第二超伝導体膜6の下
側に沿って弱結合用薄膜を設けた例であ     11
す、本質的には第1図(B)に示す実施例と変わらない
第1図(D)はこの発明のさらに他の実施例を説明する
ための路線的斜視図である。この図はジョセフソン素子
の完成前の状態を示したもので、積層体5の端面5aに
例えば酸化物により形成されスルーホール9aを有する
絶縁薄膜9を設ける。この絶縁薄膜9のスルーホール9
aの所でジョセフソン接合部が形成されるように第二超
伝導体膜6を直接或いは弱結合g膜8を介して間接的に
、端面5aと交差するように設けた構造とする。この絶
縁薄膜9の被着を真空蒸着で行うので、その厚みを任意
に制御することが出来、よってジョセフソン接合部の弱
結合部の距離をこの絶縁薄膜の膜厚により設定すること
が出来る。
尚、第1図(E)に示す構成例は、第1図(A)の構成
例に対応するもので、vt層居住の厚みと、第二超伝導
体膜6の厚みとがほぼ同程度の場合に得られる状態を示
したものである。
さらに、第一絶縁体膜2は積層体5の端面5a中の第一
超伝導体膜4の端面4aを形成し易くするために被着し
た膜であるが、必ずしも必要としないため省略しても良
い、その場合の構成を第1図(F)に示す。
次に上述したこの発明のジョセフソン接合素子の第1図
(C)に示す構成例の製造方法につき簡単に説明する。
第2図(A)〜(D)はその製造工程の主要段階を示す
線図である。
先ず、基板1の基板面1a上に第一絶縁体膜2、第一超
伝導体III 4及び第二絶縁体膜3を、従来の方法例
えばスパッタリング又は蒸着により順次に積層して、a
屠体5を形成する(第2図(A) ) 。
この場合、第二絶縁体膜3の厚さは、後の工程で形成さ
れる第二超伝導体nu 6がこの絶縁体膜3の上側に形
成された時、第一超伝導体膜4と接触しないと共に、そ
の間に形成される静電容量が充分小さくなる程度の厚さ
に設定する。
次に、この積層体5の上面5bにレジストパターンlO
を設けた後、この積層体5を部分的にエツチング除去し
基板面1aから突出した端面5aを形成する(第2図(
B) ) 、このエツチングにより現われた第一超伝導
体膜4の端面4aがジョセフソン接合を形成するために
用いられる面である。
続いて、基板面1a、端面5a及び積層体5の上面5b
上に、弱結合用部材を通常の方法で被着形成して1弱結
合用薄膜8を設ける(第2図(C) ) 、その膜厚は
被着時に任意の厚さに制御することが出来る。
次に、この被着された弱結合用薄膜8の上側に第二超伝
導体膜6を被着する(第2図(D) ) 。
続いて、弱結合薄膜8と、第二超伝導体III 6とに
対して、通常のホトリソグラフィー技術を用いて前述し
た第1図(C)に示す構造のジョセフソン接合素子を完
成する。
上述した方法では、この弱結合用tlll18及び第二
超伝導体膜6にエツチングを行ってパターン成形したが
、これらの各膜8及び6の被着前に、予めネガタイプの
レジストによりこれら膜8及び6の形状をパターン成形
しておき、これらM8及び6の材料の被着後に、レジス
トを除去してこれらn気8及び6の形状を得るようにす
ることも出来る。
さらに、積層体5の端面5dの形成をエツチングによっ
て行った例につき説明したが、基板にマスクを蒸着し、
このマスクを含む基板面上に積層体5を形成した後、こ
のマスクを剥して奇麗な端面5aを形成することも出来
る。
尚、上述した方法において、第2図(C)の工程後1弱
結合用薄膜8で被覆されていない積層体5の側面に現わ
れている第一超伝導体膜4の露出面4bを酸化した後に
、次工程を行うことも出来る。
(発明の効果) 上述、した説明からも明らかなように、この発明の構成
によれば、第一超伝導体膜の端面と、第二超伝導体膜と
を交差させて、その交差部分でジョセフソン接合を形成
する構造となっているので、弱結合部を極限にまで短縮
することが出来従って、目的に応じた電流立上り特性を
有するジョセフソン接合素子を作土げることが出来  
  する。
さらに、第二超伝導体膜は最小限積層体の端面の部分に
形成すれば良いので、静電容量を除去或いは著しく低減
させることが出来る。
さらに、この静電容量の低減又は除去により素子の特性
が安定し、しかも、この発明の素子を従来の技術を用い
て膜厚を正確に制御しながら形成することが出来るので
、同一の特性の素子を大量に生産することが簡単かつ容
易となる。
【図面の簡単な説明】
第1図(A)〜(F)はこの発明のジョセフソン接合素
子の構成の実施例を示す路線的斜視図、第2図(A)〜
(D)はこの発明のジョセフソン接合素子の一例につき
その製造方法を説明するための工程図、 第3図はこの従来のジョセフソン接合素子の構造を示す
斜視図である。 1・・・基板、       la・・・基板面2・・
・第一絶縁体膜、   3・・・第二絶縁体膜4・・・
第一超伝導体膜、 4a・・・端面4b・・・露出面、
      5・・・積層体5a・・・(′Mt層体居
住端面、5b・・・上面6・・・第二超伏6体11り、
 7・・・ジョセフソン接合部8・・・弱結合用薄膜、
  9・・・絶縁薄膜10・・・レジストパターン。 特許出願人     沖電気工業株式会社代理人弁理士
     大 垣   孝′・第2図 第2図 第3図 手続補正書(目側 昭和58年12月28日 2発明の名称 ジョセフソン接合素子 3補正をする者 事件との関係  特許出願人 住所(〒−105) 東京都港区虎ノ門1丁目7番12号 名称(029)沖電気工業株式会社 代表者 橋本 南海男 4代理人 〒170   廿(888)5583住所 
東京都豊島区東池袋1丁目20番地5説明の欄、図面の
簡単な説明の欄及び図面6補正の内容 別紙の通り      、イ泗[虚〕5、(1)、明細
書の特許請求の範囲を次の通りに訂正する(特許請求の
範囲第4項を加入する)。 f2、特許請求の範囲 1、基板の基板面に直接又は第一絶縁体膜を介して間接
的に設けた第二超伝導体膜及びその上側に設けた第二絶
縁体膜とから成り該基板面上に端面を有するf1層体と
、該積層体の端面と交差して設けられた第二超伝導体膜
とを具え、前記端面に現われた前記第一超伝導体膜の端
面と前記第二超伝導体膜との交差部分をジョセフソン接
合部としたことを特徴とするジョセフソン接合素子。 2、前記ジョセフソン接合部は、前記yL層体の端面と
前記第二超伝導体膜との間に1弱結合用薄膜を具えるこ
とを特徴とする特許請求の範囲第1項記載のジョセフソ
ン接合素子。 3、前記ジョセフソン接合部は、前記積層体の端面と前
記第二超伝導体n々との間に、該第二超伝導体膜に対応
する部分にスルーホールを有する絶縁薄Hりを具えるこ
とを特徴とする特許請求の範囲第1XJI記載のジョセ
フソン接合素子。 4、′″i記n−び第二にのい”れか−ジ セフソン 
   、j 山 (2)、明細書、第3頁第11行〜第14行を次の通り
に訂正する。 「して素子の故障の原因となる欠点があった。J(3)
、同、第5頁第7行のr(F)」をr(G)J と訂正
す(3゜ (4)、同、第6頁第11行〜第12行「2及び3・φ
φ出来る。」を12及び3を、例えば、SiO□等の材
料または絶縁物の多層膜で形成することが出来る。或い
は超伝導体膜の表面を気体中での酸化または化成により
第−及び第二絶縁体膜とすることもできる。jと訂正す
る。 (5)、同、第7頁第3行の「短く」の次に1または零
にJと訂正する。 (B)、同、第7頁第4行の「出来る。」をr出来る。 この場合、第二超伝導体膜6の幅の大きさをその厚みの
大きさよりも小さくするのが好適とされているが、必ず
しもそのような関係とする必要     11はない、
」と訂正する。 (7)、同、第8頁第8行の「絶縁材料」をr材料」と
訂正する。 (8)、同、第1O頁第1行を次の通りに訂正する。 r (F)に示す。 第1図(G)は第二超伝導体6の両側または片側に超伝
導体llN81及び62をそれぞれ設置した構造を示す
、このような構造も通常の薄膜技術により容易に作成す
ることが出来る。 なお、すでに説明したよう゛に、第二超伝導体6の形状
としては膜である必要はなく、棒状或いはその他の形を
していても良い、」 (9)、同、第10頁第13及び14行の「第一超伝導
体膜・・・と共に、」を削除する。 (10)、同、第12頁第3行の「蒸着」を1設置」と
訂正すると共に、第19行の「最小限」を削除する。 (IIL M、s13頁a行)r(F) J ヲr(G
) J トMT正する。 (12)、図面の第1図(E)を添附図面のように訂正
すると共に、第1図(Gi)を追加する。

Claims (1)

  1. 【特許請求の範囲】 1、基板の基板面に直接又は第一絶縁体膜を介して間接
    的に設けた第一超伝導体膜及びその上側に設けた第二絶
    縁体膜とから成り該基板面上に端面を有する積層体と、
    該積層体の端面と交差して設けられた第二超伝導体膜と
    を具え、前記端面に現われた前記第一超伝導体膜の端面
    と前記第二超伝導体膜との交差部分をジョセフソン接合
    部としたことを特徴とするジョセフソン接合素子。 2、前記ジョセフソン接合部は、前記積層体の端面と前
    記第二超伝導体膜との間に、弱結合用薄膜を具えること
    を特徴とする特許請求の範囲第1項記載のジョセフソン
    接合素子。 3、前記ジョセフソン接合部は、前記積層体の端面と前
    記第二超伝導体膜との間に、該第二超伝導体膜に対応す
    る部分にスルーホールを有する絶縁薄膜を具えることを
    特徴とする特許請求の範囲第1項記載のジョセフソン接
    合素子。
JP59178674A 1984-08-28 1984-08-28 ジヨセフソン接合素子 Pending JPS6156476A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59178674A JPS6156476A (ja) 1984-08-28 1984-08-28 ジヨセフソン接合素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59178674A JPS6156476A (ja) 1984-08-28 1984-08-28 ジヨセフソン接合素子

Publications (1)

Publication Number Publication Date
JPS6156476A true JPS6156476A (ja) 1986-03-22

Family

ID=16052573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59178674A Pending JPS6156476A (ja) 1984-08-28 1984-08-28 ジヨセフソン接合素子

Country Status (1)

Country Link
JP (1) JPS6156476A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283175A (ja) * 1987-05-15 1988-11-21 Rikagaku Kenkyusho 準平面型トンネルジョセフソン接合素子とその製法
US5939730A (en) * 1996-11-04 1999-08-17 Trw Inc. Self-aligned thin barrier high temperature superconductor edge junction
JP2003086851A (ja) * 2001-09-11 2003-03-20 Fujitsu Ltd 低インダクタンス超伝導接合及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283175A (ja) * 1987-05-15 1988-11-21 Rikagaku Kenkyusho 準平面型トンネルジョセフソン接合素子とその製法
JPH0565070B2 (ja) * 1987-05-15 1993-09-16 Rikagaku Kenkyusho
US5939730A (en) * 1996-11-04 1999-08-17 Trw Inc. Self-aligned thin barrier high temperature superconductor edge junction
JP2003086851A (ja) * 2001-09-11 2003-03-20 Fujitsu Ltd 低インダクタンス超伝導接合及びその製造方法

Similar Documents

Publication Publication Date Title
EP4227693A1 (en) Quantum chip test structure and manufacturing method therefore, and quantum chip test method and manufacturing method
JPS59138390A (ja) 超電導スイツチング装置
JPS6156476A (ja) ジヨセフソン接合素子
EP0477012B1 (en) A dc SQUID element and method of manufacturing the same
JPH0766462A (ja) 超伝導回路
JPH0322711B2 (ja)
JPS60147179A (ja) 超電導多端子素子
JPH0380410A (ja) 薄膜磁気ヘッドおよびその製造方法
JPS5853874A (ja) ジヨセフソン集積回路
JPS63306675A (ja) ジヨセフソン接合素子
JPS603796B2 (ja) 超電導回路用コンタクト
JPS5979585A (ja) ジヨセフソン接合素子とその製造方法
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JPS58125881A (ja) 縦型抵抗回路の構成方法
JPS59119881A (ja) ジヨセフソン集積回路
JP2989943B2 (ja) 超電導集積回路の製造方法
JPS59189687A (ja) ジヨセフソン接合素子の製造方法
JPS5898926A (ja) ジヨセフソン干渉装置
JPH0221149B2 (ja)
JPS6037747A (ja) 多層配線
JPH0260230B2 (ja)
JPH0332068A (ja) 光消去型半導体記憶素子の形成方法
JPS5935449A (ja) 半導体装置の製造方法
JPH0322710B2 (ja)
JPH0287585A (ja) 強磁性体磁気抵抗素子の製造方法