JP2006128691A - 薄膜トランジスタの製造方法及び表示素子 - Google Patents

薄膜トランジスタの製造方法及び表示素子 Download PDF

Info

Publication number
JP2006128691A
JP2006128691A JP2005312556A JP2005312556A JP2006128691A JP 2006128691 A JP2006128691 A JP 2006128691A JP 2005312556 A JP2005312556 A JP 2005312556A JP 2005312556 A JP2005312556 A JP 2005312556A JP 2006128691 A JP2006128691 A JP 2006128691A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
manufacturing
electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005312556A
Other languages
English (en)
Inventor
Tae Woo Lee
泰 雨 李
Young Hun Byun
▲英▼ 勳 邊
Sang-Yun Lee
相 潤 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006128691A publication Critical patent/JP2006128691A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211Fullerenes, e.g. C60
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】製造工程を単純化し且つ製造コストを節減することが可能な薄膜トランジスタの製造方法を提供する。
【解決手段】基板100、ゲート電極110、ゲート絶縁体層120、ドレイン電極150、ソース電極130および半導体層140が順次に形成された薄膜トランジスタの製造方法において、金属前駆体を溶媒に溶解させたコーティング液をゲート絶縁体層120上に塗布する段階と、光還元によってドレイン電極150およびソース電極130を形成する段階と、を含む。
【選択図】図3

Description

本発明は、薄膜トランジスタの製造方法に係り、より詳しくは、トランジスタに使用されるソース電極とドレイン電極の形成を、金属前駆体を溶媒に溶解させたコーティング液を用いてコートした光還元反応によって金属パターン化する溶液プロセス(solution process)によって行う薄膜トランジスタの製造方法に関するものである。具体的には、本発明は、電極、絶縁層および半導体層をすべて溶液プロセスによって製造することにより、全体工程を単純化し且つ生産コストを節減する電荷移動度の高い有機薄膜トランジスタを製造することが可能な有機薄膜トランジスタの製造方法及び表示素子に関するものである。
最近、機能性電子素子や光素子などの広範囲な分野において、新しい電気電子材料として、繊維またはフィルムの形状に成形が容易であり、柔軟性および伝導性に優れるうえ、生産コストが低い高分子材料についての研究が活発に行われている。このような伝導性高分子を用いた素子の中でも、有機物を半導体活性層として使用する有機薄膜トランジスタについての研究は、1980年から始まり、現在全世界で盛んに行われている。その理由は、有機薄膜トランジスタは、印刷技術などの簡単な技術によって製造が可能であり、製造コストが低いうえ、フレキシブルな基板(flexible substrates)との処理および互換性が良好であるという利点を持っているためである。
現在、有機薄膜トランジスタは、能動型ディスプレイの駆動素子やスマートカード(smart card)、インベントリータグ(inventory tag)用プラスチックチップなどへの活用が予想されている。
有機半導体薄膜トランジスタは、既存のアモルファスシリコン薄膜トランジスタおよびポリシリコン薄膜トランジスタとは対照的に、活性材料としてポリマー(polymer)またはオリゴマー(oligomer)を用いる(非特許文献1〜5参照)。
非特許文献1〜5には、既存の有機半導体薄膜トランジスタの製造の際に溶液プロセスを適用する技術が開示されているが、これらの技術は大部分、高分子およびP型有機半導体に適用されている。有機薄膜トランジスタの製造に用いられる高分子半導体は、その特徴上、有機溶媒には溶解されるが、低分子有機半導体は、溶液プロセスが不可能であるという特徴により溶液プロセスの適用が殆ど不可能であった。
また、既存の有機薄膜トランジスタの製造方法では、電極は真空蒸着法によって形成したが、ソース電極およびドレイン電極の形成の際に金属が浸透および拡散する現象が発生し、絶縁体層(ボトムコンタクト(bottom−contact)構造の場合)または有機半導体層(トップコンタクト(top−contact)構造の場合)に損傷を与えるという問題点があった。
有機薄膜トランジスタは、スピンコーティング、スプレーコーティング、印刷技術などの低コスト工程によって製造可能であって製造工程が簡単であり且つコストが低いという著しい利点にも拘わらず、電荷移動度が低いため、高速応答性および低電圧駆動を要求する応用には適用に限界がある。このため、電荷移動度の高い有機薄膜トランジスタの開発が切実に要求されている。
F.Garnier et al,Science,Vol.265,pp.1684−1686 H.Koezuka et al,Applied Physics Letters,Vol.62(15),pp.1794−1796 H.Fuchigami et al,Applied Physics Letters,Vol.63(10),pp.1372−1374 G.Horowitz et al,J.Applied Physics,Vol.70(1),pp.469−475 G.Horowitz et al,Synthetic Metals,Vol.42043,pp.1127−1130
そこで、本発明はこのような問題点に鑑みてなされたもので、その目的とするところは、絶縁体層および有機半導体層だけでなく、ソース電極およびドレイン電極も溶液プロセスによって形成することにより、製造工程を単純化し且つ製造コストを節減することが可能な薄膜トランジスタの製造方法を提供することにある。
本発明の他の目的は、有機半導体層の材料としてN型半導体物質のフラーレン誘導体、すなわち[6,6]−フェニル−C61ブチル酸メチルエステル([6,6]−phenyl−C61 butyric acid methyl ester)(F[5,6])およびメタノフラーレン(1−(3−メトキシカルボニル)プロピル−1−フェニル[6,6]C61(1−(3−methoxycarbonyl)propyl−1−phenyl(6,6)C61)(M[6,6])を使用することにより、電荷移動度を向上させた有機薄膜トランジスタの製造方法を提供することにある。
上記課題を解決するために、本発明のある様相によれば、基板、ゲート電極、ゲート絶縁体層、ドレイン電極、ソース電極および半導体層が順次形成された薄膜トランジスタを製造するにおいて、金属前駆体を溶媒に溶解させたコーティング液を前記ゲート絶縁体層上にコートする段階と、光還元(photo−reduction)によってドレイン電極およびソース電極を形成する段階と、を含むことを特徴とする薄膜トランジスタの製造方法が提供される。
また、本発明の他の様相によれば、基板、ゲート電極、ゲート絶縁体層、半導体層、ドレイン電極およびソース電極が順次形成された薄膜トランジスタを製造するにおいて、金属前駆体を溶媒に溶解させたコーティング液を前記半導体層上にコートする段階、光還元によってドレイン電極およびソース電極を形成する段階と、を含むことを特徴とする薄膜トランジスタの製造方法が提供される。
本発明に係る薄膜トランジスタの製造方法は、ゲート電極、ソース電極およびドレイン電極を溶液プロセスによって形成することにより、金属の拡散による絶縁体または有機半導体層の損傷を防止することができる。また、全工程に溶液プロセスを用いることにより、工程の単純化およびコストの節減を図る、電荷移動度の高い有機薄膜トランジスタを製造することができる。
以下に添付図面を参照しながら、本発明について詳細に説明する。
本実施形態に係る薄膜トランジスタの製造方法は、ボトムコンタクト構造およびトップコンタクト構造の両者ともに適用できる。図1は本実施形態によって製造されたボトムコンタクト構造の薄膜トランジスタの概略断面図である。図2は他の実施形態によって製造されたトップコンタクト構造の有機薄膜トランジスタの概略断面図である。
図1に示すように、本実施形態に係るボトムコンタクト構造の薄膜トランジスタは、基板100上にゲート電極110を形成し、そのゲート電極110上にゲート絶縁体層120を積層した後、その上にソース電極130およびドレイン電極150を形成し、そのソース電極130およびドレイン電極150の上に半導体層140を形成した構造である。
図2に示すように、他の実施形態に係るトップコンタクト構造の薄膜トランジスタは、基板200上にゲート電極210を形成し、そのゲート電極210上にゲート絶縁体層220を積層し、その上に半導体層230を形成した後、その半導体層230上にソース電極240とドレイン電極250を並列に同時に形成した構造である。
本実施形態に係る薄膜トランジスタの製造方法は、ゲート電極、ソース電極およびドレイン電極の形成を、溶媒に溶かした金属前駆体を用いてコートした後還元反応によって純粋な金属パターンを形成することにより行う。
本実施形態に係る薄膜トランジスタの製造方法は、基板、ゲート電極、ゲート絶縁体層、ドレイン電極、ソース電極および半導体層が順次形成されたボトムコンタクト構造の薄膜トランジスタの製造方法に関するもので、薄膜トランジスタを製造するに際して、金属前駆体を溶媒に溶解させたコーティング液をゲート絶縁体層上にコートした後、光還元によってドレイン電極およびソース電極を形成する。ドレイン電極およびソース電極以外の残りの層は、真空蒸着などの既存の方法または溶液プロセスによって形成することができる。特に、ゲート電極の形成も溶液プロセスによって行うことができるが、この場合、基板上に、金属前駆体を溶媒に溶解させたコーティング液をコートした後、光還元によってゲート電極を形成する。
他の実施形態に係る薄膜トランジスタの製造方法は、基板、ゲート電極、ゲート絶縁体層、半導体層、ドレイン電極およびソース電極が順次形成されたトップコンタクト構造の薄膜トランジスタの製造方法に関するもので、金属前駆体を溶媒に溶解させたコーティング液を半導体層上にコートした後、光還元によってドレイン電極およびソース電極を形成する。ドレイン電極およびソース電極以外の残りの層は、真空蒸着などの既存の方法または溶液プロセスによって形成することができる。特に、ゲート電極の形成も溶液プロセスによって行うことができるが、この場合、基板上に、金属前駆体を溶媒に溶解させたコート液をコートした後、光還元によってゲート電極を形成する。
本発明に係る薄膜トランジスタの製造方法は、有機薄膜トランジスタの製造に限定されるのではなく、無機薄膜トランジスタの製造の際にも適用できる。特に、本発明に係る薄膜トランジスタの製造方法を有機薄膜トランジスタの製造に適用する場合には、薄膜トランジスタの全層を溶液プロセスによって形成することができるため、製造工程が単純化されて製造コストが節減される。
図3(a)〜(c)は、本実施形態に係るソース電極およびドレイン電極の溶液プロセスによる金属パターン化工程を説明するための概略工程図である。
図1に示したボトムコンタクト構造の有機薄膜トランジスタを製造するためには、図3に示した順序通りにソース電極130とドレイン電極150を形成する。まず、基板100上にゲート電極110を形成し、その上にゲート絶縁体層120を真空蒸着または溶液プロセスによって形成する。
ゲート絶縁体層120形成段階では、例えば、架橋剤を含有したポリビニルフェノール誘導体を厚さ450nm〜650nmの範囲内に形成する。次に、約60℃〜80℃の範囲内で約60秒〜300秒間ソフトベーク(soft bake)を行い、120℃〜180℃の範囲内で約30分〜180分間ホットプレート上でハードベーク(hard bake)を行う。
その後、図3(a)に示すように、金属(例えば、金、銀、アルミニウム、ニッケル、銅)前駆体溶液をゲート絶縁体層120上にスピンコーティングなどの方法でコートして前駆体フィルム160を形成する。
次に、図3(b)に示すように、前駆体フィルム160の上部にマスク300による露光(exposure)工程を行い、ソース電極130およびドレイン電極150が形成されるべき領域(またはソース電極130およびドレイン電極150以外の領域)を露出させる現像(develop)工程を行う。
この際、露光に用いられるUVは、露出された領域のソース電極130およびドレイン電極150の分子を活性化させる変化を引き起こす。
図3(c)に示すように、光照射完了の後、照射された部分は金属が還元されるが、露光されなくて還元されていない部分はアセトニトリル(Acetonitrile)などの溶媒で溶解させて最終的にソース電極130およびドレイン電極150を形成する。さらに、ソース電極130およびドレイン電極150の粘着性を向上させるために、アニーリング工程(annealing process)を行うことができる。例えば、得られた金属パターン間の接着力を強化するために、80〜100℃で5分間熱処理を施すことができる。
最後に、ソース電極130およびドレイン電極150の上に、溶媒に溶解された半導体材料をコートして半導体層140を形成する。
薄膜トランジスタが形成される基板100,200としては、ガラス、シリコンまたはプラスチックなどからなるものを使用することができるが、これらに限定されない。
薄膜トランジスタにおいて、ゲート絶縁体層120,210として用いられる物質は無機物と有機物に大別されるが、無機物としてはSiN(0<x<4)、SiO(0<x<4)、Alなどが、有機物としてはポリビニルフェノール、ポリオレフィン、ポリビニル、ポリアクリル、ポリスチレン、ポリウレタン、ポリイミドおよびこれらの誘導体などが挙げられるが、これらに限定されない。
ゲート電極110,220、ソース電極130,240およびドレイン電極150,250の素材としては、通常用いられる金属または伝導性高分子が使用でき、具体的には金(Au)、銀(Ag)、アルミニウム(Al)、ニッケル(Ni)、インジウム錫酸化物(ITO)、ポリチオフェン(polythiophene)、ポリアニリン(polyaniline)、ポリアセチレン(polyacetylene)、ポリピロール(polypyrrole)、ポリフェニレンビニレン(polyphenylene vinylene)、PEDOT(polyethylenedioxythiophene)/PSS(polystyrenesulfonate)混合物などが挙げられるが、これらに限定されない。
薄膜トランジスタの半導体層140,230は、P型無機半導体材料、P型有機半導体材料、N型無機半導体材料またはN型有機半導体材料から構成される。特に、N型有機半導体材料としては、化学式(3)のフラーレン誘導体であるフラーロイド(1−(3−メトキシカルボニル)プロピル−1−フェニル[5,6]C61)(1−(3−methoxycarbonyl)propyl−1−phenyl(5,6)C61)(F(5,6))および化学式(4)のメタフラーレン(1−(3−メトキシカルボニル)プロピル−1−フェニル[6,6]C61)(1−(3−methoxycarbonyl)propyl−1−phenyl(6,6)C61)(M[6,6])を使用することが好ましい。また、半導体層140,230は、ペンタセン、銅フタロシアニン、ポリチオフェン、ポリアニリン、ポリアセチレン、ポリピロール、ポリフェニレンビニレン及びこれらの誘導体よりなる群から選択される材料で構成されることが好ましい。既存には、低分子の場合は溶液プロセスが難しいため、低分子にポリマーを混合して溶液プロセスを行っている。ところが、本実施形態では、ポリマーを添加しなくても溶液プロセスが可能である。
Figure 2006128691
Figure 2006128691
本発明では、溶液プロセスを用いて、ゲート絶縁体層、有機半導体層および電極形成段階をディップコーティング(dip coating)、スピンコーティング(spin coating)、プリンティング(ink−jet printing)、スプレーコーティング(spray coating)、ロールコーティング(roll coating)などの方法によって行うことができる。
他の実施形態は、トップコンタクト構造の有機薄膜トランジスタの製造方法に関する。トップコンタクト構造の有機薄膜トランジスタの製造の際には、任意の基板200上に溶液プロセスを用いてゲート電極210を形成する。その後、ゲート電極210を含んだ上部に、溶媒に溶解された有機絶縁体を、溶液プロセスに用いられる通常のコーティング方法でゲート絶縁体層220として形成する。ゲート絶縁体層220を形成する場合、例えば、架橋剤含有のポリビニルフェノール誘導体を厚さ450nm〜650nmの範囲内に形成する。次いで、約60℃〜80℃の範囲内で約60秒〜300秒間ソフトベーク(soft bake)を行い、120℃〜180℃の範囲内で約30分〜180分間ホットプレート上でハードベーク(hard bake)を行う。
次に、溶液プロセスを用いて半導体層230の上部にソース電極240およびドレイン電極250を形成する。ソース電極240およびドレイン電極250の形成の際には、金属前駆体をスピンコートして前駆体フィルムを形成し、前駆体フィルムの上部にマスクを用いて露光工程を行い、ソース電極240およびドレイン電極250が形成されるべき領域(またはソース電極240およびドレイン電極250以外の領域)を露出させる現像(develop)工程を行う。その後、ソース電極240およびドレイン電極250が形成される領域以外の領域を、溶媒を用いて除去することにより、所望のソース電極240およびドレイン電極250を形成する。
他の実施形態に係るトップコンタクト構造の有機薄膜トランジスタの製造方法によって製造される有機薄膜トランジスタは、電界発光素子、液晶素子、電気移動素子などといった表示素子の製造に利用できる。
以下、実施例によって本発明をより詳細に説明する。なお、これらの実施例は本発明を説明するためのものに過ぎず、本発明の技術的範囲を制限するものではない。
<電極形成用金属前駆体溶液の製造例>
本実施例において、すべての製造工程は、ドライ−トレインガス清浄器(Dri−Train gas purifier)(Model HE 493)付き真空ドライボックスを用いて窒素雰囲気下で行い、あるいは標準Schlenk技術を用いて真空状態で行った。試薬用(reagent grade)溶媒を窒素気体の下で適宜な乾燥剤を用いて蒸留し、活性化された分子篩4A上に保存し、使用の前に気体を除去した。Aldrich社から購入したn−プロピルアミンおよびn−ブチルアミンを1日以上CaHで処理し、即時使用のために、濾過された1次アミンをCaHで蒸留した。銀(I)塩および他の化合物は、Aldrich社から購入してそのまま使用した。
ソース電極およびドレイン電極を製造するための金属前駆体溶液(n−PrNH)Ag(NO)は、次の過程によって製造した。20mLのCHCNにAgNO(1.53g、10mmol)が溶解されている溶液に過量のn−プロピルアミン(3.60g、60mmol)を暗所で滴加した。常温で反応混合物を4時間攪拌して少量の茶色の沈殿物および薄い黄色の溶液を得た。その後、2μmのPTFEメンブレインフィルターを用いて濾過した。その結果、体積5mLの濾過物が得られた。この濾過物に50mLのEtOを添加した。この溶液をさらに濾過し、すべての揮発性有機物を常温で真空を用いて蒸発させて薄い黄色のオイルを得た(1.9g)。
H−NMR(CDCN,ppm):2.69[t,2H,N−CH],1.50[m,2H,CHCH],0.90[t,3H,CHCH].Anal.Calcd for CAg.0.5CHCN:C,20.57;H,4.53;N,15.00.Found:C,19.81;H,4.51;N,14.82.
<実施例1:溶液プロセスによるボトムコンタクト有機薄膜トランジスタの製造>
本実施例では、図1に示したボトムコンタクト構造の有機薄膜トランジスタを製作した。ソース電極およびドレイン電極は、図3に示した方法によって製作した。まず、ゲート電極として、厚さ1500ÅのAlNdが電子ビームによって蒸着されたガラス基板を使用し、このガラス基板を半導体級のアセトンとメタノール溶媒を用いて超音波洗浄器内で洗浄した。その上にゲート絶縁体層として架橋剤を含むポリビニルフェノール系絶縁物質をスピンコーティング法によって3000rpmで5500Åの厚さにコートした後、110℃で5分、150℃で2時間ベーキングを行った。この絶縁体は、ベーキングの後、有機溶媒に溶解されない。次いで、製造した銀前駆体を絶縁体の上にスピンコートし、UVをチャネル長50μm、チャネル幅2mmのフォトマスク(photomask)を介して照射した。照射完了の後、照射された部分は銀が還元されるが、露光されなくて還元されていない部分はアセトニトリルで溶解して最終的に図1に示したようにソース電極およびドレイン電極を形成した。得られた金属パターン間の接着力(adhesion)を強化するために、80〜100℃で5分間熱処理を施した。最終的に得られたパターンの厚さは50〜70nmであった。次に、その上にPCBM([6,6]−フェニル−C61ブチル酸メチルエステル)をクロロベンゼン(chlorobenzene)溶媒に1wt%で溶かしてスピンコーターによって1000rpmで厚さ70〜110nm間の薄膜をコートした後、真空の下に70〜80℃の温度で約3時間熱処理を施して溶媒を除去し、有機半導体層を形成してボトムコンタクト構造の薄膜トランジスタを完成した。
こうして得られた有機薄膜トランジスタの電流伝達特性をKEITHLEY Semiconductor Analyzer(4200−SCS)を用いて評価して図4および図5にグラフで示した。この図4および図5から電気的特性を下記の方法で測定して表1に示した。
電荷移動度は、下記飽和領域(saturation region)電流式から(ISD1/2とVを変数としたグラフを得、そのグラフの傾きから求めた。
Figure 2006128691
上記式中、ISDはソース−ドレイン電流、μまたはμFETは電荷移動度、Cは酸化膜静電容量、Wはチャネル幅、Lはチャネル長、Vはゲート電圧、Vはしきい値電圧をそれぞれ示す。
<比較例1:既存の真空蒸着法によるボトムコンタクト型有機薄膜トランジスタの製造>
チャネル長100μm、チャネル幅1mmのシャドーマスクを用いて金を50nmの厚さに真空蒸着してソース−ドレイン電極を形成した以外には、実施例1と同様に行った。得られた素子の電流伝達特性曲線および電荷移動度を測定してそれぞれ図4および図5に示した。また、その電気的特性を実施例1と同様の方法で測定して表1に共に示した。
<実施例2:溶液プロセスによるトップコンタクト型有機薄膜トランジスタの製造>
本実施例では、図2に示したトップコンタクト構造の有機薄膜トランジスタを製作した。まず、ゲート電極である厚さ1500ÅのAlNdが電子ビームによって蒸着されたガラス基板を使用し、これを半導体級のアセトンとメタノール溶媒を用いて超音波洗浄器内で洗浄した。その上にゲート絶縁体層として架橋剤を含むポリビニルフェノール系絶縁物質を、スピンコーティング法を用いて3000rpmで5500Åの厚さにコートした後、110℃で5分、150℃で2時間ベーキングを行った。この絶縁体は、ベーキングの後、有機溶媒に溶解されない。その後、このゲート絶縁体層上に、PCBM([6,6]−フェニル−C61ブチル酸メチルエステル)をクロロベンゼン溶媒に1wt%で溶かしてスピンコーターによって1000rpmで厚さ70〜110nm間の薄膜をコートした後、真空の下に70〜80℃の温度で約3時間熱処理を施して溶媒を除去し、有機半導体層を形成した。
次に、製造された銀前駆体を絶縁体上にスピンコートし、UVをチャネル長50μm、チャネル幅2mmのフォトマスクを介して照射した。照射完了の後、照射された部分は銀が還元され、露光されなくて還元されていない部分はアセトニトリルで溶解させてソース電極およびドレイン電極を形成した。得られた金属パターン間の接着力を強化するために、80〜100℃で5分間熱処理を施した。最終的に得られたパターンの厚さは50〜70nmであった。これにより、トップコンタクト型有機薄膜トランジスタを完成した。
Figure 2006128691
表1の結果から確認されるように、本発明の方法によって製造される有機薄膜トランジスタは、全工程を低コストの溶液プロセスによって行ったにも拘わらず、電荷移動度などの電気的特性に優れるため、高速応答性および低電圧駆動を要求する応用にも利用することができる。
以上、添付図面を参照しながら実施形態及び実施例について説明したが、本発明はこのような実施形態及び実施例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかである。
本発明の一実施例によって製造されたボトムコンタクト構造の有機薄膜トランジスタの概略断面図である。 本発明の他の実施例によって製造されたトップコンタクト構造の有機薄膜トランジスタの概略断面図である。 (a)〜(c)は、本発明の一実施例に係る薄膜トランジスタのソース電極およびドレイン電極形成段階を説明するための概略工程図である。 本発明の実施例および比較例によって製造された有機薄膜トランジスタの電流伝達特性を比較して示したグラフである。 本発明の実施例および比較例によって製造された有機薄膜トランジスタの電荷移動度を比較して示したグラフである。
符号の説明
100、200 基板
110、210 ゲート電極
120、220 ゲート絶縁体層
130、240 ソース電極
150、250 ドレイン電極
140、230 半導体層

Claims (12)

  1. 基板、ゲート電極、ゲート絶縁体層、ドレイン電極、ソース電極および半導体層が順次に形成された薄膜トランジスタの製造方法において、
    金属前駆体を溶媒に溶解させたコーティング液を前記ゲート絶縁体層上に塗布する段階と、
    光還元によって前記ドレイン電極および前記ソース電極を形成する段階と、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  2. 前記基板上に、前記金属前駆体を溶媒に溶解させたコーティング液を塗布する段階と、
    光還元によって前記ゲート電極を形成する段階と、
    をさらに含むことを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
  3. 基板、ゲート電極、ゲート絶縁体層、半導体層、ドレイン電極およびソース電極が順次に形成された薄膜トランジスタの製造方法において、
    金属前駆体を溶媒に溶解させたコーティング液を前記半導体層上に塗布する段階と、
    光還元によって前記ドレイン電極および前記ソース電極を形成する段階と、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  4. 前記基板上に、前記金属前駆体を溶媒に溶解させたコーティング液を塗布する段階と、
    光還元によって前記ゲート電極を形成する段階と、
    をさらに含むことを特徴とする請求項3に記載の薄膜トランジスタの製造方法。
  5. 前記半導体層の材料は、P型無機半導体材料、P型有機半導体材料、N型無機半導体材料またはN型有機半導体材料であることを特徴とする請求項1〜4のいずれか1項に記載の薄膜トランジスタの製造方法。
  6. 前記N型有機半導体材料は、化学式(1)のフラーロイド(1−(3−メトキシカルボニル)プロピル−1−フェニル[5,6]C61)(F[5,6])または化学式(2)のメタフラーレン(1−(3−メトキシカルボニル)プロピル−1−フェニル[6,6]C61)(M[6,6])を使用することを特徴とする請求項5に記載の薄膜トランジスタの製造方法。
    Figure 2006128691
    Figure 2006128691
  7. 前記ゲート絶縁体層が、ポリオレフィン、ポリビニル、ポリアクリル、ポリスチレン、ポリウレタン、ポリイミド、ポリビニルフェノール及びこれらの誘導体からなる有機物質、並びにSiOx(0<x<4)、SiNx(0<x<4)、Alからなる無機物質よりなる群から選択される材料で構成されることを特徴とする請求項1〜4のいずれか1項に記載の薄膜トランジスタの製造方法。
  8. 前記半導体層が、ペンタセン、銅フタロシアニン、ポリチオフェン、ポリアニリン、ポリアセチレン、ポリピロール、ポリフェニレンビニレン及びこれらの誘導体よりなる群から選択される材料で構成されることを特徴とする請求項5に記載の薄膜トランジスタの製造方法。
  9. 前記ゲート電極、前記ソース電極および前記ドレイン電極の形成が、金、銀、アルミニウム、ニッケルおよび銅よりなる群から選択される金属前駆体を使用することを特徴とする請求項1〜4のいずれか1項に記載の薄膜トランジスタの製造方法。
  10. 前記基板が、ガラス、シリコンおよびプラスチックよりなる群から選択される材料で構成されることを特徴とする請求項1〜4のいずれか1項に記載の薄膜トランジスタの製造方法。
  11. 前記コーティングが、ディップコーティング、スピンコーティング、プリンティング、スプレーコーティングまたはロールコーティングであることを特徴とする請求項1〜4のいずれか1項に記載の薄膜トランジスタの製造方法。
  12. 請求項1〜請求項4のいずれか1項の製造方法によって製造された薄膜トランジスタを用いて製造されることを特徴とする表示素子。
JP2005312556A 2004-10-27 2005-10-27 薄膜トランジスタの製造方法及び表示素子 Pending JP2006128691A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040086229A KR101102133B1 (ko) 2004-10-27 2004-10-27 박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자

Publications (1)

Publication Number Publication Date
JP2006128691A true JP2006128691A (ja) 2006-05-18

Family

ID=36262549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005312556A Pending JP2006128691A (ja) 2004-10-27 2005-10-27 薄膜トランジスタの製造方法及び表示素子

Country Status (4)

Country Link
US (2) US7341897B2 (ja)
JP (1) JP2006128691A (ja)
KR (1) KR101102133B1 (ja)
CN (1) CN100477127C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329398A (ja) * 2006-06-09 2007-12-20 Japan Science & Technology Agency 金属堆積方法
WO2008084736A1 (ja) * 2007-01-09 2008-07-17 Konica Minolta Holdings, Inc. 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
WO2009035036A1 (ja) * 2007-09-14 2009-03-19 Konica Minolta Holdings, Inc. 電極の形成方法及び有機薄膜トランジスタ

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265380B2 (en) * 2005-03-25 2007-09-04 Osaka University Ambipolar organic thin-film field-effect transistor and making method
US8222646B2 (en) * 2005-07-08 2012-07-17 The Hong Kong University Of Science And Technology Thin-film transistors with metal source and drain and methods of fabrication
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
TWI300251B (en) * 2006-07-14 2008-08-21 Ind Tech Res Inst Manufacturing method of vertical thin film transistor
KR100931676B1 (ko) * 2008-04-08 2009-12-14 한국화학연구원 C70 플러렌 유도체 및 그를 이용한 유기 광기전력 장치
KR101043639B1 (ko) * 2008-04-28 2011-06-24 한국화학연구원 에틸렌옥시기를 포함하는 메타노플러렌 화합물 및 이를이용한 유기전자소자
GB0913919D0 (en) * 2009-08-10 2009-09-16 Univ Birmingham Method of forming an electrical circuit using fullerene derivatives
CN102117767A (zh) * 2010-12-29 2011-07-06 上海大学 基于溶胶式全透明tft有源矩阵制造方法
CN102856362A (zh) * 2011-06-30 2013-01-02 中国科学院微电子研究所 绝缘栅控横向场发射晶体管及其驱动方法
CN102779785A (zh) * 2012-07-25 2012-11-14 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制备方法和显示装置
CN104769658B (zh) * 2012-10-31 2017-03-08 夏普株式会社 电致发光基板及其制造方法、电致发光显示面板、电致发光显示装置
KR101508213B1 (ko) * 2013-05-06 2015-04-07 한국화학연구원 유기반도체용 고분자 블렌드 및 이를 이용한 유기 박막 트랜지스터
CN106098616B (zh) * 2016-07-26 2019-06-04 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN108011041B (zh) * 2016-10-28 2020-03-10 京东方科技集团股份有限公司 半导体薄膜和薄膜晶体管、其制作方法、相关装置
CN110752296B (zh) * 2019-11-22 2022-02-25 中国科学院化学研究所 溶液法制备ofet中顶接触源漏电极的方法
US11681225B2 (en) * 2020-02-27 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Silver patterning and interconnect processes

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02288231A (ja) * 1989-04-27 1990-11-28 Sumitomo Electric Ind Ltd 薄膜の膜質改善方法
JPH03241826A (ja) * 1990-02-20 1991-10-29 Mitsubishi Materials Corp 半導体素子の製造方法およびこれに用いられる半導体基板
JP2001053293A (ja) * 1999-08-10 2001-02-23 Fuji Electric Co Ltd SiCショットキーダイオードおよびその製造方法
JP2002339076A (ja) * 2001-05-16 2002-11-27 Jsr Corp 金属銅薄膜の形成方法および銅薄膜形成用組成物
JP2002353570A (ja) * 2001-05-29 2002-12-06 Sharp Corp Iii族窒化物系化合物半導体装置及びその製造方法
WO2003016599A1 (fr) * 2001-08-09 2003-02-27 Asahi Kasei Kabushiki Kaisha Element a semi-conducteur organique
JP2003268083A (ja) * 2002-01-11 2003-09-25 Xerox Corp ポリチオフェン類
WO2003107434A1 (en) * 2002-06-12 2003-12-24 Samsung Electronics Co. Ltd. A method of forming a metal pattern and a method of fabricating tft array panel by using the same
JP2004288836A (ja) * 2003-03-20 2004-10-14 Toshiba Corp 有機薄膜トランジスタおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459739A (en) * 1981-05-26 1984-07-17 Northern Telecom Limited Thin film transistors
JP2655865B2 (ja) * 1988-03-16 1997-09-24 株式会社日立製作所 液晶表示装置の製造方法
US5470768A (en) * 1992-08-07 1995-11-28 Fujitsu Limited Method for fabricating a thin-film transistor
US5946551A (en) * 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
US6472705B1 (en) * 1998-11-18 2002-10-29 International Business Machines Corporation Molecular memory & logic
DE19936282A1 (de) * 1999-08-02 2001-02-08 Bayer Ag Verfahren zur Herstellung von Arylaminohydroxyanthrachinonen
DE50306270D1 (de) * 2002-09-05 2007-02-22 Konarka Technologies Inc Verfahren zur behandlung einer photovoltaisch aktiven schicht und photovoltaisches element auf organischer basis
JP2005538556A (ja) * 2002-09-05 2005-12-15 コナルカ テクノロジーズ インコーポレイテッド 有機光起電素子およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02288231A (ja) * 1989-04-27 1990-11-28 Sumitomo Electric Ind Ltd 薄膜の膜質改善方法
JPH03241826A (ja) * 1990-02-20 1991-10-29 Mitsubishi Materials Corp 半導体素子の製造方法およびこれに用いられる半導体基板
JP2001053293A (ja) * 1999-08-10 2001-02-23 Fuji Electric Co Ltd SiCショットキーダイオードおよびその製造方法
JP2002339076A (ja) * 2001-05-16 2002-11-27 Jsr Corp 金属銅薄膜の形成方法および銅薄膜形成用組成物
JP2002353570A (ja) * 2001-05-29 2002-12-06 Sharp Corp Iii族窒化物系化合物半導体装置及びその製造方法
WO2003016599A1 (fr) * 2001-08-09 2003-02-27 Asahi Kasei Kabushiki Kaisha Element a semi-conducteur organique
JP2003268083A (ja) * 2002-01-11 2003-09-25 Xerox Corp ポリチオフェン類
WO2003107434A1 (en) * 2002-06-12 2003-12-24 Samsung Electronics Co. Ltd. A method of forming a metal pattern and a method of fabricating tft array panel by using the same
JP2004288836A (ja) * 2003-03-20 2004-10-14 Toshiba Corp 有機薄膜トランジスタおよびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329398A (ja) * 2006-06-09 2007-12-20 Japan Science & Technology Agency 金属堆積方法
WO2008084736A1 (ja) * 2007-01-09 2008-07-17 Konica Minolta Holdings, Inc. 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JPWO2008084736A1 (ja) * 2007-01-09 2010-04-30 コニカミノルタホールディングス株式会社 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
WO2009035036A1 (ja) * 2007-09-14 2009-03-19 Konica Minolta Holdings, Inc. 電極の形成方法及び有機薄膜トランジスタ
JPWO2009035036A1 (ja) * 2007-09-14 2010-12-24 コニカミノルタホールディングス株式会社 電極の形成方法及び有機薄膜トランジスタ

Also Published As

Publication number Publication date
US20080135839A1 (en) 2008-06-12
CN1767158A (zh) 2006-05-03
KR101102133B1 (ko) 2012-01-02
US7834352B2 (en) 2010-11-16
CN100477127C (zh) 2009-04-08
KR20060037087A (ko) 2006-05-03
US20060094172A1 (en) 2006-05-04
US7341897B2 (en) 2008-03-11

Similar Documents

Publication Publication Date Title
JP2006128691A (ja) 薄膜トランジスタの製造方法及び表示素子
JP5323299B2 (ja) 有機半導体を用いた薄膜トランジスタ表示板の製造方法
US7816671B2 (en) Organic thin film transistor comprising phosphate-based self-assembled monolayer and method of manufacturing the same
US20080105866A1 (en) Method of fabricating organic thin film transistor using self assembled monolayer-forming compound containing dichlorophosphoryl group
JP5132053B2 (ja) 有機薄膜トランジスタの製造方法
JP2007013138A (ja) 有機簿膜トランジスタの製造方法及びこれによって製造された有機薄膜トランジスタ
JP5811640B2 (ja) 電子デバイス及び半導体装置の製造方法
JP2010524217A (ja) 有機薄膜トランジスタ
JPH0818125A (ja) 電界効果型トランジスタ、その製造方法及びそれを用いた液晶表示装置
US7863085B2 (en) Organic thin film transistor, method of manufacturing the same, and biosensor using the transistor
Baeg et al. Efficient charge injection in p-type polymer field-effect transistors with low-cost molybdenum electrodes through V2O5 interlayer
Nair et al. Passivation of organic field effect transistor with photopatterned Parylene to improve environmental stability
JP2004266267A (ja) 保護層を含む有機半導体電界効果トランジスタ及びその製造方法
KR101249097B1 (ko) 유기절연막 조성물, 유기절연막의 형성방법 및 이에 의해형성된 유기절연막을 함유하는 유기박막 트랜지스터
Sarkar et al. Graphene oxide as a dielectric and charge trap element in pentacene-based organic thin-film transistors for nonvolatile memory
KR102003133B1 (ko) 첨가제가 포함된 가스센서용 전자소자 및 박막트랜지스터
JP4684543B2 (ja) 分子配列を有する有機半導体層の製造方法
KR101004735B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 이용한바이오센서
JP2019153653A (ja) 有機半導体装置
JP5458296B2 (ja) 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法
WO2011065083A1 (ja) 有機薄膜トランジスタ、およびその製造方法
KR100973300B1 (ko) 유기 박막 트랜지스터 및 그 제조 방법
KR101051075B1 (ko) 유기박막 트랜지스터 어레이 및 그 제조방법
JP2019096727A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置
JP2008294304A (ja) 有機化合物または有機金属化合物、および半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731