JPH03241826A - 半導体素子の製造方法およびこれに用いられる半導体基板 - Google Patents
半導体素子の製造方法およびこれに用いられる半導体基板Info
- Publication number
- JPH03241826A JPH03241826A JP3873190A JP3873190A JPH03241826A JP H03241826 A JPH03241826 A JP H03241826A JP 3873190 A JP3873190 A JP 3873190A JP 3873190 A JP3873190 A JP 3873190A JP H03241826 A JPH03241826 A JP H03241826A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- metallic film
- metal film
- rough surface
- rear surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 239000000758 substrate Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 39
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 3
- 239000000843 powder Substances 0.000 abstract description 3
- 238000005422 blasting Methods 0.000 abstract description 2
- 230000008020 evaporation Effects 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000037351 starvation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、超ＬＳＩ等の半導体素子の製造方法およびこ
れに用いられる半導体基板に関するものであり、特に半
導体基板の裏面全面に金属膜を形成する場合に半導体基
板の反りを低減する効果を有するものである。
れに用いられる半導体基板に関するものであり、特に半
導体基板の裏面全面に金属膜を形成する場合に半導体基
板の反りを低減する効果を有するものである。
「従来の技術」
半導体基板の裏面の全面にアース用電極として金属膜を
蒸着あるいはスパッタリングによって形成すると、半導
体基板がこの金属膜の応力によって反ることがある。こ
の反りを軽減するためになされている工夫としては、半
導体基板の厚さを増して半導体基板の剛性を増したり、
蒸着膜の厚さを減じて半導体基板にかかる応力を減じた
り、金属膜の膜組成を変えて半導体基板にかかる応力を
減じる等を行っていた。
蒸着あるいはスパッタリングによって形成すると、半導
体基板がこの金属膜の応力によって反ることがある。こ
の反りを軽減するためになされている工夫としては、半
導体基板の厚さを増して半導体基板の剛性を増したり、
蒸着膜の厚さを減じて半導体基板にかかる応力を減じた
り、金属膜の膜組成を変えて半導体基板にかかる応力を
減じる等を行っていた。
「発明が解決しようとする課題ｊ
しかしながら、超ＬＳＩ等の設計ルールの微細化に伴い
、フォトリソグラフィーの工程において半導体基板の反
りの許容できる範囲が小さくなり、従来の技術で述べた
半導体基板を反らさない工夫には限界があり、より一層
効果的な工夫が必要とされている。
、フォトリソグラフィーの工程において半導体基板の反
りの許容できる範囲が小さくなり、従来の技術で述べた
半導体基板を反らさない工夫には限界があり、より一層
効果的な工夫が必要とされている。
「発明の目的」
本発明は前記事情に鑑みてなされたもので、半導体基板
の裏面全面に金属膜を形成しても半導体基板の反りを従
来の方法に加えてより一層軽減することのできる半導体
素子の製造方法およびこれに用いられる半導体基板を提
供することを目的とする。
の裏面全面に金属膜を形成しても半導体基板の反りを従
来の方法に加えてより一層軽減することのできる半導体
素子の製造方法およびこれに用いられる半導体基板を提
供することを目的とする。
「課題を解決するための手段」
本発明は、半導体基板の裏面に金属膜を形成する際に、
予めこの半導体基板の裏面に金属膜の膜厚の５０％以上
のＲＭＳ値の粗面を形成する半導体素子の製造方法を提
供し、また片面にＲＭＳ値が０．１μｍ以上、より好ま
しくは０．６μｍ以上か一つ１５μｍ以下の粗面が形成
されている半導体基板を提供することによって前記課題
を解決する手段とした。
予めこの半導体基板の裏面に金属膜の膜厚の５０％以上
のＲＭＳ値の粗面を形成する半導体素子の製造方法を提
供し、また片面にＲＭＳ値が０．１μｍ以上、より好ま
しくは０．６μｍ以上か一つ１５μｍ以下の粗面が形成
されている半導体基板を提供することによって前記課題
を解決する手段とした。
「作用 ２
このような半導体素子の製造方法にあっては、半導体基
板の裏面に金属膜を形成する際に、予めこの半導体基板
の裏面に金属膜の膜厚の５０％以上のＲＭＳ値の粗面を
形成するので、平坦な半導体基板の表面に金属膜を形成
した場合と比較して金属膜が半導体基板に及はす応力か
緩和される。
板の裏面に金属膜を形成する際に、予めこの半導体基板
の裏面に金属膜の膜厚の５０％以上のＲＭＳ値の粗面を
形成するので、平坦な半導体基板の表面に金属膜を形成
した場合と比較して金属膜が半導体基板に及はす応力か
緩和される。
以下、図面を用いて本発明の作用について詳しく説明す
る。
る。
第１図は、本発明の半導体素子の製造方法によって片面
に粗面が形成された半導体基板の上に金属膜を形成した
ものを示す図であり、第２図は従来の平坦な半導体基板
の上に金属膜を形成したものを示す図である。
に粗面が形成された半導体基板の上に金属膜を形成した
ものを示す図であり、第２図は従来の平坦な半導体基板
の上に金属膜を形成したものを示す図である。
第１図において半導体基板ｌには粗面２が形成されてい
る。この粗面２は、ラッピング等の物理的エツチングや
、薬品や反応ガスによる化学エツチングあるいはＣＶＤ
法等によって形成されている。この粗面２のＲＭＳ値は
、この粗面２の上に形成される金属膜３の膜厚の５０％
以上であり、これ以下であると半導体基板の反りを軽減
する効果がほとんど見られない。またこの粗面２の粗さ
幅０．５μｍ〜５μｍであり、また面粗度は０．２μｍ
〜２μｍの範囲にあるのが望ましい。
る。この粗面２は、ラッピング等の物理的エツチングや
、薬品や反応ガスによる化学エツチングあるいはＣＶＤ
法等によって形成されている。この粗面２のＲＭＳ値は
、この粗面２の上に形成される金属膜３の膜厚の５０％
以上であり、これ以下であると半導体基板の反りを軽減
する効果がほとんど見られない。またこの粗面２の粗さ
幅０．５μｍ〜５μｍであり、また面粗度は０．２μｍ
〜２μｍの範囲にあるのが望ましい。
また、上記金属膜３の厚さは０．１〜３μｍ程度である
。
。
一方、第２図において符号ＩＡは平坦な半導体基板を示
しており、この半導体基板ＩＡの上には第２図において
示したものと同じ金属膜３が形成されている。
しており、この半導体基板ＩＡの上には第２図において
示したものと同じ金属膜３が形成されている。
これらの金属膜３の応力をベクトルで表現し、第１図中
および第２図中に矢印で示した。金属膜３の応力は圧縮
応力であり、この金属膜３から半導体基板ｌあるいは半
導体基板ＩＡに及ぼされる応力は引っ張り応力となる。
および第２図中に矢印で示した。金属膜３の応力は圧縮
応力であり、この金属膜３から半導体基板ｌあるいは半
導体基板ＩＡに及ぼされる応力は引っ張り応力となる。
第２図中に矢印で示したように、平坦な半導体基板ＩＡ
の上に金属膜３が形成されている場合には、金属膜３の
応力の半導体基板ＩＡの表面に平行な成分は緩和される
ことなく、そのままの大きさで半導体基板ＩＡの表面に
及ぼされる。しかしながら、第１図中に矢印で示したよ
うに、表面に粗面２が形成されている半導体基板ｌは金
属膜３の応力の方向がこの粗面２の凹凸によって変化さ
せられて、金属膜３の応力は半導体基板Ｉの表面に平行
な成分と半導体基板に垂直な成分に分散されて緩和され
ることになる。よって半導体基板ｌに及ぼされる引っ張
り応力は半導体基板１と平行な成分であるため小さくな
り緩和される。
の上に金属膜３が形成されている場合には、金属膜３の
応力の半導体基板ＩＡの表面に平行な成分は緩和される
ことなく、そのままの大きさで半導体基板ＩＡの表面に
及ぼされる。しかしながら、第１図中に矢印で示したよ
うに、表面に粗面２が形成されている半導体基板ｌは金
属膜３の応力の方向がこの粗面２の凹凸によって変化さ
せられて、金属膜３の応力は半導体基板Ｉの表面に平行
な成分と半導体基板に垂直な成分に分散されて緩和され
ることになる。よって半導体基板ｌに及ぼされる引っ張
り応力は半導体基板１と平行な成分であるため小さくな
り緩和される。
「実施例１」
厚さ５００μｍの５インチウェーハを用いて、裏面にＲ
ＭＳ値の異なる粗面をＳｉＣ粉末を用いたブラストによ
り形成して、次・いでこの粗面の上に形成する金属膜か
らウェーハに及ぼされる応力の変化をウェーハの反りを
測定することによって調べた。ウェーハの反りは、平板
上にウェーハを置いた際のウェーハの最大の高さとした
。
ＭＳ値の異なる粗面をＳｉＣ粉末を用いたブラストによ
り形成して、次・いでこの粗面の上に形成する金属膜か
らウェーハに及ぼされる応力の変化をウェーハの反りを
測定することによって調べた。ウェーハの反りは、平板
上にウェーハを置いた際のウェーハの最大の高さとした
。
裏面に形成する粗面の粗さはＳｉＣ粉末の粒度を変化さ
せることにより、０．１μｍ〜５．０μｍまで変化させ
た。また、金属膜としてはＮｉを用い蒸着によって形成
した。その厚さは１μｍとした。さらにこの金属膜はウ
ェーハとの密着性を確実にするために、ウェーハ上に蒸
着後に窒素雰囲気中で４５０℃で１時間のアニールを行
った。
せることにより、０．１μｍ〜５．０μｍまで変化させ
た。また、金属膜としてはＮｉを用い蒸着によって形成
した。その厚さは１μｍとした。さらにこの金属膜はウ
ェーハとの密着性を確実にするために、ウェーハ上に蒸
着後に窒素雰囲気中で４５０℃で１時間のアニールを行
った。
以上の結果を第３図に示した。第３図より、粗面のＲＭ
ｓ値が０６μｍ以下ではウェーハの反りは２００μｍ以
上−になっている。これに対して粗面のＲＭＳ値が０．
６μｍ以上になるとウェーハの反りは急激に減少し１０
０μｍ程度になることがわかった。
ｓ値が０６μｍ以下ではウェーハの反りは２００μｍ以
上−になっている。これに対して粗面のＲＭＳ値が０．
６μｍ以上になるとウェーハの反りは急激に減少し１０
０μｍ程度になることがわかった。
「実施例２ 」
実施例１と同じ条件で粗面を形成したウェー７Ｎを用い
て、金属膜としてＴａ膜をスパッタリングにより形成し
た。その厚さは０８μｍとした。
て、金属膜としてＴａ膜をスパッタリングにより形成し
た。その厚さは０８μｍとした。
サラニこのＴａ膜のウェー／Ｓとの密着性を確実ニする
ために、ウエーノ＼上にＴａ膜をスｌくツタした後に窒
素雰囲気中て４００℃で１時間のアニールを行った。
ために、ウエーノ＼上にＴａ膜をスｌくツタした後に窒
素雰囲気中て４００℃で１時間のアニールを行った。
次いでこの粗面の上に形成したＴａ膜からウェーハに及
ぼされる応力の変化を実施例１と同様にウェーハの反り
を測定することによって調べた。
ぼされる応力の変化を実施例１と同様にウェーハの反り
を測定することによって調べた。
以上の結果を第４図に示した。第４図より、粗面のＲＭ
Ｓ値が０．７μｍ以下ではウェー７％の反りは１９０μ
飢程度になっている。これに対して粗面のＲＭＳ値が０
７μｍ以上になるとウェーハの反りは急激に減少し１０
０μｍ１度になることがわかった。
Ｓ値が０．７μｍ以下ではウェー７％の反りは１９０μ
飢程度になっている。これに対して粗面のＲＭＳ値が０
７μｍ以上になるとウェーハの反りは急激に減少し１０
０μｍ１度になることがわかった。
「発明の効果」
以上説明したように、本発明の半導体素子の製造方法は
、半導体基板の裏面に金属膜を形成する際に、予めこの
半導体基板の裏面に金属膜の膜厚の５０％以上のＲＭＳ
値の粗面を形成するので、半導体基板の裏面に金属膜を
形成しても、この金属膜から半導体基板に及ぼされる応
力を緩和することができる。また、本発明の半導体基板
は片面にＲＭＳ値が０１μの以上１．５μｍ以下の粗面
が形成されてなるものであるので、この半導体基板を用
いれば、粗面が形成されている半導体基板の片面に金属
膜を形成しても、この半導体基板が金属膜の応力によっ
て反ることがないので、超ＬＳＩ等の製造に好適に用い
られるものである。
、半導体基板の裏面に金属膜を形成する際に、予めこの
半導体基板の裏面に金属膜の膜厚の５０％以上のＲＭＳ
値の粗面を形成するので、半導体基板の裏面に金属膜を
形成しても、この金属膜から半導体基板に及ぼされる応
力を緩和することができる。また、本発明の半導体基板
は片面にＲＭＳ値が０１μの以上１．５μｍ以下の粗面
が形成されてなるものであるので、この半導体基板を用
いれば、粗面が形成されている半導体基板の片面に金属
膜を形成しても、この半導体基板が金属膜の応力によっ
て反ることがないので、超ＬＳＩ等の製造に好適に用い
られるものである。
第１図は、本発明の半導体素子の製造方法によって片面
に粗面が形成された半導体基板の上に金属膜を形成した
ものを示す図であり、第２図は従来の平坦な半導体基板
の上に金属膜を形成したものを示す図である。第３図お
よび第４図は粗面が形成された半導体基板上に金属膜を
形成した時の、粗面のＲＭＳ値と半導体基板の反りとの
関係を示すグラフである。 第１図 １・・・半導体基板、 ２・・・粗面、 ３・・・金属膜。
に粗面が形成された半導体基板の上に金属膜を形成した
ものを示す図であり、第２図は従来の平坦な半導体基板
の上に金属膜を形成したものを示す図である。第３図お
よび第４図は粗面が形成された半導体基板上に金属膜を
形成した時の、粗面のＲＭＳ値と半導体基板の反りとの
関係を示すグラフである。 第１図 １・・・半導体基板、 ２・・・粗面、 ３・・・金属膜。
Claims (2)
- （１）半導体基板の裏面に金属膜を形成する際に、予め
この半導体基板の裏面に金属膜の膜厚の５０％以上のＲ
ＭＳ値の粗面を形成することを特徴とする半導体素子の
製造方法。 - （２）半導体基板の片面にＲＭＳ値が０．１μｍ以上１
．５μｍ以下の粗面が形成されてなることを特徴とする
半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3873190A JPH03241826A (ja) | 1990-02-20 | 1990-02-20 | 半導体素子の製造方法およびこれに用いられる半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3873190A JPH03241826A (ja) | 1990-02-20 | 1990-02-20 | 半導体素子の製造方法およびこれに用いられる半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03241826A true JPH03241826A (ja) | 1991-10-29 |
Family
ID=12533475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3873190A Pending JPH03241826A (ja) | 1990-02-20 | 1990-02-20 | 半導体素子の製造方法およびこれに用いられる半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03241826A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358906A (en) * | 1991-09-11 | 1994-10-25 | Gold Star Electron Co., Ltd. | Method of making integrated circuit package containing inner leads with knurled surfaces |
| JP2006128691A (ja) * | 2004-10-27 | 2006-05-18 | Samsung Electronics Co Ltd | 薄膜トランジスタの製造方法及び表示素子 |
| JP2007303464A (ja) * | 2006-05-08 | 2007-11-22 | Astrium Gmbh | ロケット構造体の構成部品の製造方法 |
-
1990
- 1990-02-20 JP JP3873190A patent/JPH03241826A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358906A (en) * | 1991-09-11 | 1994-10-25 | Gold Star Electron Co., Ltd. | Method of making integrated circuit package containing inner leads with knurled surfaces |
| JP2006128691A (ja) * | 2004-10-27 | 2006-05-18 | Samsung Electronics Co Ltd | 薄膜トランジスタの製造方法及び表示素子 |
| JP2007303464A (ja) * | 2006-05-08 | 2007-11-22 | Astrium Gmbh | ロケット構造体の構成部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hoffman et al. | Internal stresses in sputtered chromium | |
| US10862447B2 (en) | Method for processing a lithium tantalate crystal substrate | |
| US8435392B2 (en) | Encapsulated sputtering target | |
| TW200524833A (en) | Methods of finishing quartz glass surfaces and components made by the methods | |
| JPH02226017A (ja) | 薄膜白金素子用接着層を有するセンサ構造 | |
| US7010837B2 (en) | Method for manufacturing an electronic component | |
| JPH03241826A (ja) | 半導体素子の製造方法およびこれに用いられる半導体基板 | |
| JPS58209111A (ja) | プラズマ発生装置 | |
| US6184157B1 (en) | Stress-loaded film and method for same | |
| JPS6224503B2 (ja) | ||
| US4662989A (en) | High efficiency metal lift-off process | |
| WO2019146386A1 (ja) | 半導体基板の製造方法 | |
| JP2779968B2 (ja) | 真空チャック | |
| JPH07180029A (ja) | 耐食性材料及びその製造方法 | |
| JP3230260B2 (ja) | 真空装置用表面被覆金属材 | |
| JP3716431B2 (ja) | Ｓａｗデバイスの製造方法 | |
| JPH09153763A (ja) | 水晶振動子とその製造方法 | |
| JP2551079B2 (ja) | 低反射モリブデンシリサイドマスク材料の製造方法 | |
| JPH07145480A (ja) | スパッタリング装置およびそれを用いた成膜方法 | |
| JPH02153527A (ja) | 半導体装置の製造方法 | |
| JPS61111525A (ja) | 半導体素子の電極形成方法 | |
| JPH0750537A (ja) | 圧電共振子の製造方法 | |
| JPH0284728A (ja) | 半導体装置 | |
| JPS5835932A (ja) | 不純物ゲツタリング法 | |
| FR2704314A1 (fr) | Capteur, son procédé de fabrication et son application à la mesure. |