JPH02153527A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02153527A JPH02153527A JP30850788A JP30850788A JPH02153527A JP H02153527 A JPH02153527 A JP H02153527A JP 30850788 A JP30850788 A JP 30850788A JP 30850788 A JP30850788 A JP 30850788A JP H02153527 A JPH02153527 A JP H02153527A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- bump
- rear side
- film
- straight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title description 12
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000007747 plating Methods 0.000 claims abstract description 22
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 238000005498 polishing Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 abstract description 20
- 238000000206 photolithography Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 description 19
- 239000002184 metal Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 238000007517 polishing process Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体基板の背面の研磨方法の改良に関し、半導体基板
にマイクロクラ・７りを生じさせないで、かつ研磨済の
背面を汚染させないで背面メタル層の剥離を防止するこ
とが可能な半導体装置の製造方法の提供を目的とし、 半導体基板の一生面上のバンプを形成する領域に開口部
を有するマスクを形成する工程と、メッキを施して前記
開口部内にバンブ電極を形成する工程と、前記マスク及
びバンブ電極上に保護膜を形成した後、前記半導体基板
の一主面を保持して反対側主面を研磨する工程とを含む
よう構成する。
にマイクロクラ・７りを生じさせないで、かつ研磨済の
背面を汚染させないで背面メタル層の剥離を防止するこ
とが可能な半導体装置の製造方法の提供を目的とし、 半導体基板の一生面上のバンプを形成する領域に開口部
を有するマスクを形成する工程と、メッキを施して前記
開口部内にバンブ電極を形成する工程と、前記マスク及
びバンブ電極上に保護膜を形成した後、前記半導体基板
の一主面を保持して反対側主面を研磨する工程とを含む
よう構成する。
本発明は、半導体装置の製造方法に係り、特に半導体基
板の背面の研磨方法の改良に関するものである。
板の背面の研磨方法の改良に関するものである。
ストレートバンプを備えたＬＳＩなどの半導体装置の製
造工程においては、通常は半導体基板の活性素子を形成
している面にバンプ形成用マスクを形成してストレート
バンプをメッキにより形成し、ストレートバンプ形成後
、このマスクを除去した後、研磨工程においてストレー
トバンプを保護する保護膜を塗布し、活性素子を形成し
ていない背面を研磨し、研磨工程の直後に金などの金属
よりなる背面メタル層を蒸着或いはスパッタにより形成
しているが、この研磨工程における砥石による加圧力に
より、ストレートバンプの形成時に形成されたメッキ用
電極の部分の半導体基板にマイクロクランクが生じてい
る。
造工程においては、通常は半導体基板の活性素子を形成
している面にバンプ形成用マスクを形成してストレート
バンプをメッキにより形成し、ストレートバンプ形成後
、このマスクを除去した後、研磨工程においてストレー
トバンプを保護する保護膜を塗布し、活性素子を形成し
ていない背面を研磨し、研磨工程の直後に金などの金属
よりなる背面メタル層を蒸着或いはスパッタにより形成
しているが、この研磨工程における砥石による加圧力に
より、ストレートバンプの形成時に形成されたメッキ用
電極の部分の半導体基板にマイクロクランクが生じてい
る。
このマイクロクランクの発生を防止するため、活性素子
領域形成直後にストレートバンプを形成せず、まず研磨
工程を行い、研磨工程終了後にストレートバンプを形成
し、その後に背面メタル層を蒸着或いはスパッタにより
形成すれば、研磨工程と背面メタル層形成工程の間に、
ストレートバンプ形成工程を行うことになり、研磨加工
した半導体基板の背面が汚染され、その後に形成した背
面メタル層の剥離の原因となっている。
領域形成直後にストレートバンプを形成せず、まず研磨
工程を行い、研磨工程終了後にストレートバンプを形成
し、その後に背面メタル層を蒸着或いはスパッタにより
形成すれば、研磨工程と背面メタル層形成工程の間に、
ストレートバンプ形成工程を行うことになり、研磨加工
した半導体基板の背面が汚染され、その後に形成した背
面メタル層の剥離の原因となっている。
以上のような状況から、マイクロクランクを生じさせな
いで、かつ背面メタル層の剥離も発生させない半導体装
置の製造方法が要望されている。
いで、かつ背面メタル層の剥離も発生させない半導体装
置の製造方法が要望されている。
従来の半導体装置の製造方法を第３図により工程順に説
明する。
明する。
まず第３図（ａｌに示すように、表面に素子活性領域を
形成した半導体基板１１の表面にバンプ形成用レジスト
膜１５を塗布し、フォトリソグラフィー技術によりスト
レートバンプ形成部に開口部を形成し、半導体基板１１
の周辺に設けたメッキ用電極１１ａにメッキ用電源を接
続してメッキによりストレートバンプ１６を形成する。
形成した半導体基板１１の表面にバンプ形成用レジスト
膜１５を塗布し、フォトリソグラフィー技術によりスト
レートバンプ形成部に開口部を形成し、半導体基板１１
の周辺に設けたメッキ用電極１１ａにメッキ用電源を接
続してメッキによりストレートバンプ１６を形成する。
この際、メッキ用電極１１ａはストレートバンプ１６の
膜厚と等しい膜厚にメッキされる。
膜厚と等しい膜厚にメッキされる。
つぎに、このバンプ形成用レジスト膜１５を除去し、第
３図ｆｂ）に示すようにプロテクトレジスト膜１７を表
面に形成する。
３図ｆｂ）に示すようにプロテクトレジスト膜１７を表
面に形成する。
この場合、メッキ用電極１１ａの上に形成したプロテク
トレジスト膜１７の表面と、ストレートバンプ１６の上
に形成したプロテクトレジスト膜１７の表面との間に２
０〜３０μｍの段差が生じているので、プロテクトレジ
スト膜１７の表面が半導体基板１１の背面と平行でなく
なる。
トレジスト膜１７の表面と、ストレートバンプ１６の上
に形成したプロテクトレジスト膜１７の表面との間に２
０〜３０μｍの段差が生じているので、プロテクトレジ
スト膜１７の表面が半導体基板１１の背面と平行でなく
なる。
ついで、第２図（Ｃ）に示すように、プロテクトレジス
ト膜１７が研磨機の定盤９の表面に接するように半導体
基板１１を載置し、半導体基板１１の背面を研磨機の砥
石８で研磨し、厚さ４５０μｍの半導体基板１１を厚さ
３００μｍにする。
ト膜１７が研磨機の定盤９の表面に接するように半導体
基板１１を載置し、半導体基板１１の背面を研磨機の砥
石８で研磨し、厚さ４５０μｍの半導体基板１１を厚さ
３００μｍにする。
ストレートバンプ１６の形成工程において、半導体基板
１１の周辺部にメッキ用の電極１１ａが形成されており
、その表面に形成したプロテクトレジスト膜１７の表面
が他の部分と比べると高くなっているので、この研磨工
程において、研磨機の砥石８の加圧力により、第２図（
Ｃ１に示すように半導体基板１１のこの電極１１ａの周
辺部分にマイクロクランクｌｌｂが発生している。
１１の周辺部にメッキ用の電極１１ａが形成されており
、その表面に形成したプロテクトレジスト膜１７の表面
が他の部分と比べると高くなっているので、この研磨工
程において、研磨機の砥石８の加圧力により、第２図（
Ｃ１に示すように半導体基板１１のこの電極１１ａの周
辺部分にマイクロクランクｌｌｂが発生している。
以上説明した従来の半導体装置の製造方法においては、
ストレートバンプを形成した後にプロテクトレジスト膜
を形成して背面研磨を行うが、プロテクトレジスト膜で
は表面の段差が軽減されず、メッキ用電極の上に形成し
たプロテクトレジスト膜の表面と、ストレートバンプの
上に形成したプロテクトレジスト膜の表面との間に段差
が生じているので、半導体基板の背面を研磨する際に加
わる圧力により、半導体基板のメッキ用電極の近傍にマ
イクロクランクが発生する。
ストレートバンプを形成した後にプロテクトレジスト膜
を形成して背面研磨を行うが、プロテクトレジスト膜で
は表面の段差が軽減されず、メッキ用電極の上に形成し
たプロテクトレジスト膜の表面と、ストレートバンプの
上に形成したプロテクトレジスト膜の表面との間に段差
が生じているので、半導体基板の背面を研磨する際に加
わる圧力により、半導体基板のメッキ用電極の近傍にマ
イクロクランクが発生する。
またその対策として、ストレートバンプを形成する前に
背面の研磨を行い、その後ストレートバンプを形成し、
ついで背面メタル層を形成すると、ストレートバンプ形
成時に研磨済の背面が汚染されるため、背面メタル層が
剥離するという問題点があった。
背面の研磨を行い、その後ストレートバンプを形成し、
ついで背面メタル層を形成すると、ストレートバンプ形
成時に研磨済の背面が汚染されるため、背面メタル層が
剥離するという問題点があった。
本発明は以上のような状況から、半導体基板にマイクロ
クラックを生じさせないで、かつ研磨済の背面を汚染さ
せないで背面メタル層の剥離を防止することが可能な半
導体装置の製造方法の提供を目的としたものである。
クラックを生じさせないで、かつ研磨済の背面を汚染さ
せないで背面メタル層の剥離を防止することが可能な半
導体装置の製造方法の提供を目的としたものである。
本発明の半導体装置の製造方法は、半導体装置の一主面
上のバンプを形成する領域に開口部を有するマスクを形
成する工程と、メッキを施してこの開口部内にバンプ電
極を形成する工程と、このマスク及びバンプ電極上に保
護膜を形成した後、半導体基板の一宇面を保持して反対
側主面を研磨する工程とを含むよう構成する。
上のバンプを形成する領域に開口部を有するマスクを形
成する工程と、メッキを施してこの開口部内にバンプ電
極を形成する工程と、このマスク及びバンプ電極上に保
護膜を形成した後、半導体基板の一宇面を保持して反対
側主面を研磨する工程とを含むよう構成する。
即ち本発明においては、ストレートバンプ形成時に用い
たバンプ形成用のマスク除去せずに、ストレートバンプ
及びバンプ形成用のマスクの表面に更に保護膜を形成し
て表面を平坦にし、このストレートバンプを形成してい
ない半導体基板の背面の研磨を行うから、保護膜の表面
と半導体基板の背面とがほぼ平行になり、研磨工程にお
いて研磨機の砥石により圧力を加えても半導体基板にマ
イクロクランクが生じない。
たバンプ形成用のマスク除去せずに、ストレートバンプ
及びバンプ形成用のマスクの表面に更に保護膜を形成し
て表面を平坦にし、このストレートバンプを形成してい
ない半導体基板の背面の研磨を行うから、保護膜の表面
と半導体基板の背面とがほぼ平行になり、研磨工程にお
いて研磨機の砥石により圧力を加えても半導体基板にマ
イクロクランクが生じない。
また、背面研磨工程の前にストレートバンプを形成して
いるから、背面研磨工程と背面メタル層の形成工程との
間に他の工程を行わず連続して処理することができるの
で、基板背面の汚染による背面メタル層の剥離を防止す
ることも可能となる。
いるから、背面研磨工程と背面メタル層の形成工程との
間に他の工程を行わず連続して処理することができるの
で、基板背面の汚染による背面メタル層の剥離を防止す
ることも可能となる。
以下、第１図〜第２図により本発明による一実施例を工
程順に説明する。
程順に説明する。
まず第１図（ａｌに示すように、表面に素子活性領域を
形成した半導体基板１の表面に形成するストレートバン
プ６の膜厚とほぼ等しい膜厚のマスク、例えば膜厚３０
μｍのバンプ形成用レジスト膜５を形成し、フォトリソ
グラフィー技術によりストレートバンプ形成部に開口部
を形成し、次いで、半導体基板１の周辺に設けたメッキ
用電極１ａにメッキ用電源を接続してメッキにより２５
μｍ膜厚のストレートバンプ６を形成する。
形成した半導体基板１の表面に形成するストレートバン
プ６の膜厚とほぼ等しい膜厚のマスク、例えば膜厚３０
μｍのバンプ形成用レジスト膜５を形成し、フォトリソ
グラフィー技術によりストレートバンプ形成部に開口部
を形成し、次いで、半導体基板１の周辺に設けたメッキ
用電極１ａにメッキ用電源を接続してメッキにより２５
μｍ膜厚のストレートバンプ６を形成する。
このストレートバンプ６の形成を工程順に第２図により
詳細に説明する。
詳細に説明する。
まず、第２図（ａｌに示すように、半導体基板１の表面
の絶縁膜２の表面に配線層３を形成し、この配線層３の
表面に絶縁膜４を形成してストレートバンプを形成する
位置にフォトリソグラフィー技術により窓開けを行う。
の絶縁膜２の表面に配線層３を形成し、この配線層３の
表面に絶縁膜４を形成してストレートバンプを形成する
位置にフォトリソグラフィー技術により窓開けを行う。
つぎに、第２図（ｂｌに示すように、絶縁膜４及び開口
部の配線層３の表面にバンプ形成用レジスト膜５を形成
し、ストレートバンプ６の形状の窓開けを行う。
部の配線層３の表面にバンプ形成用レジスト膜５を形成
し、ストレートバンプ６の形状の窓開けを行う。
ついで、第２図（Ｃ１に示すように、メッキを施して配
線層３と接続したストレートバンプ６を形成する。
線層３と接続したストレートバンプ６を形成する。
つぎに、このバンプ形成用レジスト膜５を除去せずにそ
のままの状態で第１図（ｂｌに示すように保護膜、例え
ば膜厚２０μｍのプロテクトレジスト膜７を表面に形成
する。
のままの状態で第１図（ｂｌに示すように保護膜、例え
ば膜厚２０μｍのプロテクトレジスト膜７を表面に形成
する。
バンプ形成用レジスト膜５の膜厚をストレートバンプ６
の高さとほぼ等しく形成しているから、このプロテクト
レジスト膜７は、図示のようにその下層のバンプ形成用
レジスト膜５とストレートバンプ６及びメッキ用電極１
ａの高さの差を完全に埋めることが可能となるので、プ
ロテクトレジスト膜７の表面と半導体基板１の背面はほ
ぼ完全に平行となる。
の高さとほぼ等しく形成しているから、このプロテクト
レジスト膜７は、図示のようにその下層のバンプ形成用
レジスト膜５とストレートバンプ６及びメッキ用電極１
ａの高さの差を完全に埋めることが可能となるので、プ
ロテクトレジスト膜７の表面と半導体基板１の背面はほ
ぼ完全に平行となる。
ついで、第１図（Ｃ）に示すように、プロテクトレジス
ト膜４が研磨機の定盤９の表面に接するように半導体基
板ｌを載置し、半導体基板１の背面を研磨機の砥石８で
研磨し、厚さ４５０μｍの半導体基板ｌを厚さ３００μ
ｍにする。
ト膜４が研磨機の定盤９の表面に接するように半導体基
板ｌを載置し、半導体基板１の背面を研磨機の砥石８で
研磨し、厚さ４５０μｍの半導体基板ｌを厚さ３００μ
ｍにする。
このように、プロテクトレジスト膜７の表面と半導体基
板１の背面がほぼ平行に形成されているので、研磨工程
において砥石８の加圧力によって半導体基板１にマイク
ロクラックが発生することがなくなる。
板１の背面がほぼ平行に形成されているので、研磨工程
において砥石８の加圧力によって半導体基板１にマイク
ロクラックが発生することがなくなる。
また、ストレートバンプ６の形成を背面研磨工程の前に
行っているので、背面研磨工程と背面メタル層の形成工
程とを連続して行うことが可能となり、背面メタル層の
剥離を防止することも可能となる。
行っているので、背面研磨工程と背面メタル層の形成工
程とを連続して行うことが可能となり、背面メタル層の
剥離を防止することも可能となる。
なお、バンプ形成用レジスト膜５とプロテクトレジスト
膜７とに同じレジストを用いると、レジスト除去を同時
に行うことができるので工数を削減することが可能とな
る。
膜７とに同じレジストを用いると、レジスト除去を同時
に行うことができるので工数を削減することが可能とな
る。
上記実施例においては、保護膜としてレジスト膜を用い
たが、１０〜２０μｍ厚のテープを用いることも可能で
ある。
たが、１０〜２０μｍ厚のテープを用いることも可能で
ある。
以上の説明から明らかなように本発明によれば、ストレ
ートバンプを形成した後にプロテクトレジスト膜を半導
体基板の背面と平行に形成し、その後に背面研磨を行う
ので、半導体基板のマイクロクランクの発生及び背面メ
タル層の剥離を防止することが可能となる等の利点があ
り、著しい経済的及び、信鎖性向上の効果が期待できる
半導体装置の製造方法の提供が可能となる。
ートバンプを形成した後にプロテクトレジスト膜を半導
体基板の背面と平行に形成し、その後に背面研磨を行う
ので、半導体基板のマイクロクランクの発生及び背面メ
タル層の剥離を防止することが可能となる等の利点があ
り、著しい経済的及び、信鎖性向上の効果が期待できる
半導体装置の製造方法の提供が可能となる。
に示す側断面図、
である。
図において、
■は半導体基板、
１ａはメッキ用電極、
２は呆色縁月り享、
３は配線層、
４絶縁膜、
５はバンプ形成用レジスト膜、
６ストレートバンプ、
７はプロテクトレジスト膜、
８は砥石、
９は定盤、
を示す。
第１図は本発明による一実施例を工程順に示す側断面図
、 第２図は本発明による一実施例のストレートバンプ形成
を工程順に示す側断面図、 第３図は従来の半導体装置の製造方法を工程順背面研磨 本発明による一実施例を工程順に示す側断面図面 １
図（その２） （ｂ） プロテクトレジスト膜（７） の形成 絶縁Ｉｌｌ （４）の形成及び窓開は 本発明による一実施例を工程順に示す側断面図８１ 図
（その１） 図（そのｌ） （ｂｌ バンプ形成用レジスト膜（５） の形成及び窓開け ＋ａ ストレートバンプ（６） の形成 本発明による一実施例の ストレートバンプ形成を工程順に示す側断面図画 図 （その２） 従来の半導体装置の製造方法を工程順に示す側断面図画 図（その１）
、 第２図は本発明による一実施例のストレートバンプ形成
を工程順に示す側断面図、 第３図は従来の半導体装置の製造方法を工程順背面研磨 本発明による一実施例を工程順に示す側断面図面 １
図（その２） （ｂ） プロテクトレジスト膜（７） の形成 絶縁Ｉｌｌ （４）の形成及び窓開は 本発明による一実施例を工程順に示す側断面図８１ 図
（その１） 図（そのｌ） （ｂｌ バンプ形成用レジスト膜（５） の形成及び窓開け ＋ａ ストレートバンプ（６） の形成 本発明による一実施例の ストレートバンプ形成を工程順に示す側断面図画 図 （その２） 従来の半導体装置の製造方法を工程順に示す側断面図画 図（その１）
Claims (1)
- 【特許請求の範囲】 半導体基板（１）の一主面上のバンプを形成する領域に
開口部を有するマスク（５）を形成する工程と、 メッキを施して前記開口部内にバンプ電極（６）を形成
する工程と、 前記マスク（５）及びバンプ電極（６）上に保護膜（７
）を形成した後、前記半導体基板（１）の一主面を保持
して反対側主面を研磨する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30850788A JP2643392B2 (ja) | 1988-12-05 | 1988-12-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30850788A JP2643392B2 (ja) | 1988-12-05 | 1988-12-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02153527A true JPH02153527A (ja) | 1990-06-13 |
| JP2643392B2 JP2643392B2 (ja) | 1997-08-20 |
Family
ID=17981856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30850788A Expired - Lifetime JP2643392B2 (ja) | 1988-12-05 | 1988-12-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643392B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053183A (ja) * | 1991-06-26 | 1993-01-08 | Nec Corp | 半導体装置及びその製造方法 |
| WO2001015223A1 (fr) * | 1999-08-23 | 2001-03-01 | Rohm Co., Ltd. | Dispositif semi-conducteur et son procede de fabrication |
| FR2798223A1 (fr) * | 1999-09-02 | 2001-03-09 | Matsushita Electric Ind Co Ltd | Dispositif a semiconducteur et procede de fabrication de celui-ci |
-
1988
- 1988-12-05 JP JP30850788A patent/JP2643392B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053183A (ja) * | 1991-06-26 | 1993-01-08 | Nec Corp | 半導体装置及びその製造方法 |
| WO2001015223A1 (fr) * | 1999-08-23 | 2001-03-01 | Rohm Co., Ltd. | Dispositif semi-conducteur et son procede de fabrication |
| US7129110B1 (en) | 1999-08-23 | 2006-10-31 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
| FR2798223A1 (fr) * | 1999-09-02 | 2001-03-09 | Matsushita Electric Ind Co Ltd | Dispositif a semiconducteur et procede de fabrication de celui-ci |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2643392B2 (ja) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4343286B2 (ja) | 半導体装置の製造方法 | |
| JPH04129267A (ja) | 半導体基板およびその製造方法 | |
| TWI242242B (en) | Apparatus and method for fabricating semiconductor devices | |
| JPH0745485A (ja) | 接着半導体基板の製造方法 | |
| JPH02153527A (ja) | 半導体装置の製造方法 | |
| JP3646640B2 (ja) | シリコンウェーハのエッジ部保護方法 | |
| CN112713162A (zh) | 包含光学感应芯片的晶圆级封装结构的制作方法 | |
| JPS61280660A (ja) | 半導体装置の製造方法 | |
| JP3694904B2 (ja) | 半導体装置の製造方法 | |
| JP2004253678A (ja) | 半導体装置の製造方法 | |
| JP2001085456A (ja) | バンプ形成方法 | |
| JPS59117219A (ja) | 半導体装置の製造方法 | |
| JPH0265155A (ja) | 半導体装置の製造方法 | |
| JPH03244147A (ja) | 半導体装置 | |
| JPS642357A (en) | Manufacture of semiconductor device | |
| JPH02174233A (ja) | Ｉｃチップの金属突起形成方法 | |
| JPH0332214B2 (ja) | ||
| JPH05109679A (ja) | 半導体装置の製造方法 | |
| JP2003273052A (ja) | 裏面研削方法及び半導体装置の製造方法 | |
| JPS61232625A (ja) | 半導体装置の製造方法 | |
| KR20030060603A (ko) | 이미지센서칩의 백그라인드시 결함 감소 방법 | |
| JPH01225323A (ja) | 半導体装置の製造方法 | |
| JPS63276228A (ja) | 半導体装置の製造方法 | |
| JPS62171143A (ja) | 多層配線法 | |
| JPS59119747A (ja) | 半導体装置の製造方法 |