FR2798223A1 - Dispositif a semiconducteur et procede de fabrication de celui-ci - Google Patents

Dispositif a semiconducteur et procede de fabrication de celui-ci Download PDF

Info

Publication number
FR2798223A1
FR2798223A1 FR0011202A FR0011202A FR2798223A1 FR 2798223 A1 FR2798223 A1 FR 2798223A1 FR 0011202 A FR0011202 A FR 0011202A FR 0011202 A FR0011202 A FR 0011202A FR 2798223 A1 FR2798223 A1 FR 2798223A1
Authority
FR
France
Prior art keywords
semiconductor
semiconductor wafer
resin layer
thinning
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0011202A
Other languages
English (en)
Other versions
FR2798223B1 (fr
Inventor
Hiroshi Haji
Shoji Sakemi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of FR2798223A1 publication Critical patent/FR2798223A1/fr
Application granted granted Critical
Publication of FR2798223B1 publication Critical patent/FR2798223B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Le procédé de fabrication d'un dispositif à semiconducteur de la présente invention comprend les étapes consistant en un traitement de formation d'une couche de résine au cours duquel une face munie d'électrodes d'une tranche de semiconducteur comportant une pluralité d'éléments de semiconducteur formés sur celle-ci, est revêtue d'une couche de résine qui présente une fonction de protection de celle-ci, et un traitement d'amincissement de tranche au cours duquel la face arrière de la tranche de semiconducteur est polie. Le procédé de fabrication du dispositif à semiconducteur de la présente invention comprend en outre un traitement de formation d'une section conductrice sur les électrodes de la tranche de semiconducteur comportant une pluralité d'éléments de semiconducteur de telle sorte que la section conductrice parvienne jusqu'aux électrodes. Le procédé de fabrication du dispositif à semiconducteur de la présente invention comprend en outre encore un traitement de découpe de la tranche de semiconducteur comportant une pluralité d'éléments de semiconducteur le long des limites de chaque élément de semiconducteur. Dans le traitement d'amincissement, au moins un procédé parmi un procédé de polissage mécanique, un procédé d'attaque chimique et un procédé d'attaque au plasma est utilisé.

Description

DISPOSITIF A SEMICONDUCTEUR ET PROCEDE DE FABRICATION DE CELUI-CI Domaine de l'invention La présente invention se rapporte à des dispositifs à semiconducteur et à des procédés de fabrication de ceux-ci dans lesquels des électrodes destinées à une connexion extérieure sont disposées sur des éléments de semiconducteur comportant des sections conductrices formées sur ceux-ci.
Arrière-plan de l'invention Les dispositifs à semiconducteur qui sont montés sur des cartes de circuit de dispositifs électroniques sont fabriqués de telle sorte des broches ou des bosses métalliques de grilles de connexion sont reliées à des électrodes destinées à une connexion extérieure d'un élément de semiconducteur sur lequel un motif de circuit est réalisé, et ensuite, l'élément de semiconducteur entier est encapsulé par de la résine au cours d'un traitement d'encapsulation.
Avec la diminution récente de la taille des dispositifs électroniques, les dispositifs à semiconducteur sont devenus toujours plus petits. Une attention particulière a ' ' portée sur les efforts pour rendre les éléments de semiconducteur aussi minces que possible. Des tranches de semiconducteur usinées finement sont divisées en éléments, grâce à quoi chacun présente un élément semiconducteur monté sur celui-ci, envoyés individuellement vers un traitement d'encapsulation. Classiquement, avant le traitement d'amincissement, afin d'améliorer la résistance mécanique des tranches, les tranches sont fixées à une feuille protectrice sur laquelle adhésifs sensibles à la pression sont appliqués. Après ce traitement, l'adhésivité des adhésifs sensibles à la pression réduite, et ensuite, les tranches amincies sont retirées de la feuille protectrice. Les tranches de semiconducteur amincies sont, cependant, vulnérables à une force extérieure, elles peuvent donc aisément être endommagées durant le retrait de la feuille protectrice. Même lorsque la feuille protectrice est retirée sans provoquer d'endommagement, les éléments de semiconducteur tendent à souffrir de problèmes tels que fissures dues à la chaleur, générées par une contrainte thermique lorsqu'ils sont encapsulés par de la résine. Ainsi, il difficile de garantir la fiabilité du produit. Les feuilles protectrices utilisées dans le procédé classique sont des consommables et sont jetées après une seule utilisation. Ceci augmente les déchets. Ainsi, le procédé classique n'est pas souhaitable en terme de coût et de protection de l'environnement.
La présente invention a pour de réaliser des dispositifs à semiconducteur hautement fiables et des procédés de fabrication de ceux-ci.
Résumé de l'invention Le procédé de fabrication d'un dispositif à semiconducteur de la présente invention comprend les étapes consistant en une étape de formation de couche de résine durant laquelle une face munie d'électrodes d'une tranche de semiconducteur comportant une pluralité d'éléments de semiconducteur montés sur celle-ci est revêtue d'une couche de résine qui présente une fonction de protection de la surface, et une étape d'amincissement menée ultérieurement, pendant laquelle la face arrière de tranche de semiconducteur est amincie.
Le procédé de fabrication dispositif à semiconducteur de la présente invention comprend en outre un traitement de réalisation d'une section conductrice sur les électrodes de la tranche de semiconducteur munie d'une pluralité d'éléments de semiconducteur de telle sorte la section conductrice vienne en contact avec les électrodes.
Le procédé de fabrication dispositif à semiconducteur de la présente invention comprend encore en outre un traitement de découpe de la tranche de semiconducteur comportant une pluralité d'éléments de semiconducteur le long des limites de chaque élément de semiconducteur.
Durant le traitement d'amincissement, au moins un procédé sélectionné à partir d'un procédé d'amincissement mécanique, d'un procédé d'attaque chimique et d'un procédé d'attaque au plasma est utilisé.
Les dispositifs à semiconducteur de la présente invention sont fabriqués par le procédé de fabrication qui précède. Conformément à la présente invention, une face d'une tranche de semiconducteur sur laquelle des électrodes sont disposées, est revêtue d'une couche de résine ' protège la surface munie d'électrodes, et ensuite, la face arrière de la tranche de semiconducteur est amincie par usinage. En d'autres termes, la tranche de semiconducteur est renforcee par la couche de résine pendant qu'elle est amincie. De fait, les tranches de semiconducteur peuvent être amincies de façon uniforme. En outre, comme les feuilles protectrices ne sont pas utilisées, les tranches de semiconducteur sont exemptes de destruction ou d'endommagement provoqués classiquement pendant que les feuilles protectrices sont retirées. De la même manière, les tranches de semiconducteur ne souffrent pas d'endommagement lorsque les tranches sont découpées (divisees) après le traitement d'amincissement, puisqu'elles sont renforcées par la couche de résine.
Brève description des dessins La figure 1 représente un schéma de principe d'un procédé de fabrication d'un dispositif à semiconducteur conforme à un premier mode de réalisation préféré la présente invention.
La figure 2 représente un schéma de principe du procédé de fabrication du dispositif à semiconducteur conforme au premier mode de réalisation préféré de la presente invention.
La figure 3 représente un schéma de principe d'un procédé de fabrication d'un dispositif à semiconducteur conforme à un second mode de réalisation préféré la présente invention.
La figure 4 représente un schéma principe d'un procédé de fabrication du dispositif à semiconducteur conforme au second mode de réalisation préféré de la presente invention.
La figure 5 représente un schéma principe d'un procédé de fabrication d'un dispositif à semiconducteur conforme à un troisième mode de réalisation préfère de la présente invention.
La figure 6 représente un schéma de principe du procédé de fabrication du dispositif à semiconducteur conforme au troisième mode de réalisation préféré de la presente invention. Description des modes de réalisation préféres Premier mode de réalisation préféré Les figures 1 et 2 représentent des schémas de principe du procédé de fabrication du dispositif à semiconducteur premier mode réalisation préféré de la présente invention. Les figures 1 et 2 illustrent le procédé de fabrication du dispositif à semiconducteur dans l'ordre du traitement.
la figure 1(a), des électrodes 2 destinées à une connexion extérieure sont disposées sur la surface supérieure d'une tranche de semiconducteur 1 sur laquelle une pluralité d'éléments de semiconducteur sont formés. La tranche de semiconducteur 1 présente une épaisseur suffisante (environ 1 mm) pour résister à la contrainte thermique durant le traitement ultérieur de formation de la couche de résine.
Comme le représente la figure 1(b), une couche de résine 3 est formée sur la surface supérieure de la tranche de semiconducteur 1 où les électrodes sont formées. La couche de résine 3 non seulement protège la surface de la tranche de semiconducteur 1 mais fonctionne également comme une résine de protection (passivation) même après que les éléments de semiconducteur soient découpés de la tranche de semiconducteur 1 en tant que dispositifs à semiconducteur indépendants.
Ainsi, pour la couche de résine 3, des matériaux de résine supérieurs en ce qui concerne la fonction de protection en vue de protéger les éléments de semiconducteur sont sélectionnés. La fonct de protection représente ici une fonction en vue de protéger les matériaux fonctionnels composant les éléments de semiconducteur, en particulier les métaux qui composent les électrodes, tels que l'aluminium, le cuivre, le chrome et le titane d'une dissolution, d'une corrosion, et d'une érosion électrique. En d'autres termes, les matériaux de résine utilisés dans couche de résine 3 doivent présenter une résistance à l'humidité, une résistance à la migration adéquates, une résistance mécanique adéquate vis-à-vis d'une force extérieure ainsi des propriétés d'isolement électrique en tant que dispositif de protection. Les résines utilisées de façon générale en vue de produire des dispositifs à semiconducteur peuvent être utilisées. Pour obtenir des effets encore plus importants de la présente invention, les résines peuvent être mélangées avec des charges telles que de la silice, de l'alumine, de la zircone, des fibres de quartz, des fibres de verre et des fibres de résine afin d'améliorer la résistance mécanique. I1 est particulièrement efficace d'ajouter à la résine de fines particules inorganiques, capables d'absorber les impuretés ioniques à titre de protection des électrodes et d'empêchement de la migration. Un premier exemple de telles particules inorganiques est le produit "IXE" (nom commercial), fabrique par la Toa Gosei Chemical Industry Co., Ltd.
Quant aux procédés de formation de la couche de résine, un procédé de collage de film de résine ou un procédé d'enduction de résine peut être utilisé.
Dans le procédé d'enduction de film de résine, des matériaux de résine tels qu'une feuille de résine époxy ou de résine polyamide est enduite d'un adhésif sur une première surface et collée la tranche de semiconducteur 1. Ensuite, l'adhésif est polymérisé thermiquement pour lier étroitement le film de résine à la tranche de semiconducteur 1. Lorsque des adhésifs ne sont pas utilisés, une feuille de résine époxy à l'état B peut être collée et ensuite polymérisée thermiquement.
La fonction de la couche de résine 3 ne se limite à la fonction protectrice des dispositifs à semiconducteur. Elle présente également une fonction efficace même après que le dispositif à semiconducteur a été monté sur la carte de circuit. Comme cela est mentionné ultérieurement dans cette description, le dispositif à semiconducteur de la présente invention utilise des tranches de semiconducteur extrêmement fines. En général, les dispositifs à semiconducteur utilisant des tranches de semiconducteur fines sont sensibles aux contrâintes infligées durant et après le montage sur une carte de circuit, dans certains cas, subissent des ruptures de connexions entre la carte circuit et les électrodes. Comme la couche de résine 3 amortit les contraintes, une connexion très stable et fiable peut être obtenue alors que le dispositif de semiconducteur de la présente invention utilise une tranche de semiconducteur extrêmement fine.
Dans le procédé d'enduction de résine, de la résine liquide est enduite à une épaisseur prédéterminée sur la face d'une tranche de semiconducteur 1, où des électrodes sont disposées, et polymérisée. Dans ce cas, à part le procédé de polymérisation à chaud, un procédé de polymérisation par rayonnement, un procédé de polymérisation par faisceau d'électrons ou d'autres procédés peuvent être utilisés.
La tranche de semiconducteur 1 enduite de la couche de résine 3 envoyée vers un traitement d'amincissement. Dans ce traitement comme le représente la figure 1(c), la face arrière de la tranche de semiconducteur 1, à savoir, la face sans la couche de résine 3, est polie et amincie par polissage mécanique jusqu'à moins de 300 Mm, de préférence environ 100 Mm. Durant ce procédé de issage, comme la tranche de semiconducteur 1 est renforcée la couche de résine 3, un endommagement ou une destruction la tranche de semiconducteur 1 provoqués durant le polissage peuvent être empêchés. En outre, comme la tranche de semiconducteur est renforcée par la couche de résine 3, la tranche de semiconducteur 1 peut être rendue aussi finë que moins de 50 Pour ce procédé d'amincissement, à part le procédé de polissage mécanique, un procédé d'attaque au plasma et un procédé d'attaque chimique utilisant des produits chimiques peuvent être utilisés pour attaquer et éliminer la couche de surface l'arrière de la tranche de semiconducteur 1. Dans le but d'attaquer chimiquement de façon précise, une tournette de dépôt utilisée de façon efficace.
En outre, la face arrière de la tranche de semiconducteur 1 polie par le procédé de polissage mécanique, peut etre ensuite traitée par le procédé d'attaque au plasma. Le traitement d'attaque au plasma peut éliminer la couche présentant des micro-fissures sur la face arrière de la tranche de semiconducteur 1, et améliorer la résistance de tranche de semiconducteur 1.
Au cours du procédé d'attaque au plasma, des dérivés du fluor ou du chlore sont utilisés en tant que gaz d'attaque. Au cours de l'attaque chimique de la tranche de icium, une solution mélangée d'acide fluorhydrique et d'acide nitrique peut être utilisée.
En outre, la face arrière de la tranche de semiconducteur 1 polie par procédé de polissage mécanique peut etre ensuite traitée par le procédé d'attaque au plasma ou par le procédé d'attaque chimique. Le traitement d'attaque au plasma ou d'attaque chimique peut éliminer la couche présentant des micro-fissures sur la face arrière de la tranche de semiconducteur 1, et améliorer la résistance mécanique de la tranche de semiconducteur 1.
Comme le représente la figure 2(a), des trous borgnes sont formés sur la couche de résine 3 grâce à un laser. En faisant rayonner une lumière laser sur les positions correspondant aux électrodes 2, des trous borgnes 4 qui atteignent la surface des electrodes 2 sont formés sur la couche de résine . Les lasers utilisables comprennent un laser au dioxyde de carbone, un laser des lasers à excimère. Le laser au dioxyde carbone est capable de faire des trous uniquement sur la couche de résine sans affecter les électrodes tandis que les lasers à excimère sont avantageux en terme de formation de trous fins.
Ensuite, comme le présente la figure 2(b), trous borgnes sont remplis d'une pâte à souder 5, une pâte conductrice.
Sur la pâte à souder 5 qui remplit les trous borgnes 4, des boules de soudure 6 sont alors montées comme représenté sur la figure 2(c). Après cette étape, la tranche de semiconducteur 1 chauffée par un procédé de refusion afin de faire fondre la pâte à souder 5 et les boules de soudure 6. Après la soudure fondue se soit solidifiée, des bosses de soudure faisant saillie 6' reliées aux électrodes sont formées sur la couche de résine 3. Après formation des bosses de soudure, tranche de semiconducteur 1 est envoyée vers un traitement de découpe où elle est découpée le long des limites de chaque élément de semiconducteur l' qui compose la tranche de semiconducteur 1, pour terminer un dispositif à semiconducteur 7. Le dispositif à semiconducteur 7 fabriqué de la manière décrite ci-dessus comporte une face munie d'électrodes protégées par la couche de résine 3.
Par comparaison à des dispositifs à semiconducteur similaires fabriqués par un procédé classique, le dispositif à semiconducteur 7 fabriqué par le procédé de ce mode de réalisation présente des propriétés supérieures décrites ci- dessous.
(1) Comme la tranche de semiconducteur est polie et amincie après que sa surface munie d'électrodes a été protégée par une couche de résine 3, la tranche de semiconducteur 1 est renforcée plus fermement par comparaison au procédé classique au cours duquel des feuilles protectrices sont utilisées. Ainsi, la tranche de semiconducteur 1 peut être polie de façon encore plus mince que par le procédé de fabrication classique, sans causer un endommagement quelconque.
(2) Le processus d'enlèvement des feuilles protectrices après le traitement d'amincissement requis dans les procédés classiques n est plus nécessaire, de ce fait, la tranche de semiconducteur 1 est dépourvue d'endommagement provoqué la force externe appliquée durant l'enlèvement de la feuille protectrice même que durant la découpe. De ce fait un dispositif à semiconducteur présentant une fiabilité superieure peut être obtenu. En outre, comme les feuilles protectrices consommables ne sont pas utilisées, les problèmes de traitement des déchets provoqués par la mise au rebut des feuilles protectrices après utilisation n'existent pas.
Second mode de réalisation préféré Les figures 3 et 4 représentent des schémas de principe du procédé de fabrication du dispositif à semiconducteur du second mode de réalisation préféré de la présente invention. Les figures 3 et 4 illustrent le procédé de fabrication du semiconducteur dans l'ordre du traitement.
Sur la figure 3(a), de façon similaire à la tranche de semiconducteur du premier mode de réalisation préfère, une pluralité d'éléments de semiconducteur sont disposés une tranche de semiconducteur 11. Sur le dessus de la tranche de semiconducteur 11 se trouvent des électrodes 12 destinées une connexion extérieure. Comme le représente la figure 3(b) une section conductrice 13 est formée sur les électrodes 12 en vue d'une connexion extérieure. La section conductrice 13 est formée, par exemple, en stratifiant des couches de placage métallique sur la face du dessus des électrodes 12. La tranche de semiconducteur 11 présentant la section conductrice 13 formée sur celle-ci est protégée par une résine d'une façon similaire à celle du premier mode de réalisation préféré. Dans ce mode de réalisation, sur la surface de la tranche de semiconducteur 11 où les électrodes 12 et les sections conductrices 13 sont formées, une couche de résine 14 présentant une fonction protectrice est formée. Pour la couche de résine 14, des matériaux similaires à la couche de résine 3 du premier mode de réalisation préféré sont utilisés. tranche de semiconducteur 11 revêtue de la couche de résine 14 est envoyée vers un traitement d'amincissement. Au cours ce traitement, comme le représente la figure 4(a), la face arrière de la tranche de semiconducteur 11 est polie et amincie au cours d'un traitement de polissage d'une façon similaire au premier mode de réalisation préféré. Au cours de ce procédé de polissage, comme la tranche de semiconducteur 11 est renforcée par la couche de résine 14, un endommagement ou une destruction de la tranche de semiconducteur 11 provoqués durant le issage peuvent être empêchés.
Pour ce traitement d'amincissement, à part le procédé de polissage mécanique, un procédé d'attaque au plasma ou un proce ' d'attaque chimique peuvent être utilisés pour éliminer la couche de surface sur la face arrière de la tranche de semiconducteur 11. En outre, la face arrière de la tranche de semiconducteur 11 polie par le procédé de polissage mécanique peut etre ensuite traitée par le procédé d'attaque au plasma.
la section conductrice 13, des boules de soudure 15 sont montées comme représenté sur la figure 4(b). Après cette étape, la tranche de semiconducteur 11 est envoyée vers un traitement de refusion et chauffée au cours de ce traitement en vue de faire fondre les boules de soudure 15 et les relier à la section conductrice 13. Lorsque la soudure fondue est solidifiée, des bosses de soudure faisant saillie 15' (représentées sur la figure 4(c)) sont formées sur la couche de résine 14.
Après formation des bosses de soudure, tranche de semiconducteur 11 est découpée en éléments le long des limites de chaque élément de semiconducteur 11' afin terminer un semiconducteur 16 dans lequel la couche de résine 14 protège la face où les électrodes destinées à une connexion extérieure sont disposées. Le dispositif à semiconducteur 16 présente des propriétés supérieures similaires à celles dispositif à semiconducteur 7 du premier mode de réalisation préféré.
Dans le second mode de réalisation préféré, la section conductrice 13 est formée par plaquage, cependant, elle peut être formée grâce à des bosses à fils réalisées par soudure de fils ou à des bosses à boules réalisées en raccordant des boules métalliques. Les bosses à fils et les bosses à boules sont avantageuses par rapport au plaquage en terme de coût de réalisation de la section conductrice 13. Troisième mode de réalisation préféré Les figures 5 et 6 représentent des schémas de principe du procédé fabrication du dispositif à semiconducteur du second mode de réalisation préféré de la présente invention. Les figures et 6 illustrent le procédé de fabrication du semiconducteur dans l'ordre du traitement.
Sur figure 5(a), des électrodes 22 destinées à une connexion extérieure sont disposées sur la surface supérieure d'une tranche de semiconducteur 21 où une pluralité d'éléments de semiconducteur sont formés d'une façon similaire à la tranche de semiconducteur du premier mode de réalisation préféré. Une feuille protectrice 23 est collée sur la surface inférieure de la tranche semiconducteur 21. La feuille protectrice 23 est préparée de telle sorte qu'une couche adhésive sensible @à la pression est enduite sur un film de.résine 23a. Lorsqu'elle est collée sur la tranche de semiconducteur 21, la feuille protectrice 23 renforce celle-ci.
La tranche de semiconducteur 21 est envoyée vers un traitement de découpe tout en étant renforcée par la feuille protectrice 23, et découpée le long des limites de chaque élément de semiconducteur 21' comme représenté sur figure 5(b). Il résulte de cette étape que la tranche de semiconducteur 21 devient telle que chacun des éléments de semiconducteur 21' est relie par la feuille protectrice 23.
Dans cet état, une couche de résine 24 est formee sur la surface la tranche de semiconducteurs reliés 21' (appelée ci-après, tranche de semiconducteurs reliés) où les electrodes sont disposées comme représenté sur la figure 5(c). Comme ceci est le cas avec les couches de résine 3 et 14 respectivement des premier et second modes de réalisation préférés, la couche de résine 24 présente une fonction de protection de surface munie d'electrodes.
Ensuite, la couche protectrice 23 est enlevée de tranche de semiconducteurs reliés sur laquelle la couche de resine 24 est formée. Avec cette étape, la face de la tranche de semiconducteurs reliés où les électrodes sont disposees, est protégée avec la couche de résine 24 comme représenté sur la figure . La tranche de semiconducteurs reliés est envoyée vers un traitement d'amincissement dans cet état, et la face arrière chaque élément de semiconducteur 21' est polie et amincie par un traitement de polissage mécanique. Durant ce traitement de polissage, comme les éléments de semiconducteur 21' sont renforcés par la couche de résine 24, un endommagement ou une destruction provoqués par la contrainte durant le polissage peuvent être empêchés. Pour ce traitement d'amincissement, de façon similaire au premier mode de réalisation préféré, le procédé d'attaque au plasma ou procédé d'attaque chimique peuvent être utilisés pour éliminer couche de surface sur l'arrière de la tranche semiconducteurs 21, plutôt que le procédé de polissage mécanique. En outre, la face arrière de la tranche semiconducteurs 21 polie par le procédé de polissage mécanique peut être traitée ultérieurement par le procédé d'attaque au plasma.
La tranche de semiconducteurs reliés est ensuite envoyée vers un traitement de formation de trous borgnes. De façon similaire au premier mode de réalisation préféré, au cours de ce traitement, des trous borgnes 25 qui atteignent la surface électrodes 22 sont formés sur la couche de résine 24 au niveau de positions correspondant aux électrodes 22, comme représente sur la figure 6(a). Ensuite, comme le représente la figure 6(b) les trous borgnes 25 sont remplis d'une pâte à souder 26. Sur pate à souder 26, des boules de soudure 27 sont disposées comme représenté sur la figure 6(c). Après cette étape, la tranche semiconducteurs reliés est chauffée au cours d'un traitement de refusion, la pâte à soudure 26 et les boules de soudure 27 sont fondues et des bosses de soudure faisant saillie 27', qui sont reliées aux électrodes 22, sont formées sur la couche de résine Après la formation des bosses de soudure, la tranche semiconducteurs reliés est envoyée vers un traitement de découpe où la couche de résine 24 est découpée le long des limites chaque élément de semiconducteur 21' comme représenté sur la figure 6(d) afin de terminer le dispositif de semiconducteur 28 sur lequel la surface munie d'électrodes destinées à une connexion extérieure est protégée par la couche de résine 24. La tranche de semiconducteurs 28 bénéficie également de propriétés supérieures similaires à celles du dispositif de semiconducteur 7 du premier mode de réalisation préféré. Comme décrit dans les premier, second et troisième modes réalisation préférés, conformément à la présente invention après que la couche de résine présentant une fonction protectrice est formée sur la surface de la tranche semiconducteur où des électrodes sont disposées, la face arrière de la tranche de semiconducteur est polie et amincie. Ce procède présente les effets suivants.
(1) Des éléments de semiconducteur uniformes et minces peuvent être obtenus car la tranche de semiconducteur renforcee de façon adéquate durant le traitement d'amincissement.
(2 Comme les feuilles protectrices n'ont pas besoin d'être retirées après le traitement d'amincissement, une destruction la tranche de semiconducteur ou un endommagement associés ne se produisent pas.
(3 Comme des feuilles protectrices jetables ne sont nécessaires, non seulement le coût de fabrication peut être réduit mais, également, aucun déchet n'étant généré, contrainte appliquée à l'environnement peut être éliminée.
Conformément à la présente invention, des dispositifs a semiconducteur fiables peuvent être fabriqués sainement pour l'environnement à faible coût.

Claims (7)

REVENDICATIONS
1. Procédé de fabrication d'un dispositif à semiconducteur comprenant les étapes consistant à former une couche de résine présentant une fonction de protection sur une face munie d'électrodes d'une tranche de semiconducteur qui comporte une pluralité d'éléments de semiconducteur montés sur celle-ci, et polir et amincir la face arrière de la tranche de semiconducteur après le traitement de formation de couche de résine.
2. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 1, comprenant en outre étape consistant à former une section conductrice sur les électrodes de la tranche de semiconducteur.
3. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 2, dans lequel la section conductrice est formée par un procédé parmi un procédé de plaquage, un procédé de soudure de fils et un procédé consistant à raccorder des boules métalliques.
4. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 1 ou la revendication 2, comprenant en outre une étape consistant à découper la tranche de semiconducteur le long de limites des éléments de semiconducteur.
5. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 1, la revendication 2 ou la revendication 4, dans lequel le traitement d'amincissement est exécuté par au moins un proce parmi un procédé de polissage mécanique, une attaque chimique et une attaque au plasma.
6. Dispositif à semiconducteur dans lequel une couche de résine est formée sur une face munie d'électrodes d'une tranche de semiconducteur comportant des éléments de semiconducteur, et l'épaisseur de la tranche de semiconducteur n'est pas supérieure à 300 jim.
7. Dispositif à semiconducteur selon la revendication 6, dans lequel la couche de résine comprend au moins un élément parmi la silice, l'alumine, la zircone, de la fibre de quartz, de la fibre de verre, de la fibre de résine et des particules inorganiques, capables d'absorber des impuretés ioniques.
FR0011202A 1999-09-02 2000-09-01 Dispositif a semiconducteur et procede de fabrication de celui-ci Expired - Fee Related FR2798223B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24836099 1999-09-02

Publications (2)

Publication Number Publication Date
FR2798223A1 true FR2798223A1 (fr) 2001-03-09
FR2798223B1 FR2798223B1 (fr) 2005-04-08

Family

ID=17176951

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0011202A Expired - Fee Related FR2798223B1 (fr) 1999-09-02 2000-09-01 Dispositif a semiconducteur et procede de fabrication de celui-ci

Country Status (4)

Country Link
US (2) US6350664B1 (fr)
DE (1) DE10043172A1 (fr)
FR (1) FR2798223B1 (fr)
GB (1) GB2359191B (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2828009A1 (fr) * 2001-07-25 2003-01-31 Novatec Methode de realisation de bossages presentant des performances thermomecaniques ameliorees
FR2830122A1 (fr) * 2001-09-27 2003-03-28 St Microelectronics Sa Procede d'amincissement d'une plaquette de silicium

Families Citing this family (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6352881B1 (en) 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
FR2828334A1 (fr) * 2001-08-03 2003-02-07 Schlumberger Systems & Service Procede pour rendre connectable electriquement et mecaniquement un dispositif electrique ayant une face munie de plots de contacts
DE10139056B4 (de) * 2001-08-08 2005-04-21 Infineon Technologies Ag Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements
US6759311B2 (en) * 2001-10-31 2004-07-06 Formfactor, Inc. Fan out of interconnect elements attached to semiconductor wafer
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
JP4100936B2 (ja) * 2002-03-01 2008-06-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US9691635B1 (en) * 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
MXPA04011698A (es) 2002-05-31 2005-07-14 Mattel Inc Munecas flexibles y figuras de accion colocables.
US7423337B1 (en) 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
JP2004152982A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 電子部品実装済部品の製造方法、及び該電子部品実装済部品を備えた電子部品実装済完成品の製造方法、並びに電子部品実装済完成品
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
US7301222B1 (en) 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
JP4544876B2 (ja) * 2003-02-25 2010-09-15 三洋電機株式会社 半導体装置の製造方法
US7232766B2 (en) * 2003-03-14 2007-06-19 Lam Research Corporation System and method for surface reduction, passivation, corrosion prevention and activation of copper surface
US7078344B2 (en) * 2003-03-14 2006-07-18 Lam Research Corporation Stress free etch processing in combination with a dynamic liquid meniscus
US7009281B2 (en) * 2003-03-14 2006-03-07 Lam Corporation Small volume process chamber with hot inner surfaces
US7140374B2 (en) * 2003-03-14 2006-11-28 Lam Research Corporation System, method and apparatus for self-cleaning dry etch
US7217649B2 (en) * 2003-03-14 2007-05-15 Lam Research Corporation System and method for stress free conductor removal
US6939796B2 (en) * 2003-03-14 2005-09-06 Lam Research Corporation System, method and apparatus for improved global dual-damascene planarization
JP4170839B2 (ja) * 2003-07-11 2008-10-22 日東電工株式会社 積層シート
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
JP2005064362A (ja) * 2003-08-19 2005-03-10 Nec Electronics Corp 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
DE102004050027B4 (de) * 2003-10-15 2008-02-21 Qimonda Ag Verfahren zum Herstellen eines Wafer Level Packages
TWI259564B (en) * 2003-10-15 2006-08-01 Infineon Technologies Ag Wafer level packages for chips with sawn edge protection
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
KR100510556B1 (ko) * 2003-11-11 2005-08-26 삼성전자주식회사 초박형 반도체 패키지 및 그 제조방법
JP2005191508A (ja) * 2003-12-05 2005-07-14 Rohm Co Ltd 半導体装置およびその製造方法
US20050191936A1 (en) * 2004-01-07 2005-09-01 Marine Jon C. Doll
US9039401B2 (en) 2006-02-27 2015-05-26 Microcontinuum, Inc. Formation of pattern replicating tools
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US7282375B1 (en) 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
US7141487B2 (en) * 2004-07-01 2006-11-28 Agency For Science Technology And Research Method for ultra thinning bumped wafers for flip chip
US7354649B2 (en) 2004-08-20 2008-04-08 Semitool, Inc. Semiconductor workpiece
US7193295B2 (en) * 2004-08-20 2007-03-20 Semitool, Inc. Process and apparatus for thinning a semiconductor workpiece
US7288489B2 (en) * 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
US20060040111A1 (en) * 2004-08-20 2006-02-23 Dolechek Kert L Process chamber and system for thinning a semiconductor workpiece
US20060046499A1 (en) * 2004-08-20 2006-03-02 Dolechek Kert L Apparatus for use in thinning a semiconductor workpiece
US7410813B1 (en) * 2004-09-23 2008-08-12 National Semiconductor Corporation Method of parallel lapping a semiconductor die
JP4880218B2 (ja) * 2004-12-22 2012-02-22 三洋電機株式会社 回路装置
TWI284949B (en) * 2005-09-09 2007-08-01 Chipmos Technologies Inc Bumped structure and its forming method
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US20070149001A1 (en) * 2005-12-22 2007-06-28 Uka Harshad K Flexible circuit
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7434310B2 (en) * 2006-06-05 2008-10-14 Motorola, Inc. Process to reform a plastic packaged integrated circuit die
US7829380B2 (en) * 2006-10-31 2010-11-09 Qimonda Ag Solder pillar bumping and a method of making the same
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US8940117B2 (en) 2007-02-27 2015-01-27 Microcontinuum, Inc. Methods and systems for forming flexible multilayer structures
WO2009064888A1 (fr) * 2007-11-13 2009-05-22 Microcontinuum, Inc. Procédés et systèmes pour former des structures multicouches flexibles
JP5111620B2 (ja) * 2008-01-24 2013-01-09 ブルーワー サイエンス アイ エヌ シー． デバイスウェーハーをキャリヤー基板に逆に装着する方法
US7973417B2 (en) * 2008-04-18 2011-07-05 Qimonda Ag Integrated circuit and method of fabricating the same
US8673163B2 (en) * 2008-06-27 2014-03-18 Apple Inc. Method for fabricating thin sheets of glass
US7810355B2 (en) 2008-06-30 2010-10-12 Apple Inc. Full perimeter chemical strengthening of substrates
JP5281346B2 (ja) * 2008-09-18 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US7918019B2 (en) * 2009-01-09 2011-04-05 Apple Inc. Method for fabricating thin touch sensor panels
US9063605B2 (en) 2009-01-09 2015-06-23 Apple Inc. Thin glass processing using a carrier
US8820728B2 (en) * 2009-02-02 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer carrier
CN102388003B (zh) 2009-03-02 2014-11-19 苹果公司 用于强化用于便携式电子设备的玻璃盖的技术
US20110019354A1 (en) * 2009-03-02 2011-01-27 Christopher Prest Techniques for Strengthening Glass Covers for Portable Electronic Devices
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) * 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9778685B2 (en) 2011-05-04 2017-10-03 Apple Inc. Housing for portable electronic device with reduced border region
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US9213451B2 (en) 2010-06-04 2015-12-15 Apple Inc. Thin glass for touch panel sensors and methods therefor
US8852391B2 (en) 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
US10189743B2 (en) 2010-08-18 2019-01-29 Apple Inc. Enhanced strengthening of glass
US8824140B2 (en) 2010-09-17 2014-09-02 Apple Inc. Glass enclosure
JP2012069747A (ja) * 2010-09-24 2012-04-05 Teramikros Inc 半導体装置およびその製造方法
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8950215B2 (en) 2010-10-06 2015-02-10 Apple Inc. Non-contact polishing techniques for reducing roughness on glass surfaces
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US20120112336A1 (en) * 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8845912B2 (en) 2010-11-22 2014-09-30 Microcontinuum, Inc. Tools and methods for forming semi-transparent patterning masks
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
US10781135B2 (en) 2011-03-16 2020-09-22 Apple Inc. Strengthening variable thickness glass
US9725359B2 (en) 2011-03-16 2017-08-08 Apple Inc. Electronic device having selectively strengthened glass
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US9128666B2 (en) 2011-05-04 2015-09-08 Apple Inc. Housing for portable electronic device with reduced border region
JP5621712B2 (ja) * 2011-06-06 2014-11-12 株式会社デンソー 半導体チップ
KR101175909B1 (ko) * 2011-07-27 2012-08-22 삼성전기주식회사 인쇄회로기판의 표면처리 방법 및 인쇄회로기판
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US9944554B2 (en) 2011-09-15 2018-04-17 Apple Inc. Perforated mother sheet for partial edge chemical strengthening and method therefor
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9516149B2 (en) 2011-09-29 2016-12-06 Apple Inc. Multi-layer transparent structures for electronic device housings
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US10144669B2 (en) 2011-11-21 2018-12-04 Apple Inc. Self-optimizing chemical strengthening bath for glass
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US10133156B2 (en) 2012-01-10 2018-11-20 Apple Inc. Fused opaque and clear glass for camera or display window
US8773848B2 (en) 2012-01-25 2014-07-08 Apple Inc. Fused glass device housings
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9946302B2 (en) 2012-09-19 2018-04-17 Apple Inc. Exposed glass article with inner recessed area for portable electronic device housing
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US9202753B2 (en) * 2013-01-30 2015-12-01 Infineon Technologies Ag Semiconductor devices and methods of producing these
US9000587B1 (en) * 2013-03-12 2015-04-07 Maxim Integrated Products, Inc. Wafer-level thin chip integration
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9589797B2 (en) 2013-05-17 2017-03-07 Microcontinuum, Inc. Tools and methods for producing nanoantenna electronic devices
US9459661B2 (en) 2013-06-19 2016-10-04 Apple Inc. Camouflaged openings in electronic device housings
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9886062B2 (en) 2014-02-28 2018-02-06 Apple Inc. Exposed glass article with enhanced stiffness for portable electronic device housing
IT201600084419A1 (it) * 2016-08-10 2018-02-10 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore, dispositivo e circuito corrispondenti
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN110301041B (zh) * 2017-02-17 2023-07-04 株式会社村田制作所 电路模块以及电路模块的制造方法
CN110394910A (zh) * 2019-07-23 2019-11-01 芯盟科技有限公司 晶圆减薄方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119658A (ja) * 1982-01-11 1983-07-16 Toshiba Corp 半導体封止用樹脂の製造方法
JPH02153527A (ja) * 1988-12-05 1990-06-13 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4043027A (en) * 1963-12-16 1977-08-23 Texas Instruments Incorporated Process for encapsulating electronic components in plastic
JPS5055278A (fr) * 1973-09-12 1975-05-15
KR970000416B1 (ko) * 1985-05-31 1997-01-09 사이언티픽 이매징 테크놀로지시 이코포레이티드 규소웨이퍼 보강재 및 보강방법
JPS61283130A (ja) * 1985-06-07 1986-12-13 Nec Corp 半導体ウエ−ハの処理方法
US4891334A (en) * 1987-11-10 1990-01-02 Nippon Zeon Co., Ltd. Process for production of electronic devices utilizing novolak resin as protective material
JP3128878B2 (ja) * 1991-08-23 2001-01-29 ソニー株式会社 半導体装置
US5324687A (en) * 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
KR100193556B1 (ko) * 1993-08-31 1999-06-15 이형도 편향요크
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
EP1213754A3 (fr) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Méthode de fabrication d'un boítier semi-conducteur et boítier semi-conducteur
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JPH07280462A (ja) * 1994-04-11 1995-10-27 Shin Etsu Chem Co Ltd 均熱セラミックスヒーター
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
JP3197788B2 (ja) 1995-05-18 2001-08-13 株式会社日立製作所 半導体装置の製造方法
US6130116A (en) * 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
KR100209760B1 (ko) * 1996-12-19 1999-07-15 구본준 반도체 패키지 및 이의 제조방법
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
TW353202B (en) * 1997-02-28 1999-02-21 Hewlett Packard Co Scribe and break of hard-to-scribe materials
JPH10335567A (ja) * 1997-05-30 1998-12-18 Mitsubishi Electric Corp 半導体集積回路装置
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
FR2770685B1 (fr) * 1997-10-31 2000-01-14 Sgs Thomson Microelectronics Procede d'amincissement d'une plaquette de semiconducteur
JP3849277B2 (ja) * 1998-01-26 2006-11-22 ソニー株式会社 半導体装置
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
JP2000036552A (ja) * 1998-07-17 2000-02-02 Fujitsu Ltd 半導体装置、及び半導体装置で用いる封止材中の金属分の分取方法
JP3877454B2 (ja) * 1998-11-27 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP2000273196A (ja) * 1999-03-24 2000-10-03 Polymatech Co Ltd 熱伝導性樹脂基板および半導体パッケージ
TW412851B (en) * 1999-05-31 2000-11-21 Siliconware Precision Industries Co Ltd Method for manufacturing BGA package having encapsulation for encapsulating a die
WO2001015223A1 (fr) * 1999-08-23 2001-03-01 Rohm Co., Ltd. Dispositif semi-conducteur et son procede de fabrication
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US20020041009A1 (en) * 2000-07-05 2002-04-11 Matsushita Electric Industrial Co., Ltd Transmission line assembly chip and a manufacturing method thereof in a multi-chip module
US6507114B2 (en) * 2001-01-30 2003-01-14 Micron Technology, Inc. BOC semiconductor package including a semiconductor die and a substrate bonded circuit side down to the die

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119658A (ja) * 1982-01-11 1983-07-16 Toshiba Corp 半導体封止用樹脂の製造方法
JPH02153527A (ja) * 1988-12-05 1990-06-13 Fujitsu Ltd 半導体装置の製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DATABASE WPI Section Ch Week 198334, Derwent World Patents Index; Class A21, AN 1983-744182, XP002233047 *
PATENT ABSTRACTS OF JAPAN vol. 007, no. 229 (E - 203) 12 October 1983 (1983-10-12) *
PATENT ABSTRACTS OF JAPAN vol. 014, no. 408 (E - 0972) 4 September 1990 (1990-09-04) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2828009A1 (fr) * 2001-07-25 2003-01-31 Novatec Methode de realisation de bossages presentant des performances thermomecaniques ameliorees
FR2830122A1 (fr) * 2001-09-27 2003-03-28 St Microelectronics Sa Procede d'amincissement d'une plaquette de silicium
WO2003028077A1 (fr) * 2001-09-27 2003-04-03 Stmicroelectronics Sa Procede d'amincissement d'une plaquette de silicium

Also Published As

Publication number Publication date
US6350664B1 (en) 2002-02-26
US20020061642A1 (en) 2002-05-23
FR2798223B1 (fr) 2005-04-08
GB0021430D0 (en) 2000-10-18
GB2359191A (en) 2001-08-15
GB2359191B (en) 2003-06-04
US6683379B2 (en) 2004-01-27
DE10043172A1 (de) 2001-05-31

Similar Documents

Publication Publication Date Title
FR2798223A1 (fr) Dispositif a semiconducteur et procede de fabrication de celui-ci
JP4766831B2 (ja) 電子部品の製造方法
US6784554B2 (en) Semiconductor device and manufacturing method thereof
JP2001144126A (ja) 半導体装置の製造方法および半導体装置
US8570763B2 (en) Method of forming hole for interlayer connection conductor, method of producing resin substrate and component-incorporated substrate, and resin substrate and component-incorporated substrate
JP2006210756A (ja) 電子装置及びその製造方法
KR20140001218A (ko) 적층체, 및 그 적층체의 분리 방법
JP2008277733A (ja) 半導体装置
US20090161328A1 (en) Electronic components mounting adhesive, manufacturing method of an electronic components mounting adhesive, electronic components mounted structure, and manufacturing method of an electronic components mounted structure
WO2014147355A1 (fr) Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP5185895B2 (ja) 光電変換サブマウント基板及びその製造方法
JP2001024085A (ja) 半導体装置
JP2001144123A (ja) 半導体装置の製造方法および半導体装置
JP5357784B2 (ja) 半導体装置及びその製造方法
WO2012032840A1 (fr) Procédé de montage en surface d'un composant électronique, ainsi que substrat portant un composant électronique monté
JP2009009994A (ja) 半導体装置およびその製造方法
US20230225215A1 (en) Acoustic wave device
WO2014024796A1 (fr) Dispositif à semi-conducteurs et procédé de fabrication de celui-ci
EP2368262B1 (fr) Procede de fabrication collective de modules electroniques pour montage en surface
JP6068642B2 (ja) シリコンターゲット構造体の製造方法およびシリコンターゲット構造体
EP2684434B1 (fr) Procédé d'interconnexion par retournement d'un composant électronique
JP2009130271A (ja) 半導体装置とその製造方法
EP1192592A1 (fr) Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support
WO2002078088A1 (fr) Assemblage de composants d'epaisseurs diverses

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20090529