FR2830122A1 - Procede d'amincissement d'une plaquette de silicium - Google Patents

Procede d'amincissement d'une plaquette de silicium Download PDF

Info

Publication number
FR2830122A1
FR2830122A1 FR0112439A FR0112439A FR2830122A1 FR 2830122 A1 FR2830122 A1 FR 2830122A1 FR 0112439 A FR0112439 A FR 0112439A FR 0112439 A FR0112439 A FR 0112439A FR 2830122 A1 FR2830122 A1 FR 2830122A1
Authority
FR
France
Prior art keywords
etching
wafer
chemical etching
thinning
potash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0112439A
Other languages
English (en)
Other versions
FR2830122B1 (fr
Inventor
Christian Corriol
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0112439A priority Critical patent/FR2830122B1/fr
Priority to PCT/FR2002/003257 priority patent/WO2003028077A1/fr
Publication of FR2830122A1 publication Critical patent/FR2830122A1/fr
Application granted granted Critical
Publication of FR2830122B1 publication Critical patent/FR2830122B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

L'invention se rapporte à un procédé pour amincir une plaquette de silicium par gravure de sa face arrière.Le procédé consiste à réaliser une première gravure partielle, par polissage mécanique, suivie d'une gravure chimique dans une ou plusieurs solutions, de préférence de potasse.L'invention porte également sur un circuit intégré formé sur une plaquette amincie selon le procédé, ainsi que sur des cartes à puce comprenant un tel circuit intégré.

Description

<Desc/Clms Page number 1>
Figure img00010001
016214. FR 01 RO 022-CORRIOL Christian
PROCEDE D'AMINCISSEMENT D'UNE PLAQUETTE DE SILICIUM
La présente invention se rapporte à un procédé d'amincissement d'une plaquette de silicium, à un circuit intégré réalisé sur une telle plaquette, et à une carte à puce intégrant un tel circuit.
L'amincissement d'une plaquette de silicium (encore appelée wafer en anglais) est réalisé jusqu'ici par polissage mécanique de la face arrière de cette plaquette, généralement après réalisation de circuits intégrés sur la face avant. L'objectif de cet amincissement est de pouvoir mettre les circuits intégrés dans des boîtiers de faible épaisseur. Ledit amincissement trouve par exemple une application dans le domaine des cartes à puce, qui doivent présenter une certaine flexibilité, cette flexibilité étant d'autant moins importante que les circuits intégrés utilisés dans ces cartes présentent des épaisseurs importantes.
Une telle méthode d'amincissement mécanique est certes rapide pour obtenir le résultat final souhaité, mais entraîne l'apparition de microfissures sur la plaquette, du fait de l'importance du stress mécanique subi par celle-ci.
En outre, l'amincissement de la plaquette effectué par voie mécanique aboutit à une uniformité de mauvaise qualité de la face arrière traitée et ceci d'autant plus que la plaquette présente un diamètre important.
Enfin, l'utilisation d'un amincissement de nature mécanique provoque un pourcentage élevé de casse des
<Desc/Clms Page number 2>
plaquettes, du fait de l'importance des contraintes appliquées sur la face arrière des plaquettes.
Aussi, il subsiste le besoin de disposer d'un procédé d'amincissement d'une plaquette, de mise en oeuvre simple, d'exécution suffisamment rapide, et n'entraînant pas les inconvénients mentionnés précédemment, dans le but de disposer de circuits de faible épaisseur.
L'invention a pour objet un procédé pour amincir une plaquette de silicium par gravure de sa face arrière, consistant à réaliser une première gravure partielle par polissage mécanique suivie d'une gravure chimique.
De préférence, la gravure chimique est réalisée dans une solution de potasse ou plusieurs solutions de potasse prises successivement.
Selon un mode de réalisation, la ou les solutions de potasse comprennent de l'éthylèneglycol, et de préférence le rapport volumique potasse/éthylèneglycol est de l'ordre de 10/1.
Selon l'invention, la gravure chimique est effectuée à une température comprise entre 750C et 85 C, et de préférence entre 790C et 81 C.
Avant d'effectuer la gravure chimique, la plaquette peut être immergée sans rinçage ultérieur dans un bain comprenant au moins un composé de trempage choisi parmi les alcools ou leurs mélanges, l'alcool étant de préférence choisi parmi l'alcool isopropylique, l'éthanol et leur mélange.
Avant d'effectuer une gravure chimique de la face arrière de la plaquette, on peut déposer une couche de
<Desc/Clms Page number 3>
Borosilicagel et/ou de TiN sur la face avant de ladite plaquette, de manière à y former au moins une couche de protection constituée essentiellement en TiN et/ou en BSG/TiN.
L'invention a encore pour objet un circuit intégré formé sur une plaquette de silicium amincie selon le procédé de l'invention.
Enfin un dernier objet de l'invention est une carte à puce caractérisé en ce qu'elle comprend le circuit intégré tel que mentionné ci-dessus.
L'invention va maintenant être détaillée à l'aide d'un exemple de réalisation qui suit et qui n'est nullement limitatif.
Le procédé s'applique, typiquement, à des plaquettes constituées de silicium monocristallin. Leur épaisseur initiale, avant tout traitement, est par exemple d'environ 800 Mm et leur diamètre est par exemple de 150 mm (on pourra bien entendu traiter des plaquettes d'épaisseur et de diamètre différents). Le procédé selon l'invention permet d'amincir ces plaquettes en gravant leur face arrière (les circuits étant réalisés classiquement sur la face avant) pour obtenir des circuits intégrés de faible épaisseur, par exemple de 180 Mm, pour des applications telles que les cartes à puce. On réalise dans l'exemple un amincissement de 620 Mm.
Selon l'invention, on réduit en premier lieu partiellement l'épaisseur des plaquettes par une première gravure par polissage mécanique, lesdites plaquettes ayant leur épaisseur la plus importante, 800 um dans l'exemple illustré. Le premier
<Desc/Clms Page number 4>
amincissement s'effectue sur une épaisseur inférieure à 620 Am, pour ramener l'épaisseur des plaquettes par exemple à 300 ism. On amincit ensuite l'épaisseur restante par une gravure chimique réalisée en disposant les plaquettes dans une solution de gravure, de sorte à obtenir l'épaisseur finale souhaitée. Dans l'exemple illustré, la gravure chimique sera réalisée sur une épaisseur de 120 gm pour obtenir une épaisseur finale de 180 Am.
Comparativement à la solution antérieure consistant à réaliser l'intégralité de l'amincissement par polissage mécanique de la face arrière, le procédé selon l'invention permet d'améliorer l'uniformité de l'amincissement, indépendamment du diamètre de la plaquette et avec un très faible pourcentage de casse.
En effet, la gravure chimique est moins agressive qu'un polissage mécanique et a l'avantage de s'appliquer uniformément sur toute la surface de la face gravée.
Ceci donne un intérêt particulier au procédé pour traiter facilement, rapidement et à moindre coût des plaquettes de diamètre important.
L'invention présente encore comme avantage de supprimer l'étape classique de traitement chimique de relâchement de contrainte appliquée à la suite de la gravure par polissage mécanique dans l'art antérieur.
Cette étape supplémentaire, réalisée antérieurement pour supprimer les microfissures créées par le stress mécanique lors du polissage chimique, est dans l'invention, réalisée par l'étape de gravure chimique concurremment à son rôle de polissage. Les contraintes mécaniques occasionnées par l'étape de gravure chimique
<Desc/Clms Page number 5>
étant inférieures au stress mécanique du polissage mécanique, on diminue le risque de casse des plaquettes.
Selon un mode de réalisation, on protège la face avant de la plaquette avant de mettre en oeuvre la gravure chimique, par le dépôt d'une couche de protection, par exemple du TiN, sur une épaisseur de quelques centaines de nanomètres, par exemple 400 nm.
L'épaisseur de cette couche sera choisie en fonction de la durée de la gravure chimique de sorte que la couche soit toujours présente sur la plaquette en fin de gravure. En effet, si la dite couche est soumise à une attaque par la solution de gravure, elle voit son épaisseur diminuer.
On peut éventuellement déposer, antérieurement à la couche de protection en TiN, une première sous-couche aplanissante par exemple en BSG. En effet, la résistance de la couche de protection à la gravure chimique sera d'autant plus uniforme sur la plaquette que cette couche aura une épaisseur sensiblement constante sur l'ensemble de la plaquette. Dans le cas contraire, il peut exister un risque de décollement aux endroits où la couche a une épaisseur plus faible. Pour les plaquettes sur lesquelles on réalise des circuits présentant des reliefs prononcés, telles que les circuits comprenant des cellules mémoire par exemple, l'ajout de cette sous-couche permet de minimiser les hauteurs des reliefs sur la face avant de la plaquette avant le dépôt de la couche de protection proprement dite. A titre d'exemple, on pourra utiliser pour réaliser cette sous-couche du borosilicagel (BSG) à 8 %
<Desc/Clms Page number 6>
de Bore, typiquement de quelques centaines de nanomètres, par exemple 800 nm. L'épaisseur de cette sous-couche sera déterminée en fonction des reliefs présents sur la face avant.
Pour la gravure chimique, on pourra utiliser une solution d'acide fluorhydrique et/ou nitrique.
Dans une version préférée on utilise une solution de potasse, qui permet d'obtenir une vitesse de gravure moins élevée et de contrôler plus facilement l'épaisseur de silicium gravée et l'uniformité de la gravure. On pourra par exemple, pour traiter une plaquette, prendre une solution de 500 cm3 de potasse 6N. De préférence, la potasse sera mélangée avec de l'éthylèneglycol dans un rapport volumique 10/1, i. e. dans l'exemple avec 50 cm3 d'éthylèneglycol, ce qui permet d'améliorer l'uniformité de la gravure.
La concentration de potasse pourra être modifiée en fonction de l'épaisseur de gravure recherchée et du temps nécessaire pour l'obtenir. En pratique, une solution de potasse moins concentrée diminue la vitesse de gravure. Une solution de potasse plus concentrée permet au contraire de diminuer le temps de gravure, mais elle présente l'inconvénient d'augmenter le risque de décollement de la couche de protection, ledit décollement se produisant sur la tranche de la plaquette qui ne comprend aucune couche de protection, puisque cette couche est uniquement disposée sur la face avant de la plaquette.
Avant d'être placées dans la solution de gravure chimique, et juste après le polissage mécanique, les plaquettes peuvent être immergées préalablement, et
<Desc/Clms Page number 7>
sans rinçage ultérieur, dans un bain comprenant de l'alcool isopropylique, de l'éthanol ou un mélange des deux, pendant quelques secondes. Ce trempage préalable permet d'obtenir ultérieurement une meilleure uniformité de la gravure chimique. La présence d'un film protecteur constitué par l'alcool sur la surface de la plaquette permet de protéger le silicium de l'oxygène de l'air, évitant ainsi l'oxydation du silicium en surface avant qu'elle soit soumise au bain de gravure chimique. Sans film protecteur, la surface de la plaquette constituée de silicium va s'oxyder à l'air libre, et il se créera une fine pellicule d'environ quelques angstroms de Si02. Le bain constitué par l'alcool permet également de fragiliser la pellicule de Si02, si une telle pellicule s'est déjà formée, améliorant là aussi l'uniformité de la gravure chimique ultérieure. A défaut, en effet, la vitesse de gravure est différente selon qu'elle est réalisée sur des endroits de la plaquette recouverts ou non de Si02, ou si la pellicule de Si02 n'a pas une épaisseur sensiblement identique sur l'ensemble de la plaquette.
Pour la réalisation de la gravure chimique, la plaquette est disposée dans le bain comprenant la solution de potasse et d'éthylèneglycol.
La réaction chimique principale qui a lieu pendant la gravure chimique est la suivante :
Si + 3H20 + K+OH-Si (OH) 4 + 3/2 H2 + K
Pour obtenir un rendement maximum de ce procédé de gravure chimique, il est préférable de ventiler le bain pour évacuer l'hydrogène formé (très dilué), ainsi que de filtrer en continu le bain de potasse pour éliminer
<Desc/Clms Page number 8>
le potassium formé qui tombe dans le fond du bain au cours de la réaction chimique.
De préférence, la face avant de la plaquette est tournée vers le fond du bain et la face arrière vers la surface, afin de faciliter la dégagement gazeux issu de l'attaque chimique.
La plaquette peut, selon un autre mode de réalisation plus approprié dans un cadre industriel, être disposée verticalement dans le bain, ce qui facilite également le dégagement gazeux.
En fonction de l'épaisseur de gravure souhaitée et du temps nécessaire à l'obtention du résultat recherché, on pourra utiliser un bain unique pour la gravure chimique en renouvelant périodiquement ou non la solution chimique du bain, ou immerger la plaquette dans plusieurs bains successivement. Dans ces deux derniers cas, en prenant soin de ne pas rincer et sécher les plaquettes entre chaque bain ou lors des renouvellements de la solution, on pourra se dispenser d'immerger les plaquettes dans une solution d'alcool intermédiaire, la protection de la plaquette étant obtenue par le film résiduel de solution de gravure qui reste sur les plaquettes.
A titre indicatif, lorsque la gravure commence dans un bain vierge de toutes impuretés (c'est à dire n'ayant encore jamais été utilisé) et sans élimination des impuretés en cours de procédé, avec une température du bain maintenue à 800C +/-1 C, la vitesse de gravure est d'environ 2 Mm/min. Après 2 heures de gravure, cette vitesse passe à environ 1, 6/lm/min, et après 3 heures de gravure à 1, 2/lm/min.
<Desc/Clms Page number 9>
Dans l'exemple choisi d'une plaquette de 800 Am à amincir de 620 Am, en considérant un polissage mécanique de l'ordre de 100 Am par minute, on pourra choisir d'effectuer un polissage mécanique de 5 mn suivi d'une gravure chimique pendant 1 heure.
A l'issue de la gravure chimique, la plaquette est rincée, par exemple avec de l'eau déionisée, afin d'éliminer la potasse pouvant rester sur la plaquette et éviter que la gravure ne se prolonge une fois les plaquettes retirées de la solution de gravure.
Afin de pouvoir contrôler la vitesse de gravure, il est souhaitable que la température du ou des bains de gravure utilisés varie très peu au cours du procédé.
Cette température sera de préférence dans une plage de 750C à 85 C. Dans une réalisation préférée, on a choisi une température d'environ 80 C, cette dernière valeur représentant un bon compromis vitesse de gravure/uniformité de gravure. Le choix d'une température moins élevée permet un meilleur contrôle du procédé, la vitesse de gravure étant d'autant moins élevée que la température est basse. Elle présente par contre l'inconvénient d'augmenter le temps nécessaire pour obtenir une gravure sur une épaisseur donnée. Le choix d'une température élevée permet de réduire ce temps. Par contre, le vitesse de gravure augmente très fortement avec la température, ce qui augmente le risque de non uniformité de cette gravure ainsi que le risque de décollement de la couche de protection. En choisissant une température élevée, le contrôle de l'épaisseur de gravure est donc plus délicat.
<Desc/Clms Page number 10>
En dernier lieu lorsque la gravure chimique est terminée, on effectue la déprotection de la face avant des plaquettes à gravure par le retrait des couches de protection (TiN et BSG 8%) selon des procédés classiques, en utilisant par exemple du CHF3 ou du CF4.
Le cas échéant cette déprotection pourra n'être réalisée que partiellement, au niveau des plots de connexion des circuits.

Claims (10)

REVENDICATIONS
1. Procédé pour amincir une plaquette de silicium par gravure de sa face arrière, consistant à réaliser une première gravure partielle par polissage mécanique suivie d'une gravure chimique.
2. Procédé selon la revendication 1, caractérisé en ce que la gravure chimique est réalisée dans une solution de potasse ou plusieurs solutions de potasse prises successivement.
3. Procédé selon la revendication 2, caractérisé en ce que la ou les solutions de potasse comprennent de l'éthylèneglycol.
4. Procédé selon la revendication 3, caractérisé en ce que le rapport volumique potasse/éthylèneglycol est de 10/1.
5. Procédé selon l'une des revendications 2 à 4, caractérisé en ce que la gravure chimique est effectuée à une température comprise entre 750C et 85 C, et de préférence entre 790C et 81 C.
6. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'avant d'effectuer la gravure chimique, la plaquette est immergée sans rinçage successif dans un bain comprenant au moins un
<Desc/Clms Page number 12>
composé de trempage choisi parmi les alcools ou leurs mélanges.
7. Procédé selon la revendication 6, caractérisé en ce que l'alcool est choisi parmi l'alcool isopropylique, l'éthanol et leur mélange.
8. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'avant d'effectuer une gravure chimique de la face arrière de la plaquette, on dépose une couche de Borosilicagel et/ou de TiN sur la face avant de ladite plaquette, de manière à y former au moins une couche de protection constituée essentiellement en TiN et/ou en BSG/TiN.
9. Circuit intégré formé sur une plaquette de silicium amincie selon le procédé défini dans les revendications 1 à 8.
10. Carte à puce caractérisé en ce qu'elle comprend un circuit intégré selon la revendication 9.
FR0112439A 2001-09-27 2001-09-27 Procede d'amincissement d'une plaquette de silicium Expired - Fee Related FR2830122B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0112439A FR2830122B1 (fr) 2001-09-27 2001-09-27 Procede d'amincissement d'une plaquette de silicium
PCT/FR2002/003257 WO2003028077A1 (fr) 2001-09-27 2002-09-24 Procede d'amincissement d'une plaquette de silicium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0112439A FR2830122B1 (fr) 2001-09-27 2001-09-27 Procede d'amincissement d'une plaquette de silicium

Publications (2)

Publication Number Publication Date
FR2830122A1 true FR2830122A1 (fr) 2003-03-28
FR2830122B1 FR2830122B1 (fr) 2006-01-21

Family

ID=8867665

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0112439A Expired - Fee Related FR2830122B1 (fr) 2001-09-27 2001-09-27 Procede d'amincissement d'une plaquette de silicium

Country Status (2)

Country Link
FR (1) FR2830122B1 (fr)
WO (1) WO2003028077A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111066125A (zh) * 2017-08-30 2020-04-24 德克萨斯仪器股份有限公司 蚀刻并机械研磨堆叠在半导体衬底上的膜层

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909325A (en) * 1974-06-28 1975-09-30 Motorola Inc Polycrystalline etch
US4137123A (en) * 1975-12-31 1979-01-30 Motorola, Inc. Texture etching of silicon: method
DE4411409A1 (de) * 1994-03-31 1995-10-05 Siemens Ag Verfahren zum Rückseiten-Dünnen von strukturierten Wafern
FR2798223A1 (fr) * 1999-09-02 2001-03-09 Matsushita Electric Ind Co Ltd Dispositif a semiconducteur et procede de fabrication de celui-ci

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5855735A (en) * 1995-10-03 1999-01-05 Kobe Precision, Inc. Process for recovering substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909325A (en) * 1974-06-28 1975-09-30 Motorola Inc Polycrystalline etch
US4137123A (en) * 1975-12-31 1979-01-30 Motorola, Inc. Texture etching of silicon: method
DE4411409A1 (de) * 1994-03-31 1995-10-05 Siemens Ag Verfahren zum Rückseiten-Dünnen von strukturierten Wafern
FR2798223A1 (fr) * 1999-09-02 2001-03-09 Matsushita Electric Ind Co Ltd Dispositif a semiconducteur et procede de fabrication de celui-ci

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BERENSCHOT J W ET AL: "NEW APPLICATIONS OF R.F-SPUTTERED GLASS FILMS AS PROTECTION AND BONDING LAYERS IN SILICON MICROMACHINING", SENSORS AND ACTUATORS A, ELSEVIER SEQUOIA S.A., LAUSANNE, CH, vol. A41, no. 1/3, 1 April 1994 (1994-04-01), pages 338 - 343, XP000450052, ISSN: 0924-4247 *

Also Published As

Publication number Publication date
FR2830122B1 (fr) 2006-01-21
WO2003028077A1 (fr) 2003-04-03

Similar Documents

Publication Publication Date Title
EP3072149B1 (fr) Procédé de gravure sélective d&#39;un masque disposé sur un substrat silicié
EP2939262B1 (fr) Procédé microélectronique de gravure d&#39;une couche
WO2003005434A2 (fr) Procede de diminution de la rugosite de surface d&#39;une tranche semicondutrice
FR2860100A1 (fr) Substrat &#34;silicium-sur-isolant&#34; (soi) et methode de fabrication dudit substrat
WO2003032384A1 (fr) Procede de fabrication de couches minces contenant des microcomposants
FR2926670A1 (fr) Procede de production d&#39;une tranche liee
FR2931013A1 (fr) Procede de production de tranches collees.
FR2752330A1 (fr) Procede d&#39;elimination de contaminants metalliques d&#39;un substrat simox
EP1299902A1 (fr) Procede de realisation d&#39;une grille pour une structure de transistor cmos a canal de longueur reduite
EP1473765B1 (fr) Traitement par brossage d&#39;une plaquette semiconductrice avant collage
EP1328012A1 (fr) Procédé de fabrication d&#39;un composant électronique incorporant un microcomposantinductif
FR3029352A1 (fr) Procede d&#39;assemblage de deux substrats
FR2830122A1 (fr) Procede d&#39;amincissement d&#39;une plaquette de silicium
FR2987935A1 (fr) Procede d&#39;amincissement de la couche active de silicium d&#39;un substrat du type &#34;silicium sur isolant&#34; (soi).
EP1320123A1 (fr) Procédé de fabrication d&#39;un composant électronique incorporant un micro-composant inductif
EP4000090B1 (fr) Procédé de collage hydrophile de substrats
FR2878372A1 (fr) Substrat &#34;silicium-sur isolant&#34; (soi) et methode de fabrication dudit substrat
FR2471045A1 (fr) Procede de preparation de surface d&#39;un corps semi-conducteur pour le depot sur cette surface d&#39;une couche metallique
FR3071663A1 (fr) Procede de fabrication de plaque soi, et plaque soi
EP3961684B1 (fr) Procédé de fabrication d&#39;un substrat-poignée destiné au collage temporaire d&#39;un substrat
EP4078658B1 (fr) Procede de gravure de substrats comportant une couche mince superficielle, pour ameliorer l&#39;uniformite d&#39;epaisseur de ladite couche
FR2772290A1 (fr) Procede de nettoyage d&#39;un polymere brome sur une plaquette de silicium
CA2409232A1 (fr) Procede de fabrication d&#39;un composant electronique incorporant un micro-composant inductif
US10615035B2 (en) Method of reducing lift-off related redeposit defects on semiconductor wafers
WO2018104650A1 (fr) Procédé de fabrication d&#39;un dispositif à semi-conducteur et dispositif à semi-conducteur

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20080531