FR2471045A1 - Procede de preparation de surface d'un corps semi-conducteur pour le depot sur cette surface d'une couche metallique - Google Patents
Procede de preparation de surface d'un corps semi-conducteur pour le depot sur cette surface d'une couche metallique Download PDFInfo
- Publication number
- FR2471045A1 FR2471045A1 FR8025160A FR8025160A FR2471045A1 FR 2471045 A1 FR2471045 A1 FR 2471045A1 FR 8025160 A FR8025160 A FR 8025160A FR 8025160 A FR8025160 A FR 8025160A FR 2471045 A1 FR2471045 A1 FR 2471045A1
- Authority
- FR
- France
- Prior art keywords
- plasma
- regions
- attack
- metal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 229910052751 metal Inorganic materials 0.000 title claims description 20
- 239000002184 metal Substances 0.000 title claims description 20
- 238000002360 preparation method Methods 0.000 title description 7
- 230000008021 deposition Effects 0.000 title description 2
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 8
- 238000005488 sandblasting Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 238000011282 treatment Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000005299 abrasion Methods 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 2
- 229910052731 fluorine Inorganic materials 0.000 claims 2
- 239000011737 fluorine Substances 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000008188 pellet Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000000843 powder Substances 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000010956 nickel silver Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
PROCEDE ECONOMIQUE NE NECESSITANT PAS D'IMMERSIONS REPETEES. IL CONSISTE A ABRASER MECANIQUEMENT LA SURFACE DU DISPOSITIF SEMI-CONDUCTEUR; A ATTAQUER PAR PLASMA CETTE SURFACE; ET A APPLIQUER L'ELECTRODE METALLIQUE. APPLICATION A LA FABRICATION DE TRIACS.
Description
La présente invention concerne d'une manière générale
la formation d'électrodes sur les surfaces de corps de maté-
riau semiconducteur et elle a trait, plus particulièrement à la préparation de telles surfaces pour l'application de telles électrodes. Afin de permettre l'exécution d'une fonction utile, on doit réaliser une connexion électrique sur un dispositif semiconducteur. Un procédé pour réaliser une telle connexion électrique consiste à fournir une couche ou des couches de
métal particulier sur des parties du corps semiconducteur.
On peut y réaliser des connexions de faible résistance élec-
trique par des procédés de soudage, d'interface sèche à hau-
te pression, ou analogues.
Afin de s'assurer que l'on forme des électrodes de bon-
ne qualité sur des surfaces de semiconducteur, on doit pren-
dre soin à la préparation de ces surfaces avant d'y déposer
une couche de métal. Jusqu'à présent on a utilisé divers pro-
cédés de préparation de surface qui communément employaient
le nettoyage de la surface dans un acide concentré ou analo-
gue pour enlever les impuretés et fournir une surface favo-
rable à la métallisation. Ces techniques chimiques de prépa-
ration de surface par voie humide sont coûteuses et ennuyeu-
ses, nécessitant souvent des immersions répétées du disposi-
tif semiconducteur dans diverses solutions caustiques et/ou
acides et également de multiples étapes pour assurer l'éli-
mination complète de ces solutions par, par exemple, trempa-
ge et rinçage.
On peut éliminer certains des inconvénients du traite-
ment chimique par voie humide par l'application appropriée d'un traitement au plasma de la pastille. Le brevet des Etats Unis d'Amérique n0 3.195.217, qui décrit l'application de couches métalliques à un corps semiconducteur par un jet de
- plasma, illustre l'utilisation de plasma sous diverses for-
mes pour le traitement de dispositifs semiconducteurs. Plus
récemment, on a utilisé le traitement par plasma pour enle-
ver des produits photorésistants lors du traitement de semi-
conducteurs ainsi que pour la passivation de dispositifs semiconducteurs. Voir, par exemple, les brevets des Etats
Unis d'Amérique nQ 3.816.196; 4.056.642; 4.104.090.
L'attrait du traitement par plasma dans la fabrication
de dispositifs semiconducteurs est dû à plusieurs considéra-
tions incluant des réductions de coût et des rendements plus élevés, ainsi qu'à des facteurs de pollution. De plus, des avantages de traitement tels que l'aptitude à des traitements
multiples successifs sans nécessiter la manipulation des pas-
tilles, simplement par variations des conditions de plasma, rendent possible le traitement automatique des dispositifs semiconducteurs. Avec un tel traitement, les dispositifs semiconducteurs resteraient dans le réacteur à plasma et les
étapes successives s'effectueraient en faisant varier la na-
ture du plasma dans le réacteur.
Un domaine du traitement des dispositifs semiconducteurs
dans lequel il apparaît que l'on n'a pas jusqu'à présent em-
ployé les techniques de plasma, est la préparation des surfa-
ces du semiconducteur pour y appliquer des électrodes. Afin
d'obtenir un contact ohmique de qualité élevée sur une surfa-
ce de silicium diffusée, contact qui soit fabriqué facilement et qui satisfait aux spécifications requises du dispositif comme un contact de faible résistance avec la pastille et une adhérence mécanique élevée à celle-ci, on doit satisfaire, entre autre, aux conditions suivantes: - On doit enlever la région d'épuisement à la surface du silicium avant l'application du contact,
- On doit fournir une surface rugueuse de silicium, tel-
le celle obtenue par abrasion mécanique, pour assurer une bonne adhérence mécanique entre le matériau du contact et la
surface de silicium.
- La surface de silicium doit être exempte d'impuretés
organiques et inorganiques ainsi que d'oxydes et d'humidité.
Bien que le décapage par plasma seul soit capable de fournir une surface pour la métallisation qui présente les caractéristiques recommandées cidessus, on a observé que l'état de surface du dispositif semiconducteur dépend non
seulement de la durée et des conditions de l'étape de déca-
page par plasma, mais aussi de la nature de la région du semiconducteur dont on soumet la surface au traitement par plasma. Certaines surfaces, par conséquent, peuvent exiger des conditions d'attaque par plasma différentes de celles des autres afin d'obtenir le même état de surface final pour la liaison. Alors qu'il est relativement facile de régler les conditions de plasma si l'on prépare un type unique de région de semiconducteur en ce qui concerne la concentration du type de conductivité, et analogue, dans certains cas on prépare de préférence plus d'une telle région au moyen d'une seule étape de traitement par plasma. Par exemple certains thyristors comme les triacs comportent une seule électrode
qui ponte deux régions superficielles adjacentes du semicon-
ducteur ayant des types de conductivité et des concentrations
superficielles différents. Le décapage par plasma de la surfa-
ce comprenant ces deux régions conduit à un degré de non-
uniformité qui nuit à l'application d'électrode sur celle-ci.
En bref, selon un aspect de la présente invention, on a
mis au point un procédé de préparation d'une surface d'un se-
miconducteur comprenant des première et seconde régions su-
perficielles adjacentes à des concentrations superficielles
en impuretés différentes qui comporte le sablage par maté-
riau abrasif de la surface, en attaquant simultanément alors par plasma la totalité de la surface, puis le dépôt d'une
couche de métal sur la surface décapée.
Normalement, si on emploie des régions de type -n et de type -p de concentration superficielle élevée, la région de type -n a une concentration superficielle légèrement plus élevée que la région de type p et, par conséquent, le nombre des dislocations introduites dans le réseau du silicium par diffusion est généralement plus grand que le nombre introduit par le dopant de type -p. On a découvert que, lorsque deux telles régions sont exposées-simultanément à un plasma gazeux pour la préparation de surface, indépendamment des conditions du plasma incluant la durée de l'attaque par ce plasma, la région de type -p présente une rugosité de surface finale moindre que celle de la région de type -n. Lorsqu'on applique ensuite une couche de métal sur la surface attaquée par le
plasma, le degré d'adhérence à la région superficielle de ty-
pe -p est moindre qu'à la région superficielle de type -n et une rupture du dispositif est possible, par séparation de la couche de métal de la région superficielle de type -p. On
pourrait s'attendre à ce que, par certain traitement de pré-
attaque de la région de type -p, on obtienne une surface plus
-5 uniforme. Une telle étape de pré-attaque nécessiterait un mas-
quage de la région de type -n et l'exposition sélective de la région de conductivité de type -p adjacente à un traitement de pré-attaque. Ce procédé conduit à l'accroissement de la possibilité de défaut d'alignement de traitement et analogue et, en conséquence, n'est pas recommandé. On a découvert, de façon très inattendue, qu'en abrasant légèrement la totalité de la surface à laquelle on souhaite appliquer un contact, c'est-à-dire, à la fois les régions de type -n et de type -p, et ensuite en attaquant par-plasma la totalité de la surface,
on réalisait une rugosité de surface uniforme. Lors de l'ap-
plication ultérieure d'une couche de métal à la surface dé-
capée par plasma, on obtient un degré d'adhérence uniforme.
Selon un aspect recommandé de la présente invention, on abrase la surface sur laquelle on désire réaliser le contact par un léger sablage de particules abrasives avec une fine
poudre optique comme cela sera défini plus en détail ci-des-
sous. L'effet de ce sablage avant l'attaque par plasma est
quelque peu inattendu pour autant qu'il apparaît que le sa-
blage n'affecte pas les régions de type -n et de type -p, de manière égale ce qui aurait pour résultat de maintenir la différence de rugosité de surface après l'étape d'attaque au plasma, mais a plutôt pour résultat une élimination de la différence de rugosité rencontrée jusqu'à présent lors de
l'attaque par plasma-seule.
On prépare le dispositif au silicium jusqu'au point o les électrodes métalliques sont appliquées par des techniques bien connues comme la diffusion avec masquage, l'attaque de rainure pour la passivation, le dépôt de verre, etc... Les zones auxquelles on doit appliquer un contact métallique
sont délimitées par un masque qui est de préférence un mas-
que photolitographique comme cela est très couramment utili-
sé pour la diffusion masquée. Les zones o l'on souhaite un
contact métallique sont ouvertes, et les autres zones in-
cluant des rainures de verre et analogues sont masquées par le produit photorésistant. Ces techniques sont bien connues et aucune variation par rapport à ces techniques connues ne
sont nécessaires pour la mise en oeuvre de la présente inven-
tion. De préférence le produit photorésistant a une épaisseur o d'environ 60.000 à 80.000 A et peut être tout matériau qui n'est pas néfastement affecté par le sablage ou l'attaque
par plasma.
Si l'on souhaite appliquer des contacts des deux côtés
d'une pastille semiconductrice, telle qu'une diode, un tran-
sistor, un thyristor, ou un t-riac, on peut effectuer toutes les étapes suivantes sur les deux côtés de la pastille. Le sablage s'effectue en dirigeant un courant de particules à la surface du dispositif semiconducteur. Bien que le sablage
lui-même soit une technique bien connue et puisse être utili-
sé avec la présente invention sans modification particulière,
on préfêre utiliser un matériau de sablage préparé de la ma-
niêre suivante Tamiser une poudre optique n0 250 à travers un tamis de 74 V d'ouverture, placer la poudre tamisée dans une étuve à environ 1600C pendant au moins une demi-heure,
stocker la poudre dans des récipients clos jusqu'à utilisa-
tion. La poudre de sablage ainsi préparée est dirigée en un
courant contre la surface de la-pastille semiconductrice.
Après sablage, la surface aura un aspect gris terne plutôt
que l'aspect métallique brillant d'avant sablage. Seul un sa-
blage gris léger est nécessaire, quelques secondes par côté
seulement étant nécessaires. Un procédé commode pour déter-
miner l'importance du sablage requis consiste à peser les pastilles avant et après le sablage. On recommande d'enlever environ 0,762.10-3 mm à 1,78. 10-3 mm de silicium, le poids étant une fonction du diamètre de la pastille dont le calcul est bien connu. Après sablage, on nettoie les pastilles, par
exemple, en les rinçant dans l'eau désionisée et en les cui-
sant ensuite dans l'azote à environ 1400C pendant environ 10 minutes. Les pastilles sont maintenant prêtes pour l'attaque
par plasma. Alors que l'on peut utiliser tout plasma qui at-
taquera la surface de silicium tout en n'attaquant pas la surface de silicium masquée, on a trouvé que le tétrafluorure
de carbone, CF4, que l'on peut acheter sous la marque Fréon-
14, auprès de Dupont Corporation, était avantageux à utiliser.
De préférence, le plasma contient aussi une petite quantité d'oxygène. Le brevet des Etats-Unis d'Amérique n03.795.557 décrit un gaz recommandé. L'accroissement de la teneur en
oxygène du plasma accroît le degré de réaction avec le maté-
riau de masquage photorésistant, mais, en même temps, ralen-
tit la vitesse d'attaque du silicium et en accroit le régla-
ge. On recommande une teneur en oxygène d'environ 4%.
En variante, on peut utiliser d'autres plasmastel que
SIFY incluant également environ 4 pour cent d'oxygène.
On peut faire varier les conditions du plasma et la du-
rée de l'attaque pour accroître la vitesse d'attaque et di-
minuer le temps requis, ou vice et versa, selon des princi-
pes bien connus des spécialistes. On recommande cependant, une attaque ayant une durée d'environ 5 minutes à une température d'environ 750C. Les conditions du plasma dépendent jusqu'à un certain point du nombre de pastilles attaquées comme cela est bien connu. Les conditions décrites cidessus conviennent
pour environ 50 pastilles dans une chambre de 25,4 cm de dia-
mètre, et 45,7 cm de long. Si on ajuste les conditions du plasma de sorte que la région d'épuisement à la surface du
silicium soit enlevée avant application du contact, la surfa-
ce a un degré de rugosité qui fournit, pour la métallisation particulière utilisée, une rugosité convenable pour assurer une bonne adhérence mécanique à la surface, et finalement que
la surface soit exempte de matières organiques et inorgani-
ques, d'oxydes, et d'humidité. Comme mentionné précédemment, pendant l'opération de sablage entre 0,762.10 3mm et 1,78.10 3mm sont enlevés et les conditions du plasma sont établies pour enlever 1.10 3mm à 1,78.10 3mm. On recommande que la quantité totale de matière enlevée par abrasion
mécanique et attaque au plasma soit suffisante pour ôter tou-
te couche superficielle épuisée mais pas suffisamment impor-
tante pour réduire la concentration superficielle en impure-
té du dispositif.
Immédiatement après leur enlèvement du réacteur à plas-
ma les dispositifs sont prêts pour l'application des con-
tacts métalliques. S 'il est nécessaire de stocker les pas-
tilles après l'attaque par plasma, on recommande de les stocker dans une atmosphère inerte telle que de l'hydrogène sec jusqu'à leur placage. On recommande de plus qu'il ne s'écoule pas plus de deux heures entre l'attaque par plasma
et le placage.
Le placage en phase vapeur est un procédé recommandé
pour l'application des électrodes métalliques aux disposi-
tifs semiconducteurs traités selon l'invention. Alors que le procédé de préparation de surface de la présente invention
fournit une surface qui convient pour une variété de métalli-
sations, on a trouvé qu'il était avantageux d'utiliser des
électrodes de chrome-nickel-argent.
Bien qu'on ait décrit certains procédés et réalisations recommandés pour la formation de contacts électriques sur la surface d'un dispositif semiconducteur ayant plus d'une
surface de région semiconductrice de concentration en impu-
reté et de types d'impureté différents, on peut apporter di-
verses modifications à la présente invention. Par exemple,
on a décrit un procédé pour former simultanément une élec-
trode sur la surface de régions de types -p et -n adjacentes
telles que celles d'un triac; toutefois ce procédé s'appli-
que à d'autres dispositifs semiconducteurs ayant des régions de conductivités de types opposés à pourvoir simultanément
d'électrodes métalliques, y compris les cathodes et gâchet-
tes de SCR, les régions d'émetteur de n'importe quels thy-
ristors o les court-circuits d'émetteur sont prévus.
Claims (9)
1 - Procédé de fabrication d'un dispositif semiconduc-
teur ayant sur lui une électrode métallique caractérisé en
ce qu'il consiste à abraser mécaniquement la surface du dis-
positif semiconducteur; à attaquer par plasma cette surface
et à appliquer l'électrode métallique.
2 - Procédé de fabrication d'un dispositif semiconduc-
teur comprenant une première et une seconde région de concen-
trations en impureté différentes, caractérisé en ce qu'il consiste à abraser mécaniquement simultanément les surfaces
des première et seconde régions; à attaquer par plasma si-
multanément ces surfaces; et à appliquer une couche de mé-
tal sur ces surfaces.
3 - Procédé de fabrication d'un dispositif semiconduc-
teur consistant à former un corps semiconducteur ayant des première et seconde régions de concentrations en impureté différente et incluant chacune une partie de la surface,
procédé caractérisé en ce qu'il consiste à abraser mécanique-
ment les parties de la surface de chaque région; à attaquer
par plasma simultanément ces parties de surface; et à appli-
quer une couche de métal à ces parties de surface.
4 - Procédé selon la revendication 2 ou 3, caractérisé en ce que l'abrasion mécanique consiste en un sablage par
particules abrasives, des parties de surface.
5 - Procédé selon la revendication 2 ou 3 caractérisé en ce que les première et seconde régions sont des régions
de type de conductivité opposé.
6 - Procédé de formation d'un dispositif semiconducteur comprenant des première et seconde régions coplanaires de densités de dislocations différentes caractérisé en ce qu'il consiste à abraser mécaniquement ces régions pour y égaliser les densités de dislocations, à simultanément attaquer par plasma ces régions, et à appliquer une couche de métal à chacune des régions grâce à quoi l'adhérence de la couche de
métal est essentiellement uniforme sur la première et la se-
conde région.
7 - Procédé de formation d'un dispositif semiconducteur
ayant une première et une seconde région superficielle adja-
centes de type différent, d'impureté de détermination de la conductivité, caractérisé en ce qu'il consiste à simultanément abraser les surfaces de la première et de la seconde région,
simultanément attaquer par plasma les surfaces, et simultané-
ment appliquer une couche de métal à ces surfaces, cette cou- che de métal adhérant également à la première et à la seconde région.
8 - Procédé selon l'une quelconque des revendications 1
à 7 caractérisé en ce que l'attaque par plasma consiste en
une attaque par un plasma de fluor.
9 - Procédé selon l'une quelconque des revendications 1
à 7 caractérisé en ce que l'attaque par plasma consiste en
une attaque par un plasma de fluor incluant quelques pour-
cents d'oxygène.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/098,907 US4247579A (en) | 1979-11-30 | 1979-11-30 | Method for metallizing a semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2471045A1 true FR2471045A1 (fr) | 1981-06-12 |
| FR2471045B1 FR2471045B1 (fr) | 1984-03-16 |
Family
ID=22271494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8025160A Granted FR2471045A1 (fr) | 1979-11-30 | 1980-11-27 | Procede de preparation de surface d'un corps semi-conducteur pour le depot sur cette surface d'une couche metallique |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4247579A (fr) |
| JP (1) | JPS5688318A (fr) |
| DE (1) | DE3043490A1 (fr) |
| FR (1) | FR2471045A1 (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4351697A (en) * | 1982-01-04 | 1982-09-28 | Western Electric Company, Inc. | Printed wiring boards |
| US4629635A (en) * | 1984-03-16 | 1986-12-16 | Genus, Inc. | Process for depositing a low resistivity tungsten silicon composite film on a substrate |
| US4851295A (en) * | 1984-03-16 | 1989-07-25 | Genus, Inc. | Low resistivity tungsten silicon composite film |
| US4796562A (en) * | 1985-12-03 | 1989-01-10 | Varian Associates, Inc. | Rapid thermal cvd apparatus |
| US4709655A (en) * | 1985-12-03 | 1987-12-01 | Varian Associates, Inc. | Chemical vapor deposition apparatus |
| JP3092902B2 (ja) * | 1995-06-29 | 2000-09-25 | シャープ株式会社 | 薄膜付ガラス基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3795557A (en) * | 1972-05-12 | 1974-03-05 | Lfe Corp | Process and material for manufacturing semiconductor devices |
| FR2344124A1 (fr) * | 1976-03-12 | 1977-10-07 | Ibm | Procede de fabrication de dispositifs semi-conducteurs |
| FR2351500A1 (fr) * | 1976-05-14 | 1977-12-09 | Data General Corp | Procede perfectionne pour la fabrication d'interfaces metal-semi-conducteur |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE466591A (fr) * | 1945-07-13 | |||
| NL254841A (fr) * | 1959-08-14 | 1900-01-01 | ||
| US3075892A (en) * | 1959-09-15 | 1963-01-29 | Westinghouse Electric Corp | Process for making semiconductor devices |
| US3615956A (en) * | 1969-03-27 | 1971-10-26 | Signetics Corp | Gas plasma vapor etching process |
| JPS557942B2 (fr) * | 1972-06-07 | 1980-02-29 | ||
| CH566643A5 (fr) * | 1973-10-11 | 1975-09-15 | Bbc Brown Boveri & Cie | |
| JPS5248468A (en) * | 1975-10-15 | 1977-04-18 | Nec Home Electronics Ltd | Process for production of semiconductor device |
| DE2625438A1 (de) * | 1976-06-05 | 1977-12-15 | Ibm | Halbleiterplaettchen mit defekten und verfahren zu seiner herstellung |
| JPS5470766A (en) * | 1977-11-16 | 1979-06-06 | Seiko Instr & Electronics Ltd | High-integraton ic |
| JPS54110783A (en) * | 1978-02-20 | 1979-08-30 | Hitachi Ltd | Semiconductor substrate and its manufacture |
-
1979
- 1979-11-30 US US06/098,907 patent/US4247579A/en not_active Expired - Lifetime
-
1980
- 1980-11-18 DE DE19803043490 patent/DE3043490A1/de not_active Withdrawn
- 1980-11-20 JP JP16273780A patent/JPS5688318A/ja active Pending
- 1980-11-27 FR FR8025160A patent/FR2471045A1/fr active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3795557A (en) * | 1972-05-12 | 1974-03-05 | Lfe Corp | Process and material for manufacturing semiconductor devices |
| FR2344124A1 (fr) * | 1976-03-12 | 1977-10-07 | Ibm | Procede de fabrication de dispositifs semi-conducteurs |
| FR2351500A1 (fr) * | 1976-05-14 | 1977-12-09 | Data General Corp | Procede perfectionne pour la fabrication d'interfaces metal-semi-conducteur |
Also Published As
| Publication number | Publication date |
|---|---|
| US4247579A (en) | 1981-01-27 |
| DE3043490A1 (de) | 1981-06-19 |
| JPS5688318A (en) | 1981-07-17 |
| FR2471045B1 (fr) | 1984-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3072149B1 (fr) | Procédé de gravure sélective d'un masque disposé sur un substrat silicié | |
| EP1550517B1 (fr) | Procede de nettoyage par voie humide d'une surface notamment en un materiau de type Silicium Germanium | |
| JP2581268B2 (ja) | 半導体基板の処理方法 | |
| EP0780889B1 (fr) | Procédé de depôt sélectif d'un siliciure de métal réfractaire sur du silicium | |
| FR2722511A1 (fr) | Procede pour enlever les metaux dans un dispositif de recurage | |
| FR2493601A1 (fr) | Procede de realisation d'un dispositif semiconducteur | |
| EP0930382A1 (fr) | Procédé d'obtention d'une couche de germanium ou silicium monocristallin sur un substrat de silicium ou germanium mono cristallin respectivement, et produits multicouches obtenus | |
| FR2501909A1 (fr) | Procede d'attaque par l'hydrogene de semiconducteurs et d'oxydes de semiconducteurs | |
| EP0000316A1 (fr) | Procédé de fabrication de dispositifs semi-conducteurs comportant des régions d'oxyde de silicium encastrées | |
| FR2471045A1 (fr) | Procede de preparation de surface d'un corps semi-conducteur pour le depot sur cette surface d'une couche metallique | |
| EP0009677B1 (fr) | Solution quaternaire de décapage chimique du silicium et procédé de décapage utilisant une telle solution | |
| FR2488045A1 (fr) | Procede pour l'obtention d'inclusions electriquement conductrices dans des films minces | |
| EP1299902A1 (fr) | Procede de realisation d'une grille pour une structure de transistor cmos a canal de longueur reduite | |
| EP1883953A2 (fr) | Traitement de surface apres gravure selective | |
| EP1186024A1 (fr) | Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie | |
| FR2588279A1 (fr) | Procede de gravure de couches d'alliages aluminium/cuivre | |
| FR2772290A1 (fr) | Procede de nettoyage d'un polymere brome sur une plaquette de silicium | |
| EP1462184B1 (fr) | Traitement superficiel d'une plaquette semiconductrice avant collage | |
| FR2793264A1 (fr) | Procede de nettoyage d'une surface de substrat de silicium et application a la fabrication de composants electroniques integres | |
| WO2003028077A1 (fr) | Procede d'amincissement d'une plaquette de silicium | |
| FR3101360A1 (fr) | Composition chimique pour retirer des residus en alliage nickel-platine d’un substrat, et procede de retrait de tels residus | |
| FR2485809A1 (fr) | Diode de type schottky aluminium-silicium, procede permettant sa fabrication et dispositif semi-conducteur comportant une telle diode | |
| FR2795746A1 (fr) | Procede de depot d'un materiau dielectrique a base de silicium sur du cuivre | |
| GB2064860A (en) | Method for metallizing a semiconductor element | |
| JPH1136085A (ja) | 蒸着用金属材料の清浄化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |