KR970000416B1 - 규소웨이퍼 보강재 및 보강방법 - Google Patents

규소웨이퍼 보강재 및 보강방법 Download PDF

Info

Publication number
KR970000416B1
KR970000416B1 KR1019860003667A KR860003667A KR970000416B1 KR 970000416 B1 KR970000416 B1 KR 970000416B1 KR 1019860003667 A KR1019860003667 A KR 1019860003667A KR 860003667 A KR860003667 A KR 860003667A KR 970000416 B1 KR970000416 B1 KR 970000416B1
Authority
KR
South Korea
Prior art keywords
silicon
coating
coating material
fine
wafer
Prior art date
Application number
KR1019860003667A
Other languages
English (en)
Other versions
KR860009499A (ko
Inventor
엘. 커리 브라이언
Original Assignee
사이언티픽 이매징 테크놀로지시 이코포레이티드
윌리엄 에프. 스티븐스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사이언티픽 이매징 테크놀로지시 이코포레이티드, 윌리엄 에프. 스티븐스 filed Critical 사이언티픽 이매징 테크놀로지시 이코포레이티드
Publication of KR860009499A publication Critical patent/KR860009499A/ko
Application granted granted Critical
Publication of KR970000416B1 publication Critical patent/KR970000416B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Light Receiving Elements (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

내용 없음.

Description

규소웨이퍼 보강재 및 보강방법
제1도는 매입 채널 CCD 다이의 부분 단면도.
제2도는 다이에 코팅층을 도포한 제1도와 같은 부분 단면도.
제3도는 다이를 박형화한 후의 제1도와 같은 부분 단면도.
본 발명은 규소웨이퍼 보강재 및 보강방법에 관한 것이다.
일형태로서의 전하결합소자(CCD)는 규소다이로 이루어지며, 이 규소다이는 종래의 MOS 기술을 이용하여 처리해서, 그 앞면(다이가 처리되는 표면)에 매입 채널을 형성한다. 이 채널은 선형어레이의 동일한 소자영역으로 구성되어 있으며, 이들 각 영역은 제어된 전위 깊이의 수개, 예를 들면 3개의 전위레벨을 포함하는 포텐셜프로파일이 형성된 웰(well)을 가진다. 클록전극구조는 다이의 앞면에 배설되어 있으며, 이 클록전극구조에 소정 전위를 인가함으로써, 소정 소자 영역에 존재하는 전하는 선형어레이의 소자영역을 통하여 시프트레지스터와 같은 방식으로 전진할 수 있으며, 출력전극에서 채널로부터 추출된다. 전하는 출력전극의 채널의 대향단에 있는 입력극에서 채널로 도입되거나 또 광전기적으로 발생될 수 있다. 이로서, 전자기(電磁氣) 복사가 채널층 아래의 기판상에 입사되면, 도전성 전자를 발생시킬 수 있으며, 이들 도전성 전자는 채널층으로 들어가서, 두 영역간에 고전위로 형성된 포텐셜웰에 트랩된다. 도전성 전자의 확산 길이는 기판에서 발생된 도전성 전자가 이 도전성 전자가 발생된 기판영역 바로 위에 있는 소자채널영역보다 더 멀리 확산하지 않을 만큼 충분히 짧게 되어 있다.
CCD는 복수의 병렬 매입채널로 구성되어 있다. 광전기적으로 발생된 도전성 전자를 이용한 이와 같은 하나의 멀티채널 CCD는 고체촬상장치나 광전변환기에 응용된다. CCD가 형성되어 있는 다이는 그 후면이 가능한 한 채널층에 근접하도록 그 후면으로부터 박형화되어 있으며, 다이는 그 후면이 카메라의 초점면에 위치하기 때문에 카메라렌즈는 다이의 후면에 상을 형성하게 된다. CCD는 예를 들면 512개의 병렬채널로 구성되어 있으며, 이들 각 채널은 512개의 소자영역을 가지고 있으며, 얻어진 512×512 어레이의 소자영역은 다이의 후면, 즉 수상면을 512×512 화소 즉 픽셀로 분할한다. 소정화소위에 입사된 광에너지의 강도는 채널층의 결합소자영역의 전자군에 영향을 줄 수 있으므로, 소자영역으로부터 전송되며, CCD에서 최종적으로 추출된 전자수는 화소에 입사된 광의 강도를 나타낸다. CCD의 조도와 관련하여 클록펄스의 타이밍을 제어함으로써, CCD를 사용하여 이 CCD의 수상면, 즉 카메라렌즈에 의하여 형성된 상에 대한 광의 강도의 분포를 나타내는 전기신호를 발생할 수 있다.
채널층과 다이의 기판사이의 계면은 다이의 제1표면 바로 아래의 깊이 약 5㎛∼약 150㎛에 위치되어 있으므로, 광전기적으로 발생된 도전성 전자의 채널층으로의 확산을 최대화하기 위해서는, 규소다이의 두께를 약 10㎛∼약 160㎛의 범위내로 하는 것이 바람직하다. 미처리된 규소웨이퍼는 통상 두께가 약 1㎜이며, 이것은 처리중 자체 지지될수 있도록 충분히 두꺼워야 하기 때문이며, 이것은 두께가 160㎛이하인 다이를 제조하기 위해서는 에이퍼가 박형화되어야 한다는 것을 의미한다.
종래에는 규소웨이퍼를 연마 또는 에칭에 의하여 박형화하였다. 그러나, 웨이퍼의 두께를 약 250㎛이하로 박형화하기 위해서는, 기계적 지지층을 가진 웨이퍼를 준비할 필요가 있으며, 종래에는 왁스지지층을 이용해 왔다. 이 왁스는 웨이퍼의 앞면에 용융상태로 도포되며, 웨이퍼는 그 후면으로부터 박형화된다.
그러나, 종래 이용해 온 왁스류는 웨이퍼에 매우 양호하게 접착되지 않으므로, 웨이퍼가 160㎛ 이하로 박형화되면, 규소다이는 왁스층에서 종종 박리 또는 붕괴되었다. 당이가 붕괴되지 않아도 왁스층으로부터 국부적으로 분리되는 경우가 있으며, 그 결과 다이의 후면은 평탄하지 않게 되며, 이것은 허용될수 없는 것이다.
CCD에서 발생되는 암전류(暗電流)를 최소화하기 위해서는, CCD를 낮은 온도로 동작시키는 것이 바람직하다. 이것을 실현하기 위하여 종래에는 CCD를 액상질소로써 냉각시켰다. 표준압력에서, 액상질소는 약 -196℃의 온도에서 기화한다. 그러므로, CCD 촬상장치는 200℃ 이상의 온도변화에 견딜 수 있어야 한다. 이것은 규소다이와 기계적 지지층 사이의 열팽창계수가 양호하게 거의 일치되어야 한다는 것을 의미하며, 한편 팽창 및 수축에 차이가 있으면 규소다이를 손상시킨다.
규소다이와 지지층의 팽창계수가 완전히 일치해야만 하는 것은 아니다. 왜냐하면, 다이의 후면의 약간의 만곡은 허용될 수 있기 때문이다. 그러나, 허용될 수 있는 만곡정도는 매우 작고, 특히 지지층의 도포가 웨이퍼의 승온을 수반하면 더욱 작으므로, 웨이퍼가 실온으로 냉각되어 만곡되면, 만곡된 웨이퍼를 박형화하는 것은 곤란하게 된다.
미합중국 특허 제4,422,091호에 있어서, 헤테로에피택셜(heteroepitaxial) 비화칼륨기술을 이용하여 형성된 CCD 촬상장치는, 예를 들면 에폭시접착제나 접착합금을 이용하여 다이에 접착된 몰리브덴, 알루미늄 또는 유리판에 의해 박형화 하는 공정중에 지지되어야 한다는 것이 제안되어 있다. 또한, 상기 특허 제4,422,091호에는 자체에 신호조정 및 증폭회로가 내장된 GaAs 또는 Si 칩을 이용하여 박형화하는 공정중에 CCD 다이를 지지하는 것을 제안하고 있다.
본 발명의 바람직한 실시예에 있어서, 박형화될 판상규소체는 그 한면에 최소한 약 40중량% 이상의 미세한 실리카로 이루어지는 기계적 지지코팅을 도포하고, 이 코팅을 처리하여 규소체에 접착하여 경질의 기계적 지지물질을 형성함으로써 보강된다.
다음에, 본 발명에 대하여 첨부 도면에 따라서 상세히 설명한다.
제1도에 나타낸 CCD 다이(2)는 종래의 MOS 기술을 이용하여 도프되지 않은 규세웨이퍼로부터 제조되며, 다이 앞면으로부터 웨이퍼 p형 불순물을 주입하여 p형층(6)을 형성하고, 다음에 n형 불순물을 주입하여 n형 채널층(4)을 형성한다. n형 불순물의 농도는 층(6)의 소자영역위에 결합되는 소자영역(12)를 형성하도록 채널에 따라서 제어방법을 변화시킨다. 전형적으로, 다이는 약 250,000∼4,000,000소자(영역 12+결합된 영역 14)로 된 직방형 또는 정방형 어레이로 이루어지며, 각 소자는 길이가 다이의 제1표면에 수직으로 약 5∼150㎛이고, 소자의 처리면에서 약 50∼150㎛×50∼150㎛의 공간을 점하고 있다. CCD의 앞면은 약 2.75㎜∼약 5㎝이며, 1∼9개의 동일한 소자가 통상 4인치(약 10㎝) 직경 웨이퍼의 처리가능한 면적을 점한다.
웨이퍼의 앞면에는 산화규소층(8) 및 몰리브덴이나 텅스텐과 같은 내화금속층(10)이 배설되어 있다. 이 층(10)은 그 노출면에서 부동태화된다. 이 기술분야에서 숙련된 사람은 층(8)과 층(10)은 통상 연속이 아니지만, 패터닝되어 있으므로, 규소의 앞면의 상이한 영역에 있어서, 2산화 규소와 부동태화금속은 노출된다는 것을 알 수 있을 것이다. 그러나, 패터닝의 성질은 본 발명과는 관계가 없으며, 따라서 패터닝에 대하여는 상세히 설명하지 않는다. 또한, 어떤 부분의 치수는 도시를 명료하게 하기 위하여 도면에서 실제보다 크게 나타냈다는 것을 알 수 있을 것이다.
종래의 MOS 기술을 이용한 웨이퍼의 처리와 관련된 청정, 마스킹, 주입, 확산, 산화 및 금속화의 통상의 단계를 완료한 후, 웨이퍼를 그 앞면에서 약 10㎛의 깊이로 스크라이브하여 잉여웨이퍼물질 및 동일 웨이퍼위에 있는 다른 CCD 다이로부터 각 CCD 다이를 나중에 분리할 수 있도록 하고, 보강코팅(16)을 처리된 웨이퍼의 앞면위에 도포한다. 코팅물질은 용해되어 다이의 앞면에 접착하는 경질의 물질을 형성하는 실리카계 유리로 이루어지는 것이 바람직하다. 적합한 유리는 약 40∼60중량%의 실리카를 함유한 붕규산유리라는 것을 알았다. 이 유리내의 규소(약 18∼약 28중량%)의 비율이 비교적 높은 것은 다이의 열팽창계수와 유리의 열팽창계수가 양호하게 거의 일치되도록 하려는 것이다. 사용할 특정의 붕규산유리를 선택하여 CCD의 내화금속화가 저화되는 온도 이하의 용해온도를 가지도록 한다.
붕규산유리는 니트로셀루로스 및 용매의 용액에 녹아있는 연마유리의 페이스트 또는 슬러리형태로 처리된 웨이퍼의 앞면에 도포된다. 이 페이스트는 약 30∼약 60밀(1밀은 0.001인치 또는 약 0.025㎜임)의 두께로 도포되며, 이 코팅의 두께는 약 10밀 이내로 균일하게 한다. 코팅의 두께 및 균일성을 위해 독터블레이드(doctor blade)를 이용하는 것이 바람직하다. 웨이퍼는 약 1.4㎜의 균일 또는 동일한 높이로 플랫폼의 표년위에 형성된 2개의 좁은 리지사이의 수평플랫폼 상에 그 앞면이 윗쪽으로 위치된다. 웨이퍼의 앞면에 연마유리와 액상유리의 슬러리를 도포하고, 직선의 에지를 가진 금속 블레이드가 리지사이의 간극을 연결하는 직선의 에지에 위치된다. 이 블레이드는 슬러리 위를 주행하여, 리지의 높이와 웨이퍼의 두께사이의 차와 동일한 두께로 균일하도록 웨이퍼의 앞면에 슬러리를 바른다. 웨이퍼의 두께가 20밀(약 0.5㎜)인 경우에 있어서, 슬러리층의 두께는 약 36밀(0.9㎜)로 한다. 다음에 웨이퍼를 오븐에 넣고, 약 360℃로 60분간 베이킹하여, 웨이퍼의 앞면위의 연마유리만을 남기고 용액을 제거한다. 오븐내의 온도를 약 700∼950℃(선택된 유리에 따라서)로 올려서 연마유리를 용해시킨다. 용해된 유리는 웨이퍼의 앞면에 견고하게 접착된다.
봉규산유리를 용해한 후, 웨이퍼를 실온(약20℃)까지 냉각시킨다. 실온에서, 4인치(약 10㎝) 직경의 웨이퍼는 그 앞면이 볼록하게 약간 만곡되지만 (코팅의 팽창계수는 규소의 팽창계수보다 약간 작음), 웨이퍼의 후면의 중심은 웨이퍼의 후면의 외주를 포함하는 평면으로부터 약 1밀 정도의 차일뿐 이다. 이와 같이 만곡이 매우 작으면, 웨이퍼를 박형화하는데 지장은 없다. 팽창계수가 거의 일치하는 것은 코팅이 다량의 규소를 포함하고 있기 때문이다.
냉각된 웨이퍼는 처리면의 반대쪽 면, 즉 후면(18)으로부터 스크라이브된 선이 보일 때까지 박형화되고, 다음에 웨이퍼와 코팅은 스크라이브된 선에 따라서 절단되어, 잉여물질을 제거하고, 1개 이상의 CCD 다이를 형성할 경우에는, 각각의 CCD 다이를 분리한다. 잉여물질을 제거하고, 필요한 경우에는(그러나 부착된 코팅은 그대로 둠)각각의 CCD 다이를 분리한 후, CCD는 종래 기술을 이용하여 패키지된다.
액상질소온도(-196℃)까지 다이와 유리코팅을 냉각해도, 허용되지 않을 정도의 CCD 다이의 왜곡은 관측되지 않으며, 다이는 유리코팅에 부착된 그대로 있다.
본 발명은 전술한 특정방법 및 장치에 제한 되는 것은 아니며, 다음의 특허청구의 범위에 정의된 본 발명의 범위를 일탈하지 않고, 그 범위내에서 여러 가지 변형을 가할 수 있다는 것을 알 수 있을 것이다.

Claims (10)

  1. 최소한 18중량% 이상의 규소의 성분으로 이루어지는 코팅물질을 준비하고, 규소체의 표면에 미세한 코팅물질을 도포하고, 이 코팅물질을 처리하여 상기 규소체의 표면에 접착하여 경질의 기계적 지지물질을 형성하는 것을 특징으로 하는 규소체의 보강방법.
  2. 제1항에 있어서, 상기 코팅물질은 실리카계 물질인 것을 특징으로 하는 규소체의 보강방법.
  3. 제2항에 있어서, 상기 코팅물질은 붕규산유리이며, 코팅물질의 처리는 유리를 용해하여 이루어지는 것을 특징으로 하는 규소체의 보강방법.
  4. 접착제를 사용하지 않고 직접 접촉에 의하여 규소체의 표면에 부착되며, 최소한 18중량% 이상의 규소의 성분으로서 이루어지는 용해 가능한 물질의 기계적 지지코팅으로 이루어지는 것을 특징으로 하는 규소체.
  5. 제4항에 있어서, 상기 코팅물질은 붕규산 유리인 것을 특징으로 하는 규소체.
  6. 규소판상체의 한 주면에 최소한 18중량% 이상의 미세한 규소물질의 붕규산유리의 성분으로서 이루어지는 코팅을 형성하고, 이 붕규산유리를 용해하여 상기 판상체에 직접 접착하여 기계적 지지코팅을 형성하고, 상기 반대쪽 주면으로부터 이 판상체를 박형화하는 것을 특징으로 하는 규소판상체의 박형화 방법.
  7. 규소판상체의 한 주면에 접착된 내화금속층을 가진 규소판상체의 박형화 방법에 있어서, 상기 내화금속층 위에 미세한 40중량%의 규소를 포함하는 붕규산유리의 코팅을 도포하고, 내화금속의 융점 이하의 온도에서 코팅물질을 용해하여 내화금속과 직접 접착하여 기계적 지지코팅을 형성하고, 상기 규소판상체의 반대쪽 주면으로부터 이 규소판상체를 박형화하여 이루어지는 것을 특징으로 하는 규소판상체의 박형화 방법.
  8. 제7항에 있어서, 상기 코팅은 슬러리 또는 페이스트의 형태로 도포되는 것을 특징으로 하는 규소판상체의 박형화 방법.
  9. 한면에 금속과 2산화실리콘의 패턴을 갖는 규소체의 보강방법에 있어서, 최소한 18중량% 이상의 규소로 이루어지는 미세한 물질로서 금속 및 2산화규소를 모두 웨트하는 액체를 형성하기 위하여 상기 금속의 융점 이하의 온도에서 용해될 수 있으며, 냉각에 의하여 상기 금속 및 2산화규소에 접착되는 경질의 균질 물질을 형성하는 미세한 물질을 준비하고, 상기 규소체의 한면에 상기 물질의 코팅을 도포하고, 상기 금속의 융점 이하의 온도에서 미세한 물질을 용해하고, 상기 규소체와 용해물질을 냉각시키는 것을 특징으로 하는 규소체의 보강방법.
  10. 제2항에 있어서, 상기 코팅물질은 최소한 40중량% 이상의 실리카를 함유하는 것을 특징으로 하는 규소체의 보강방법.
KR1019860003667A 1985-05-31 1986-05-12 규소웨이퍼 보강재 및 보강방법 KR970000416B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US74010285A 1985-05-31 1985-05-31
US740102 1985-05-31
US740,102 1985-05-31

Publications (2)

Publication Number Publication Date
KR860009499A KR860009499A (ko) 1986-12-23
KR970000416B1 true KR970000416B1 (ko) 1997-01-09

Family

ID=24975044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860003667A KR970000416B1 (ko) 1985-05-31 1986-05-12 규소웨이퍼 보강재 및 보강방법

Country Status (5)

Country Link
EP (1) EP0203591B1 (ko)
JP (1) JPH0693448B2 (ko)
KR (1) KR970000416B1 (ko)
CN (1) CN86103467B (ko)
DE (1) DE3685858T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4892842A (en) * 1987-10-29 1990-01-09 Tektronix, Inc. Method of treating an integrated circuit
US4918505A (en) * 1988-07-19 1990-04-17 Tektronix, Inc. Method of treating an integrated circuit to provide a temperature sensor that is integral therewith
AU736457B2 (en) * 1997-08-27 2001-07-26 Sphelar Power Corporation Spherical semiconductor device and the manufacture method for the same and spherical semiconductor device material
US6350664B1 (en) 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US6900534B2 (en) 2000-03-16 2005-05-31 Texas Instruments Incorporated Direct attach chip scale package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3437527A (en) * 1966-10-26 1969-04-08 Webb James E Method for producing a solar cell having an integral protective covering
US3460003A (en) * 1967-01-30 1969-08-05 Corning Glass Works Metallized semiconductor device with fired-on glaze consisting of 25-35% pbo,10-15% b2o3,5-10% al2o3,and the balance sio2
JPS4836214A (ko) * 1971-09-11 1973-05-28
NL7604951A (nl) * 1976-05-10 1977-11-14 Philips Nv Glas voor het passiveren van halfgeleider- inrichtingen.
US4321747A (en) * 1978-05-30 1982-03-30 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a solid-state image sensing device
US4422091A (en) * 1981-01-19 1983-12-20 Rockwell International Corporation Backside illuminated imaging charge coupled device
JPS59117219A (ja) * 1982-12-24 1984-07-06 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0642472B2 (ja) * 1983-10-15 1994-06-01 ロ−ム株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN86103467B (zh) 1988-09-14
EP0203591A3 (en) 1988-07-20
EP0203591A2 (en) 1986-12-03
EP0203591B1 (en) 1992-07-01
CN86103467A (zh) 1986-11-26
KR860009499A (ko) 1986-12-23
DE3685858T2 (de) 1993-02-04
DE3685858D1 (de) 1992-08-06
JPH0693448B2 (ja) 1994-11-16
JPS6230373A (ja) 1987-02-09

Similar Documents

Publication Publication Date Title
US4946716A (en) Method of thinning a silicon wafer using a reinforcing material
US8728921B2 (en) Method for fabricating semiconductor components having lasered features containing dopants
US4196508A (en) Durable insulating protective layer for hybrid CCD/mosaic IR detector array
KR970000416B1 (ko) 규소웨이퍼 보강재 및 보강방법
JPH0629506A (ja) 半導体エネルギー検出器
GB2113467A (en) Infra-red detector
US6933585B2 (en) Color image sensor on transparent substrate and method for making same
US6960483B2 (en) Method for making a color image sensor with recessed contact apertures prior to thinning
JPH06196680A (ja) 半導体エネルギー検出器とその製造方法
JPH0645574A (ja) 半導体エネルギー検出器
US3661741A (en) Fabrication of integrated semiconductor devices by electrochemical etching
JP2907125B2 (ja) 裏面照射型固体撮像素子の製造方法
US5252850A (en) Apparatus for contouring a semiconductor, light responsive array with a prescribed physical profile
EP0735576A3 (en) Integrated circuit fabrication
US3535773A (en) Method of manufacturing semiconductor devices
US4923825A (en) Method of treating a semiconductor body
US6214646B1 (en) Soldering optical subassemblies
RU2127472C1 (ru) Способ изготовления полупроводникового фотопреобразователя
Lesser Back-illuminated large-format Loral CCDs
JPS621234A (ja) シリコン半導体装置
JP7477285B2 (ja) 半導体装置、および半導体装置の製造方法
JPH0645575A (ja) 半導体エネルギー検出器の製造方法
KR940009647B1 (ko) 고체 촬상소자의 제조방법
EP0383816B1 (en) Process methodology for two-sided fabrication of devices on thinned silicon
Winzenread et al. Improved uniformity in thinned scientific CCDs

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

Free format text: TRIAL NUMBER: 1994201001975; APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031219

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee