JPH0693448B2 - 薄型シリコンウエハ補強形成方法 - Google Patents

薄型シリコンウエハ補強形成方法

Info

Publication number
JPH0693448B2
JPH0693448B2 JP61125589A JP12558986A JPH0693448B2 JP H0693448 B2 JPH0693448 B2 JP H0693448B2 JP 61125589 A JP61125589 A JP 61125589A JP 12558986 A JP12558986 A JP 12558986A JP H0693448 B2 JPH0693448 B2 JP H0693448B2
Authority
JP
Japan
Prior art keywords
wafer
die
silicon
ccd
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61125589A
Other languages
English (en)
Other versions
JPS6230373A (ja
Inventor
ブライアン・リー・コーリー
Original Assignee
サイエンティフィック・イメージング・テクノロジーズ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サイエンティフィック・イメージング・テクノロジーズ・インコーポレイテッド filed Critical サイエンティフィック・イメージング・テクノロジーズ・インコーポレイテッド
Publication of JPS6230373A publication Critical patent/JPS6230373A/ja
Publication of JPH0693448B2 publication Critical patent/JPH0693448B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Light Receiving Elements (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は薄型シリコンウエハ補強形成方法に関する。
〔従来技術とその問題点〕 CCDの一形式は、従来のMOS技法を用いてシリコンダイの
前面(ダイを処理するる方の面)の下に埋込み型チャン
ネルを形成する。このチャンネルは素子領域様のリニア
アレイで構成され、各領域は例えば3個の制御された電
位深さの電位レベルを含む明確に定めた電位断面を有す
る。クロック用電極構体はダイの前面上に形成され、こ
のクロック電極機体に選択された電位を印加すると、特
定の素子領域に存する電荷はシフトレジスタの如く素子
領域のリニアアレイを順次進み、チャンネルの出力電極
から取出される。チャンネルへの電荷はチャンネルの出
力電極と反対端にある入力電極から注入してもよく、ま
た光電的に発生してもよい。よって、チャンネル層の下
の基板(サブストレート)に電磁放射を入射すると、導
電電子が発生し、これら導電電子はチャンネル層に入り
高電位の2領域間で定められる電位層内に閉じ込められ
る。導電電子の拡散長は十分に短く、基板内で発生した
導電電子はそれが発生された基板領域のすぐ上の素子領
域を越えて拡散通過することはない。
CCDは複数の埋込みチャンネルにより構成できる。斯る
多重チャンネルCCDの一応用は、ソリッドステートイメ
ージャ(固体撮像装置又は光電変換器)である。CCDが
作られるダイをその背面(前面と反対の面)から削って
薄くし、背面がチャンネル層にできる限り近づくように
する。このダイをその背面がカメラの結像面と一致する
ようになし、カメラレンズがイメージをダイの背面に形
成するようにする。CCDは例えば夫々512素子領域を有す
る512の平行チャンネルとなし、512×512素子領域のア
レイがダイの背面、即ち受像面を512×512絵素即ちピク
セルに分ける。特定の1ピクセルに入射する光エネルギ
ーの強度はチャンネル層の関連素子領域における電子密
度に影響する。よって、素子領域から転送され、究極的
にはCCDから取出される電子の数はピクセルに入射する
光の強度を表わす。クロックパルスのタイミングをCCD
の照明に応じて制御することにより、、CCDはその受像
面の光強度、即ちカメラレンズで形成されたイメージの
分布を表わす電気信号の発生に使用できる。
チャンネル層とダイの基板間のインターフェースはダイ
の第1面の下方約5μmと150μmの物理的な深さ範囲
にあり、光電的に発生した導電電子のチャンネル内への
拡散を最大にするには、シリコンダイの厚さを約10μm
〜160μmの範囲にするのが好ましい。未処理シリコン
ウェハは処理中に自己支持型となるよう十分厚くしなけ
ればならないので約1mmであり、このことは160μm以下
の厚さのダイを得るるためにはウェハを削って薄くする
必要があることを示している。
シリコンウェハを薄くする従来の方法には研磨またはエ
ッチングがある。しかし、ウェハを250μm以下に薄く
するには、ウェハに機械的な支持または補強を行なう必
要があり、これには従来ワックス支持持層を使用してい
る。ワックスを溶融してウェハの前面に注ぎ、そしてウ
ェハ背面を薄くする。しかし、従来使用しているワック
スはウェハに特によく付着せず、ウェハを160μm以下
に薄くするとシリコンダイはワックス層から剥れ落ちる
ことがしばしばあった。ダイが剥れ落ちなかったとして
も、ワックス層が局部的に剥離してダイの背面は平面と
はならず、不良品となることがある。
また、CCD中に発生する暗電流を最小にするには、CCDを
低温で動作するのが好ましい。これを実行するには、CC
Dを液体窒素を用いて冷却している。標準気圧(1気
圧)下では、液体窒素は約−196℃で気化する。従っ
て、CCDイメージャは200℃以上の温度変化に耐えること
が必要である。このことは、シリコンダイと機械的支持
層の熱膨張率はよく一致している必要があり、さもなけ
れば熱膨張及び収縮によりシリコンダイを破損すること
があることを示す。
シリコンダイと支持層の熱膨張率は、シリコンダイの背
面に僅かの反りがあっても問題ないので、完全に一致す
る必要はない。しかし、許容可能な反りの程度は微小で
あって、特に支持層の形成にウェハを高温に加熱する必
要がある場合には、周囲温度に戻すと反りが生じ、反っ
たウェハを薄くするのは困難であるので、膨張率の差異
の問題はクリティカルとなる。
米国特許第4,422,091号公報にはヘテロエピタキシャル
形ガリウム砒素(GaAs)技術を用いて製造するCCDイメ
ージャは、ウェハを薄くする作業中モリブデン、アルミ
ニウム又はガラス板をダイにエポキシ又は固着合金を用
いて固着し支持すべきことを提案している。また、同米
国特許には、CCDダイを薄くする作業中それ自体に信号
コンディショニング及び増幅回路が形成されているGaAs
又はシリコンチップを用いて支持することを提案してい
る。しかしこれらの従来の支持ないし補補強手段は不十
分である。
本発明の目的は、200℃以上の温度変化にも歪むことが
なく、厚さが10μm〜160μmの薄型シリコンウエハを
十分な強度で形成する方法を提供することである。
〔発明の概要〕
本発明の薄型シリコンウエハ補強形成方法によれば、先
ず、少なくとも約0.5mmの厚さのシリコン基板の一方の
主面上に、重量比が少なくとも約18%のシリコンを含有
するホウケイ酸ガラスの補強コーティング層を形成す
る。次に、この該補強コーティング層を上記シリコン基
板に溶着する。その後、シリコン基板の反対側の第2の
主面側から上記シリコン基板を約10μm乃至160μmの
厚さまで薄く形成する。この時、補強コーティング層及
び上記シリコン基板の熱膨張係数が略等しくなる。
この結果、大幅な温度変化にも問題となるような歪は発
生しない上に、シリコン基板を薄く形成する際の物理的
強度も補強コーティング層により適切に維持される。
〔実施例〕
第1図に示すCCDダイ(2)は未ドーピングのウェハを
用いて従来のMOS技法で製造される。まず、ウェハの前
面からP形不純物を注入してP形層(6)を形成し、次
にn形不純物を注入してn形チャンネル層(4)を形成
する。n形不純物の濃度はチャンネルに沿って制御して
可変し、層(6)の関連素子領域に重ねて同一素子領域
(12)を多数形成する。典型的には、ダイは約25万乃至
400万個の素子デバイス(領域(12)と関連領域(14)
の総和)から成る矩形又は正方形である。各素子デバイ
スはダイの第1面に垂直方向の深さが約5乃至150μm
であり、デバイスの処理面での占有面積は約50〜150μ
m×50〜150μmである。CCDの前面は1辺が約2.75mm乃
至約5cmであり、典型的な直径4インチ(約10cm)のウ
ェハの処理可能面には1乃至9個の同じデバイスが形成
される。
ウェハの前面上には二酸化化シリコン層(8)とモリブ
デン又はタングステン等の耐熱性金属層(10)が形成さ
れる。層(10)の露出面はパッシベーション処理され
る。当業者には層(8)と(10)は普通連続ではなくパ
ターン化され、シリコン前面の異なる場所では二酸化シ
リコン及びパッシベーション処理された金属が露出して
いることが理解されよう。しかし、パターン化自体は本
発明の要旨には関係ないので、ここではその詳細につい
ては示さないこととする。また図面中、各部分の寸法比
は実際のとおりではなく、理解し易いように任意に変更
して示している。
通常の洗浄、マスキング、不純物注入、拡散、酸化及び
メタライゼーション等の従来のMOS技法によるウェハ処
理工程の完了後、ウェハの前面を深さ約10μmにスクラ
イブし、後工程でCCDダイから不要部分を切り離した
り、同じウェハ上に形成した各CCDダイスを切り離すこ
とができるようにする。そして、補強コーティング(1
6)を処理したウェハ前面上に形成する。コーティング
材料は溶融するとダイ前面に固着硬化する如き硅素系ガ
ラスであるのが好ましい。好適なガラスは重量比約40乃
至60%の硅素を含むホウケイ酸ガラスであることが判明
した。このガラス中の比較的多量の硅素(重量比約18乃
至28%)により、このガラスとダイの熱膨張率は極めて
よく一致する。ここで使用した特定のホウケイ酸ガラス
はCCDの耐熱性メタライゼーションの特性劣化が生じる
温度以下の溶融温度のものを選定した。
このホウケイ酸ガラスをニトロセルローズと溶媒とのビ
ヒクル(塗膜形成用の液状体)中に粉砕ガラスのペース
ト又はスラリ状にして処理されたウェハ前面に注ぐ。こ
のペーストは約30乃至60ミル(1ミル=1/1000インチ=
0.025mm)の深さに注ぎ、コーティング厚さを約10ミル
内の均一性にする。コーティングの厚さと一様性はドク
ターブレードを用いることにより制御可能である。ウェ
ハは前面を上にして水平台上の高さが約1.4mmの一様な
2個の隆起部間に載置する。粉砕したガラスと液状ビヒ
クルのスラリをウェハの前面に注ぎ、直線状の端部を有
する金属ブレードをこの隆起部間にわたす。このブレー
ドを走らせてスラリをウェハ前面に拡散させてウェハの
厚さと隆起部の高さの差で決まる一様な深さのスラリを
ウェハ前面全体に形成する。ウェハの厚さが20ミル(約
0.5mm)の場合には、スラリの厚さは約36ミル(0.9mm)
になる。次にウェハをオーブンに入れて約360℃で60分
間焼成してビヒクルを飛ばし、ウェハ前面には粉砕した
ガラスのみを残す。オーブン中の温度を焼く700乃至950
℃(選択したガラスに依る)上昇して粉砕ガラスを溶融
する。この溶融ガラスはウェハの前面に固着する。
ホウケイ酸ガラスの溶融後、ウェハ温度を約20℃の室温
に下げる。この周期温度では、直径4インチのウェハは
その前面を凸にして僅かに反る(コーティングの熱膨張
率がシリコンのそれより僅かに小さい)が、ウェハの背
面の中心はその周縁面より僅か1ミル程度である。この
程度の微小な反りは、ウェハを薄くする作業を阻害しな
い。熱膨張率が極めて近似するのは、コーティング中に
ウェハと同じシリコンを多量に含む為である。
低温に戻ったウェハは処理した面と反対面、即ち背面
(18)から、上述したスクライブ線が見える迄削る。そ
の後ウェハとコーティングをスクライブ線に沿って切
り、余分な材料や、2以上のCCDダイが形成されている
場合には各CCDダイスを分離する。この切り離し操作
後、コーティングが付されたままのCCDを従来技法によ
りパッケージする。
ダイスとガラスコーティングを液体窒素の気化温度(−
196℃)に下げても、CCDダイのねじれは生じず、ダイと
ガラスコーティングは固着したままであることが確認で
きた。
尚、以上の説明は本発明の好適一実施例につき行なった
ものであるが、本発明は斯る実施例のみに限定すべきで
ないこと勿論である。また本発明の要旨を逸脱すること
なく当業者には種々の変形変更が可能であることが理解
されよう。
〔発明の効果〕
本発明によれば、ホウケイ酸ガラスの補強コーティング
層をシリコン基板上に溶着させてからシリコン基板の反
対側から10〜160μm程度の厚さまで歪や破損がなく、
薄くすることが出来る。また、補強コーティング層とシ
リコン基板との熱膨張係数を略等しくしているので、20
0℃を超えるような温度変化にも十分に耐えることが可
能になる。
【図面の簡単な説明】
第1図は埋込みチャンネル型CCDの一部断面図、第2図
はダイに固着したコーティング層を示す図、第3図はダ
イを薄くした後の図を示す。 (2)はシリコンウェハ、(16)は補強用コーティング
層、(8)は二酸化シリコン層、(10)は耐熱性金属層
である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/796 31/10 8422−4M H01L 31/10 A

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】少なくとも約0.5mmの厚さのシリコン基板
    の一方の主面上に、重量比が少なくとも約18%のシリコ
    ンを含有するホウケイ酸ガラスの補強コーティング層を
    形成し、 該補強コーティング層を上記シリコン基板に溶着し、 上記シリコン基板の第2の主面側から上記シリコン基板
    を約10μm乃至160μmの厚さまで薄く形成し、 上記補強コーティング層及び上記シリコン基板の熱膨張
    係数が略等しいことを特徴とする薄型シリコンウエハ補
    強形成方法。
JP61125589A 1985-05-31 1986-05-30 薄型シリコンウエハ補強形成方法 Expired - Fee Related JPH0693448B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US74010285A 1985-05-31 1985-05-31
US740102 1985-05-31

Publications (2)

Publication Number Publication Date
JPS6230373A JPS6230373A (ja) 1987-02-09
JPH0693448B2 true JPH0693448B2 (ja) 1994-11-16

Family

ID=24975044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61125589A Expired - Fee Related JPH0693448B2 (ja) 1985-05-31 1986-05-30 薄型シリコンウエハ補強形成方法

Country Status (5)

Country Link
EP (1) EP0203591B1 (ja)
JP (1) JPH0693448B2 (ja)
KR (1) KR970000416B1 (ja)
CN (1) CN86103467B (ja)
DE (1) DE3685858T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4892842A (en) * 1987-10-29 1990-01-09 Tektronix, Inc. Method of treating an integrated circuit
US4918505A (en) * 1988-07-19 1990-04-17 Tektronix, Inc. Method of treating an integrated circuit to provide a temperature sensor that is integral therewith
WO1999010935A1 (en) * 1997-08-27 1999-03-04 Josuke Nakata Spheric semiconductor device, method for manufacturing the same, and spheric semiconductor device material
US6350664B1 (en) 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US6900534B2 (en) 2000-03-16 2005-05-31 Texas Instruments Incorporated Direct attach chip scale package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3437527A (en) * 1966-10-26 1969-04-08 Webb James E Method for producing a solar cell having an integral protective covering
US3460003A (en) * 1967-01-30 1969-08-05 Corning Glass Works Metallized semiconductor device with fired-on glaze consisting of 25-35% pbo,10-15% b2o3,5-10% al2o3,and the balance sio2
JPS4836214A (ja) * 1971-09-11 1973-05-28
NL7604951A (nl) * 1976-05-10 1977-11-14 Philips Nv Glas voor het passiveren van halfgeleider- inrichtingen.
US4321747A (en) * 1978-05-30 1982-03-30 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a solid-state image sensing device
US4422091A (en) * 1981-01-19 1983-12-20 Rockwell International Corporation Backside illuminated imaging charge coupled device
JPS59117219A (ja) * 1982-12-24 1984-07-06 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0642472B2 (ja) * 1983-10-15 1994-06-01 ロ−ム株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS6230373A (ja) 1987-02-09
EP0203591B1 (en) 1992-07-01
DE3685858T2 (de) 1993-02-04
EP0203591A2 (en) 1986-12-03
DE3685858D1 (de) 1992-08-06
CN86103467B (zh) 1988-09-14
EP0203591A3 (en) 1988-07-20
KR860009499A (ko) 1986-12-23
KR970000416B1 (ko) 1997-01-09
CN86103467A (zh) 1986-11-26

Similar Documents

Publication Publication Date Title
US4946716A (en) Method of thinning a silicon wafer using a reinforcing material
EP0165971B1 (en) Method of making a bipolar junction transistor
US4100672A (en) Method of preparation of SOS extrinsic infrared detector and read-out device
US3607466A (en) Method of making semiconductor wafer
US3546542A (en) Integrated high voltage solar cell panel
JPH0693448B2 (ja) 薄型シリコンウエハ補強形成方法
US3810796A (en) Method of forming dielectrically isolated silicon diode array vidicon target
EP0144264B1 (fr) Photo-diode à l'antimoniure d'indium, et procédé de fabrication
US6933585B2 (en) Color image sensor on transparent substrate and method for making same
US3716765A (en) Semiconductor device with protective glass sealing
JP2907125B2 (ja) 裏面照射型固体撮像素子の製造方法
JPH06326293A (ja) 光検出装置
US3661741A (en) Fabrication of integrated semiconductor devices by electrochemical etching
EP0178664A2 (en) Solid state image sensing device and method for making the same
US4923825A (en) Method of treating a semiconductor body
FR2483685A1 (fr) Transistor de puissance a effet de champ (fet) du type v-mos a grille maillee
US3805126A (en) Charge storage target and method of manufacture having a plurality of isolated charge storage sites
US6469329B1 (en) Solid state image sensing device and method of producing the same
JPS6213085A (ja) 光検知装置の製造方法
US3579012A (en) Imaging device with combined thin monocrystalline semiconductive target-window assembly
US3687745A (en) Light-sensitive storage device including diode array and method for producing the array
JPS621234A (ja) シリコン半導体装置
US4061916A (en) Silicon-insulator-polysilicon infrared imaging device and method of making same
KR940009647B1 (ko) 고체 촬상소자의 제조방법
JPH05343727A (ja) 赤外線検出器および製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees