FR2828009A1 - Methode de realisation de bossages presentant des performances thermomecaniques ameliorees - Google Patents

Methode de realisation de bossages presentant des performances thermomecaniques ameliorees Download PDF

Info

Publication number
FR2828009A1
FR2828009A1 FR0109879A FR0109879A FR2828009A1 FR 2828009 A1 FR2828009 A1 FR 2828009A1 FR 0109879 A FR0109879 A FR 0109879A FR 0109879 A FR0109879 A FR 0109879A FR 2828009 A1 FR2828009 A1 FR 2828009A1
Authority
FR
France
Prior art keywords
interconnection
boss
bosses
electronic component
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0109879A
Other languages
English (en)
Other versions
FR2828009B1 (fr
Inventor
Clement Kaiser
Francis Bourrieres
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatec SA
Original Assignee
Novatec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatec SA filed Critical Novatec SA
Priority to FR0109879A priority Critical patent/FR2828009B1/fr
Publication of FR2828009A1 publication Critical patent/FR2828009A1/fr
Application granted granted Critical
Publication of FR2828009B1 publication Critical patent/FR2828009B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126—Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/085—Using vacuum or low pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

L'invention concerne un procédé de réalisation de bossages d'interconnexion (12) sur un composant électronique (1) qui présentent des caractéristiques thermomécaniques améliorées.Elle consiste à déposer un film isolant (7) qui représente au moins 10 % de la hauteur finale du bossage à réaliser, puis à percer ledit isolant au droit des plages d'accueil (2). Par la suite, on procède à la refusion de la crème à braser (9) précédemment déposée dans chaque trou (8) percé. Ainsi, on réalise par coalescence en une seule opération des bossages (12) de matière homogène dans tout leur volume qui sont brasés sur les plages d'accueil et leur forme ainsi que leur hauteur sont imposées par les trous (8).

Description

<Desc/Clms Page number 1>
METHODE DE REALISATION DE BOSSAGES PRESENTANT DES
PERFORMANCES THERMO-MECANIQUES AMELIOREES
Ce procédé trouve son application dans le domaine de la micro- électronique pour la réalisation de bossages servant à interconnecter un composant et un substrat. Il est particulièrement adapté à la fabrication de Wafer Level Chip Scale Package (WLCSP). Le but pour les WLSCP est de réaliser l'encapsulage ou le packaging et en particulier les bossages ou les interconnexions alors que les puces électroniques se présentent encore sous forme de wafer ou tranches de silicium avant sciage dudit wafer.
Une difficulté majeure lorsque l'on cherche à connecter une puce électronique sur un substrat résulte du différentiel de dilatation entre ces deux éléments. En effet, le silicium constituant la puce présente un coefficient de dilatation inférieur à 5 ppm/ C, alors que les substrats généralement utilisés pour accueillir la puce présentent un coefficient de dilatation supérieur à 15 ppm/ C. On comprend dès lors qu'une variation de température de l'ensemble substrat et puce va générer une contrainte sur l'interface entre ces deux éléments. Il est à noter que des contraintes mécaniques sur l'interface peuvent également résulter de la déformation du substrat sur lequel le composant électronique est monté. Or l'interface est dans la majorité des cas constituée de bossages se présentant sous forme de calottes sphériques ayant un diamètre souvent inférieur à 500u. Plusieurs techniques de formation de bossages existent et sont connues par l'homme de l'art : procédé C4, électrodéposition, sérigraphie de crème à braser plus refusion. Ces bossages généralement en étain-plomb sont fixés sur la puce par le biais d'une plage d'accueil brasable.
L'inconvénient des interconnexions ou bossages ainsi réalisés est qu'ils n'admettent pas de déformation du fait de leur petites dimensions et de leur nature, par conséquent les assemblages ainsi réalisés doivent en général subir une opération de sous remplissage qui consiste à coller la puce sur le substrat sur toute sa surface afin de minimiser ou de répartir les contraintes thermomécaniques.
Pour obvier à ce problème de dilatation différentielle plusieurs solutions sont apparues mais génèrent des coûts et un nombre d'opérations souvent importants ce qui réduit à néant du moins partiellement une partie des avantages des WLCSP ou des puces montées retournées.
<Desc/Clms Page number 2>
Ces solutions sont connues par l'homme de l'art : - Dans le brevet US 5,682, 061 il est proposé d'intercaler un élément déformable entre la puce et le bossage, - Dans une publication faite à SEMICON Europe 2001, une solution qui consiste à empiler deux billes l'une sur l'autre, la première étant enrobée par un encapsulant, a été présentée.
Ces solutions consistent à augmenter la distance entre la puce et le substrat et à garantir une certaine flexibilité pour encaisser les dilatations différentielles.
Une autre méthode intéressante a été proposée par IEP lors d'une publication faite à SEMICON Europe 2001, qui consiste à réaliser une colonne métallique dans un encapsulant puis de reporter ou de réaliser une calotte sphérique ultérieurement par dessus la dite colonne. L'inconvénient de cette dernière technique est encore une fois le nombre important d'étapes nécessaires à l'obtention de ces bossages avec buffer de stress ou bossages à performances thermomécaniques améliorées.
La présente invention vise à proposer une solution particulièrement bon marché pour obtenir un résultat équivalent.
La présente invention consiste en une méthode de réalisation de bossages d'interconnexion à performances thermomécaniques améliorées sur les plages d'accueil conductrices d'un composant électronique qui se caractérise essentiellement par les étapes suivantes : - Déposer un matériau isolant présentant une épaisseur d'au moins 10 % de la hauteur finale du bossage sur la surface dudit composant et que des trous sont pratiqués dans l'isolant au droit de chaque plage d'accueil, - Déposer un volume de crème à braser dans chaque dit trou, - Procéder à la refusion de la crème à braser précédemment déposée de sorte à réaliser en une seule opération, par coalescence de l'alliage présent dans la crème à braser, un bossage de matière homogène dans tout son volume qui est brasé sur la plage d'accueil et que ledit trou dans le film impose la forme et la hauteur au dit bossage.
Le matériau isolant permet d'augmenter artificiellement la hauteur du bossage pour une quantité d'alliage équivalente tout en limitant l'encombrement latéral dudit bossage. Les bossages ainsi réalisés présentent donc des caractéristiques
<Desc/Clms Page number 3>
thermomécaniques améliorées comme le montre l'équation de Coffin-Manson selon laquelle la fiabilité d'un assemblage dépend de la hauteur des bossages. A titre d'exemple, une épaisseur d'isolant de 100j. a donné de très bons résultats pour un composant au pas de 500j. Une épaisseur d'isolant qui représente environ 10 % du pas d'interconnexion, soit 25 % de la hauteur finale du bossage pour l'exemple traité, apporte une amélioration sensible. Plusieurs matériaux différents existent et pourront être utilisés pour réaliser le film isolant. A titre d'exemple non limitatif, l'homme de l'art connaît les films polyimides, les vernis photoimageables ou non, les films secs ou encore les résines époxy cuivrées ou non. Il va de soit que la méthode de réalisation des trous dans le film dépendra de la nature du film isolant utilisé et ne limite en rien le champ de la présente invention. Ils pourront être réalisés par gravure chimique, par gravure plasma, par perçage laser ou perçage mécanique. Il est à noter que dans certains cas, il peut être judicieux de pratiquer les trous avant la mise en place du film. En ce qui concerne la mise en place du film, plusieurs techniques existent selon le type de film : celui-ci pourra être laminé, pressé à chaud, sérigraphié ou appliqué à la tournette.
Le trou dans l'isolant permet par sa profondeur et son diamètre d'imposer la forme et la hauteur finale du bossage. En effet, sur une plage d'accueil la coalescence de l'alliage contenu dans un dépôt de crème à braser, conduit à la formation d'une calotte sphérique. Par contre la présence de l'isolant va permettre de déformer le bossage et de l'étirer. A cet effet, le diamètre du trou dans le film isolant doit être inférieur au diamètre que prendrait la calotte sphérique sans la présence de l'isolant. Ainsi selon l'invention le bossage présente un pied de forme sensiblement équivalente au trou pratiqué dans l'isolant et surmonté d'une calotte sphérique. Dans tous les cas, la hauteur finale du bossage ainsi obtenue est supérieure à celle du bossage de volume identique sans film isolant.
Selon une variante de l'invention, il est envisageable de métalliser les parois du trou dans l'isolant par tout moyen connu de l'homme de l'art afin de favoriser le mouillage par l'alliage en fusion. En effet, dans le cas de réalisation de bossages par refusion de crème à braser, c'est-à-dire par coalescence des particules d'alliages, les tensions superficielles sont telles, que l'accrochage sur la plage d'accueil métallisée n'est pas suffisante par rapport à la contrainte générée par le film isolant sur l'alliage en fusion. Ceci se traduit par une rupture du bossage alors qu'il est encore à l'état liquide.
<Desc/Clms Page number 4>
Pour parer à cet inconvénient, l'inventeur propose de métalliser le trou dans le film isolant préalablement au dépôt de crème à braser. Cette métallisation offre un double avantage car d'une part, elle favorise le mouillage de l'alliage en fusion dans le trou et d'autre part, après solidification de l'alliage, elle augmente la tenue mécanique du bossage sur le composant. L'alliage solidifié dans le trou de l'isolant constitue une carotte d'accrochage du bossage. Les modes de métallisation des trous sont connus par l'homme de l'art et sont utilisés pour la réalisation de micro-vias sur les circuits imprimés haute densité.
La crème à braser peut également être déposée selon différentes techniques connues par l'homme de l'art. Pour des raisons de coût, on favorisera des moyens collectifs de dépôts comme par exemple la sérigraphie à travers un masque ou un pochoir.
Dans la mesure où les trous à remplir dans le film isolant sont borgnes, il est avantageux selon une autre caractéristique de l'invention, de réaliser l'opération de sérigraphie sous vide afin d'assurer un contact entre la crème à braser et la plage d'accueil brasable. A cet effet, l'utilisation du dispositif de remplissage de cavités borgnes du même inventeur et faisant l'objet de la demande de brevet FRO009785 s'avère particulièrement efficace.
Le volume de crème à braser déposée au niveau de chaque trou doit être contrôlé et maîtrisé. En particulier, la crème à braser étant constituée généralement d'environ 50 % en volume d'alliage et du complément en partie organique, il est important que le volume de crème déposée par trou, corresponde à un volume d'alliage supérieur au volume du trou de sorte qu'après refusion et coalescence de la crème, le bossage d'alliage dépasse de la surface de l'isolant en vue de son interconnexion ultérieure.
D'autres caractéristiques de la présente invention apparaîtront lors de la description des figures suivantes.
En figure 1 est représenté un procédé de l'art antérieur tel que pratiqué par IEP, permettant de réaliser des bossages d'interconnexion
En figure 2 est représenté le procédé de réalisation de bossages d'interconnexion selon la présente invention.
<Desc/Clms Page number 5>
En figure 3, est représenté un comparatif entre une interconnexion de l'art antérieur et une interconnexion selon la présente invention pour un volume d'alliage équivalent.
En figure 4, est représenté une autre forme de réalisation de bossages selon la présente invention.
Comme cela est montré en figure 1, dans l'art antérieur il existe des procédés de réalisation de bossages d'interconnexion ayant des performances thermomécaniques améliorées. A titre d'exemple, le procédé proposé par lEP consiste à déposer des colonnes (3) sur des plages d'accueil (2) d'un substrat (1). Cette opération est typiquement faite par électrodéposition. Dans une deuxième étape, un produit d'encapsulation (4) permettra de recouvrir les colonnes (3) précédemment réalisées ainsi que le substrat (1). Puis il est procédé à un polissage de la surface à l'aide d'une meule (5) de manière à faire réapparaître les colonnes (3). Enfin il est procédé au dépôt de bossages (6) sur les colonnes (3) par un procédé classique connu par l'homme de l'art, par exemple par sérigraphie et refusion de crème à braser. Un problème lié à cette technique réside dans le fait que l'alliage utilisé pour réaliser la colonne (3) est différent de celui utilisé pour le bossage (6) et il faut donc réaliser un intermétallique entre ces deux éléments, d'où un risque de rupture à ce niveau.
La présente invention vise à proposer un procédé beaucoup plus simple et par conséquent moins onéreux de réalisation en une seule opération de refusion des bossages à performances thermomécaniques améliorées qui sont homogènes dans tout leur volume et sur toute leur hauteur. Comme cela est montré en figure 2, on commence par reporter un film isolant sur un substrat (1) doté de plages d'accueil brasables (2) et à percer des trous (8) dans le film au droit de chaque plage d'accueil. Comme cela a été précisé précédemment, le perçage peut être fait avant ou après report du film sur le substrat (1). Dans une deuxième opération, on dépose de la crème à braser (9) à l'aide d'un pochoir (10) grâce, par exemple mais sans que cela soit limitatif, à un dispositif de remplissage sous vide (11) du même inventeur et faisant l'objet d'une demande de brevet FRO009785. Finalement on procède à la refusion de la crème à braser qui conduit à la coalescence de l'alliage. Après refroidissement on obtient des bossages qui sont brasés sur les plages d'accueil et qui présentent une protubérance par rapport à la surface de l'isolant.
<Desc/Clms Page number 6>
De manière préférentielle, le film isolant utilisé présente une certaine souplesse pour permettre un conformage à la déformation lors d'une dilatation différentielle entre le composant et le substrat devant recevoir le composant. A titre d'exemple, un film présentant un module à la traction de l'ordre ou inférieur à 6 000 Mega Pascal a donné de très bon résultats en test.
En figure 3, sont représentées plusieurs interconnexions ayant un volume d'alliage équivalent. En 3a est représentée une interconnexion (12) conforme à la présente invention alors qu'elle est connectée par l'intermédiaire de la plage d'accueil (13) sur le substrat (14). En 3b, est représentée une autre interconnexion (12) selon la présente invention mais présentant une épaisseur d'isolant (7) environ deux fois moins importante. En 3c, est représentée une interconnexion selon l'art antérieur qui ne présente pas de performances thermomécaniques améliorées. Comme on peut le voir dans ce comparatif la hauteur de l'interconnexion est environ 30 % plus importante dans le cas de la présente invention pour une volume d'alliage équivalent.
Comme cela a été dit précédemment, l'épaisseur du film isolant doit être relativement important par rapport à la hauteur totale de bossage. Selon les essais effectués, l'épaisseur du film doit représenter au moins 10 % de la hauteur totale du bossage.
Selon une autre caractéristique de l'invention, il est possible d'utiliser une crème à braser contenant de l'alliage haute température (par exemple Pb-Sn 90-10) pour réaliser les bossages. Ainsi, le bossage ne repassera pas en fusion lors de l'interconnexion sur le substrat (14) et par conséquent il faudra un alliage d'apport afin de pouvoir le connecter sur la plage d'accueil (13). Dans ce cas, pour certaines applications, il peut être judicieux d'enlever le film isolant (7) après la formation des bossages par refusion. Le volume d'alliage déposé par le biais de la crème à braser n'a ici pas nécessairement besoin d'être supérieur au volume du trou (8) dans la mesure où le film isolant (7) est retiré après refusion. L'invention est donc un moyen économique de réalisation des bossages sous forme de colonnes.
Il apparaît dans les bossages de l'art antérieur que la rupture des interconnexions a lieu généralement au niveau de l'intermétallique ou de l'interface entre le bossage et la plage d'accueil du composant ou du substrat sur lequel le composant est interconnecté. Une première explication à cela peut être que
<Desc/Clms Page number 7>
l'intennétallique est de mauvaise qualité ou tout simplement inexistant ce qui se traduit par une tenue mécanique douteuse et non fiable. Cette raison mise à part, la rupture au niveau de l'interface s'explique également par le fait que d'une part l'intermétallique a une mauvaise résilience et est donc sensible aux chocs thermiques ou mécaniques et d'autre part que la section de bossage est la plus faible au niveau de l'intermétallique.
En effet, dans le cas de bossages fusibles, c'est-à-dire qui entrent en fusion lors de l'interconnexion, le poids du composant ainsi que les tensions superficielles de l'alliage en fusion ont tendance à écraser le bossage à l'état liquide alors que les plages d'accueil ont environ le diamètre du bossage ce qui se traduit par une interconnexion en forme de tonneau ainsi que représenté en figure 3c.
La présente invention vise à apporter une solution pour que l'interconnexion se déforme dans le domaine plastique de façon préférentielle dans sa zone médiane et dans la masse d'alliage et non au niveau des interfaces.
En effet, si le diamètre du trou dans le film isolant est inférieur ou égal au diamètre de la plage d'accueil devant recevoir le composant, la section de l'interconnexion est la plus faible au niveau de la surface du film isolant. Par conséquent sous l'effet de contraintes thermomécaniques l'interconnexion se déforme en priorité là où la contrainte est la plus importante, c'est-à-dire précisément là où la section est la plus faible, or dans cette zone l'alliage constituant l'interconnexion est ductile et supporte des déformations importantes avant rupture.
La figure 4 montre un autre mode de réalisation de bossages conformément à la présente invention, qui met en oeuvre des techniques utilisées pour la réalisation de micro-vias sur les circuits imprimés haute densité. En 4a, on applique un film isolant (7) sur le composant (1) présentant des plages d'accueil (2). L'application peut se faire selon différents moyens comme par exemple la sérigraphie, la tournette ou le laminage et le pressage à chaud. Dans un deuxième temps, comme cela est montré en 4b, des trous (8) sont pratiqués dans le film isolant (7) au droit des plages d'accueil (2), ces trous sont généralement réalisés par perçage laser. L'étape suivante en 4c, consiste à métalliser les trous (8) par exemple par un dépôt électrolytique (15) qui pourra être fait grâce à des courants pulsés pour atteindre des ratios, épaisseur d'isolant (E) divisé par le diamètre du trou, supérieurs à 0, 7. Enfin en 4d, sont représentés les bossages (12) obtenus après dépôt de crème à braser et refusion de cette dernière. Comme on peut le
<Desc/Clms Page number 8>
voir les bossages présentent une hauteur H supérieure que pour le cas représenté en pointillé où l'isolant (7) est absent. Pour être efficace et apporter une amélioration sensible de la fiabilité, il faut que l'épaisseur du film isolant E, apposé sur le composant, représente au moins 10 % de la hauteur finale H du bossage.

Claims (8)

Revendications
1) Procédé de réalisation de bossages d'interconnexion (12) à performances thermomécaniques améliorées sur les plages d'accueil conductrices (2) d'un composant électronique (1) caractérisé en ce qu'il consiste à : - Déposer un matériau isolant (7) présentant une épaisseur d'au moins 10 % de la hauteur finale du bossage sur la surface dudit composant et que des trous (8) sont pratiqués dans l'isolant au droit de chaque plage d'accueil, - Déposer un volume de crème à braser (9) dans chaque dit trou, - Procéder à la refusion de la crème à braser (9) précédemment déposée de sorte à réaliser par coalescence en une seule opération, un bossage de matière homogène dans tout son volume qui est brasé sur la plage d'accueil et que ledit trou dans le film impose la forme et la hauteur au dit bossage.
2) Procédé de réalisation de bossages d'interconnexion (12) à performances thermomécaniques améliorées sur les plages d'accueil conductrices (2) d'un composant électronique (1) selon la revendication 1, caractérisé en ce que les trous (8) pratiqués dans le matériau isolant (7) soient métallisés de sorte à favoriser le mouillage par l'alliage en fusion.
3) Procédé de réalisation de bossages d'interconnexion (12) à performances thermomécaniques améliorées sur les plages d'accueil conductrices (2) d'un composant électronique (1) selon la revendication 1 ou 1 et 2, caractérisé en ce que la crème à braser (9) est déposée par une sérigraphie à travers un masque (10).
4) Procédé de réalisation de bossages d'interconnexion (12) à performances thermomécaniques améliorées sur les plages d'accueil conductrices (2) d'un composant électronique (1) selon la revendication 1 ou 1 et 2, caractérisé en ce que la crème à braser (9) est déposée par une sérigraphie sous vide.
5) Procédé de réalisation de bossages d'interconnexion (12) à performances thermomécaniques améliorées sur les plages d'accueil conductrices (2) d'un composant électronique (1) selon la revendication 1, caractérisé en ce que le film isolant (7) est enlevé après refusion de la crème à braser (9).
6) Bossage d'interconnexion (12) à performances thermomécaniques améliorées sur un composant électronique (1) comportant des plages d'accueil (2), caractérisé en ce qu'un film isolant (7) ayant une épaisseur d'au moins 10 % de la
<Desc/Clms Page number 10>
hauteur finale du bossage est apposé sur le dit composant et présente des trous (8) au droit des dites plages d'accueil et que ledit trou dans le film impose la forme et la hauteur au dit bossage qui est constitué, par coalescence, d'une matière homogène dans tout son volume.
7) Bossage d'interconnexion (12) à performances thermomécaniques améliorées sur un composant électronique (1) comportant des plages d'accueil (2) selon la revendication 6, caractérisé en ce que le trou (8) dans le film isolant (7) est métallisé.
8) Bossage d'interconnexion (12) à performances thermomécaniques améliorées sur un composant électronique (1) comportant des plages d'accueil (2) selon la revendication 6 ou les revendications 6 et 7 prises ensemble, caractérisé en ce que le diamètre du trou (8) dans le film isolant (7) est inférieur ou égal au diamètre de la plage d'accueil devant recevoir le composant de façon à favoriser la déformation ductile de l'interconnexion dans la masse lorsqu'elle est soumise à des contraintes thermomécaniques,
FR0109879A 2001-07-25 2001-07-25 Methode de realisation de bossages presentant des performances thermomecaniques ameliorees Expired - Fee Related FR2828009B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0109879A FR2828009B1 (fr) 2001-07-25 2001-07-25 Methode de realisation de bossages presentant des performances thermomecaniques ameliorees

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0109879A FR2828009B1 (fr) 2001-07-25 2001-07-25 Methode de realisation de bossages presentant des performances thermomecaniques ameliorees

Publications (2)

Publication Number Publication Date
FR2828009A1 true FR2828009A1 (fr) 2003-01-31
FR2828009B1 FR2828009B1 (fr) 2003-10-10

Family

ID=8865847

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0109879A Expired - Fee Related FR2828009B1 (fr) 2001-07-25 2001-07-25 Methode de realisation de bossages presentant des performances thermomecaniques ameliorees

Country Status (1)

Country Link
FR (1) FR2828009B1 (fr)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834366A (en) * 1996-05-15 1998-11-10 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
FR2768859A1 (fr) * 1997-09-23 1999-03-26 Commissariat Energie Atomique Systeme de composants a hybrider autorisant un defaut de planeite
WO1999034423A1 (fr) * 1997-12-31 1999-07-08 Intel Corporation Structure de passivation de tranche et son procede de fabrication
JP2000124245A (ja) * 1998-10-13 2000-04-28 Hitachi Ltd 半導体装置の製造方法および半導体製造装置
US6159837A (en) * 1998-07-16 2000-12-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
FR2798223A1 (fr) * 1999-09-02 2001-03-09 Matsushita Electric Ind Co Ltd Dispositif a semiconducteur et procede de fabrication de celui-ci
US6218281B1 (en) * 1997-12-26 2001-04-17 Fujitsu Limited Semiconductor device with flip chip bonding pads and manufacture thereof
US6251528B1 (en) * 1998-01-09 2001-06-26 International Business Machines Corporation Method to plate C4 to copper stud

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834366A (en) * 1996-05-15 1998-11-10 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
FR2768859A1 (fr) * 1997-09-23 1999-03-26 Commissariat Energie Atomique Systeme de composants a hybrider autorisant un defaut de planeite
US6218281B1 (en) * 1997-12-26 2001-04-17 Fujitsu Limited Semiconductor device with flip chip bonding pads and manufacture thereof
WO1999034423A1 (fr) * 1997-12-31 1999-07-08 Intel Corporation Structure de passivation de tranche et son procede de fabrication
US6251528B1 (en) * 1998-01-09 2001-06-26 International Business Machines Corporation Method to plate C4 to copper stud
US6159837A (en) * 1998-07-16 2000-12-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
JP2000124245A (ja) * 1998-10-13 2000-04-28 Hitachi Ltd 半導体装置の製造方法および半導体製造装置
FR2798223A1 (fr) * 1999-09-02 2001-03-09 Matsushita Electric Ind Co Ltd Dispositif a semiconducteur et procede de fabrication de celui-ci

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 2000, no. 07 29 September 2000 (2000-09-29) *

Also Published As

Publication number Publication date
FR2828009B1 (fr) 2003-10-10

Similar Documents

Publication Publication Date Title
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
KR100658547B1 (ko) 반도체 장치 및 그 제조 방법
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
US8647924B2 (en) Semiconductor package and method of packaging semiconductor devices
TWI390642B (zh) 穩定之金凸塊焊料連接
EP0700581A1 (fr) Procede de realisation d&#39;un cordon d&#39;etancheite et de tenue mecanique entre un substrat et une puce hybridee par billes sur le substrat
US7919406B2 (en) Structure and method for forming pillar bump structure having sidewall protection
US20050151228A1 (en) Semiconductor chip and manufacturing method for the same, and semiconductor device
US20120007230A1 (en) Conductive bump for semiconductor substrate and method of manufacture
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
EP0662721B1 (fr) Détecteur de rayonnement électromagnétique et procédé de fabrication
EP2738796A2 (fr) Procédé de réalisation d&#39;une structure pour l&#39;assemblage de dispositifs microélectroniques en puce retournée comprenant un bloc isolant de guidage d&#39;un élément de connexion et dispositif correspondant
WO2004012226A2 (fr) Procede de fabrication de film polymere conducteur anisotrope sur tranche de semi-conducteur
KR20080068334A (ko) 주석 비아 또는 솔더 비아와 이의 접속부를 구비한 칩 스택패키지 및 그 제조방법
US20030099767A1 (en) Bumping process for chip scale packaging
FR2828009A1 (fr) Methode de realisation de bossages presentant des performances thermomecaniques ameliorees
FR3094138A1 (fr) Circuits superposés interconnectés
US8430969B2 (en) Method for exposing and cleaning insulating coats from metal contact surfaces
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
JP2725611B2 (ja) 半導体装置
WO2005010926A2 (fr) Procede de fabrication de film conducteur anisotrope
CN104701283A (zh) 金属间化合物填充三维封装垂直通孔及其制备方法
FR2864342A1 (fr) Procede d&#39;interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
WO2024020954A1 (fr) Procédé de liaison de substrat
EP1975995B1 (fr) Procédé de soudure de deux éléments entre eux au moyen d&#39;un matériau de brasure

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140331