CN104701283A - 金属间化合物填充三维封装垂直通孔及其制备方法 - Google Patents
金属间化合物填充三维封装垂直通孔及其制备方法 Download PDFInfo
- Publication number
- CN104701283A CN104701283A CN201510069932.6A CN201510069932A CN104701283A CN 104701283 A CN104701283 A CN 104701283A CN 201510069932 A CN201510069932 A CN 201510069932A CN 104701283 A CN104701283 A CN 104701283A
- Authority
- CN
- China
- Prior art keywords
- hole
- intermetallic compound
- solder
- metal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了金属间化合物填充三维封装垂直通孔及其制备方法，所述制备方法包括对通孔中钎料和钎料外侧的金属进行加热处理以进行钎焊反应，在所述通孔内形成金属间化合物的过程，所述加热处理时，在所述通孔中钎料外侧的金属之间施加直流电流，在钎料内形成电流密度。利用所述方法制备的金属间化合物填充三维封装垂直通孔，所述金属为单晶或具有择优取向时，所述通孔内形成的金属间化合物沿电流方向具有单一取向。本发明在钎焊回流处理过程中施加直流电流，加速金属间化合物的形成生长速率，显著提高了制作效率；金属间化合物从阳极金属层向阴极金属片连续生长，可有效避免形成的金属化合物中孔洞的出现。
Description
技术领域
本发明属于电子封装三维集成技术领域，涉及一种三维封装垂直通孔及其制备方法，尤其涉及金属间化合物填充三维封装垂直通孔及其制备方法。
背景技术
随着电子封装器件不断追求高频高速、多功能、高性能和小体积，要求电子封装技术能够实现更高的集成密度和更小的封装尺寸，封装结构逐渐由二维向三维方向发展。三维封装的核心技术之一是硅通孔(Through Silicon Via，TSV)技术，可实现芯片之间或芯片与基板之间的三维垂直互连，以弥补传统半导体芯片二维布线的局限性。这种互连方式具有三维方向堆叠密度大、封装后外形尺寸小、电路可靠性高等优点，提高了芯片的运行速度并降低功耗，实现一个系统或某个功能在三维结构上的集成。TSV技术被广泛认为是继引线键合(Wire Bonding)、载带自动焊(Tape Automated Bonding)和倒装芯片(Flip Chip)之后的第四代封装技术，逐渐成为高密度封装领域的主流技术。
TSV技术在应用方面主要存在工艺复杂和成本高的缺点。在制作TSV的过程中，深孔侧壁呈垂直形貌的TSV可以控制在极小的尺寸，导致通孔填充技术成为TSV制作的难点之一，也是影响垂直互连可靠性的关键问题。对于TSV的填充材料和方式大致有如下几种：电镀填充、化学气相沉积、液态钎料填充和导电胶填充等。主要以电镀铜为主的电镀填孔优点是铜具有良好的导电性，缺点是电镀需要良好的种子层、电镀时间长和工艺复杂，电镀填充难以实现孔径小于5微米的孔；主要材料为钨的化学气相沉积，可以实现小孔径的填充，缺点是工艺复杂、时间长和成本高；钎料填充是利用熔融态的低熔点钎料通过毛细作用填充微孔，具有快速、低成本的优点，缺点是导电性较差，与硅材料的热膨胀系数相差较大易造成热失配形成应力；导电胶可以简化填充工艺，但导电性很差，难以填充微孔。专利[中国发明专利授权公告号：CN102569251，授权公告日：2014年7月2日]采用金属间化合物填充通孔，金属间化合物是通过低熔点钎料与高熔点金属层进行钎焊反应的方法形成，优点是降低工艺复杂度和制作成本，但缺点是钎焊反应时间长，制作效率低，形成的金属间化合物取向随机，后续服役过程中易与残留金属层反应形成孔洞，带来不确定的可靠性问题。
发明内容
本发明解决的技术问题是提供一种通孔填充效率高、金属间化合物沿电流方向具有单一取向的金属间化合物填充三维封装垂直通孔及其制备方法。
本发明采用的技术方案如下，
金属间化合物填充三维封装垂直通孔的制备方法，包括对通孔中钎料和钎料外侧的金属进行加热处理以进行钎焊反应，在所述通孔内形成金属间化合物的过程，所述加热处理时，在所述通孔中钎料外侧的金属之间施加直流电流，在钎料内形成电流密度。
所述对通孔中钎料和钎料外侧的金属进行加热处理以进行钎焊反应，所述钎焊反应过程中钎料全部反应形成金属间化合物，所述通孔中无剩余钎料。
本发明所述金属和钎料的种类为本领域进行钎焊反应形成金属间化合物通用的材料，其中，所述金属优选为Cu、Ni或Ag中的一种，金属的结构为单晶、择优取向或多晶晶体结构均可；所述钎料优选为Sn、In、SnCu、SnAg、SnBi、SnPb、SnAgCu、InAg或SnIn中的一种；
优选地，所述金属为单晶或择优取向Cu，钎料为Sn、In或SnCu中的一种；
优选地，所述金属为单晶或择优取向Ni，钎料为Sn或In中的一种；
优选地，所述金属为单晶或择优取向Ag，钎料为Sn、In、SnAg或InAg中的一种。
本发明所述金属的形态可以为金属层、金属片等可与钎料形成金属间化合物的任意形态。
所述加热处理的温度高于钎料熔点的温度，优选为高于钎料熔点20-30℃。
所述电流密度定义为I/S，所述I为通过钎料的电流值，所述S为钎料的横截面积。
所述电流密度不小于0.5×104A/cm2；优选为(0.5～7.0)×104A/cm2；
进一步优选为(0.5～1.0)×104A/cm2；
进一步优选为(1.0～2.0)×104A/cm2；
进一步优选为(2.0～3.0)×104A/cm2；
进一步优选为(3.0～4.0)×104A/cm2；
进一步优选为(4.0～6.0)×104A/cm2。
本发明中，在电流密度存在的条件下进行加热处理以进行钎焊反应的过程中，金属和钎料的材质、电流密度和反应温度是影响金属间化合物的生长速率和结构的最主要因素，其它因素影响较小；金属间化合物的生长速率随电流密度的增大而增加。因此，本发明不限于下述实施方案中的结构。
按照本发明的一个实施方案，所述金属间化合物填充三维封装垂直通孔的制备方法包括如下步骤：
步骤一：提供衬底，在衬底下表面制作金属层；
步骤二：在衬底内形成至少一个垂直贯通穿透衬底至金属层的通孔；
步骤三：在衬底的上表面和通孔的内壁表面沉积粘附层，以使所述粘附层仅覆盖于衬底的上表面和通孔的内壁表面；当衬底为导体或半导体衬底时，先在衬底的上表面和衬底内通孔的内壁表面沉积绝缘层，再将粘附层覆盖衬底及通孔的绝缘层表面；
步骤四：在通孔内填充钎料，形成钎料填充体，所述钎料填充体的下端与金属层相接触，上端高出衬底的上表面以形成钎料凸点；
步骤五：在钎料凸点上放置金属片；
步骤六：对金属层、钎料填充体、金属片进行加热处理以进行钎焊反应，所述加热处理时，对金属层和金属片施加直流电流，使电流方向由金属层指向金属片，在钎料填充体内形成电流密度，直至钎料填充体全部与金属片反应形成金属间化合物；
步骤七，去除剩余金属片，对所述衬底表面平整化，抛光衬底对应的表面，以使通孔内的金属间化合物与抛光后的衬底上、下表面平齐。
所述步骤六中加热处理的温度高于钎料熔点的温度，优选为高于钎料熔点20-30℃。
所述电流密度定义为I/S，所述I为通过钎料填充体的电流值，所述S为钎料填充体的横截面积。
所述步骤七中抛光衬底的表面包括将衬底下表面剩余金属层去除干净的过程。该过程可有效避免金属间化合物填充三维封装垂直通孔在后续服役过程中，金属间化合物易与剩余金属层反应形成孔洞，带来不确定的可靠性等问题。
本发明实施方案中，使电流方向由金属层指向金属片形成电流密度。电流密度的存在会引起电迁移现象的发生。电迁移的本质是在高电流密度作用下发生的金属原子定向扩散迁移的现象。在电迁移的作用下，大量金属原子由阴极金属片溶解到液态钎料中，并向阳极金属层界面进行快速迁移、扩散，显著提高阳极界面金属间化合物的生长速度，而阴极界面金属间化合物的生长受到抑制。同时，电迁移促使金属间化合物从金属层上向着金属片连续生长，从而有效避免形成的金属化合物中孔洞的出现。
本发明中形成电流密度所采用的加电装置为直流电源。
所述通孔可以通过刻蚀工艺制作，其直径可根据具体需求进行设定。
所述在通孔内形成钎料填充体可以通过电镀钎料或灌封熔融钎料的方法实现。
所述在衬底下表面制作金属层的过程可以通过溅射的方法实现，也可以先在衬底下表面沉积金属，然后再电镀或化学镀至所需的厚度。
优选地，所述金属层的厚度为1～20μm。
所述金属片的厚度以在钎焊反应中钎料全部反应完毕形成金属间化合物后，金属片仍有剩余为准。
所述粘附层的厚度在几纳米到几百纳米之间，可根据具体需求进行设定。
所述绝缘层的厚度在几十纳米到几百纳米之间，可根据具体需求进行设定。
优选地，所述衬底为硅、碳化硅、砷化镓、氮化镓或玻璃中的一种。
优选地，所述粘附层为Ti、TiN或Ta中的一种。
优选地，所述绝缘层为SiO2、Si3N4中的一种或几种。
所述通孔内形成的金属间化合物会因所用钎料填充体的材质种类不同而含(或不含)残余金属相，残余金属相为富Pb相或富Bi相。使用哪种钎料填充体会含(或不含)残余金属相，所属技术领域的技术人员根据现有技术即可判断。
利用上述方法制备的金属间化合物填充三维封装垂直通孔，所述金属为单晶或具有择优取向时，所述通孔内形成的金属间化合物沿电流方向具有单一取向。
利用实施方案所述方法制备的金属间化合物填充三维封装垂直通孔，所述金属层为单晶或具有择优取向时，所述通孔内形成的金属间化合物沿电流方向具有单一取向。
本发明的有益效果如下：
利用钎料快速填充通孔，在钎焊回流处理过程中施加直流电流，加速金属间化合物的形成生长速率，显著提高了制作效率；本发明中金属间化合物的生长方向不同于传统方法未施加直流电流时的生长方向，金属间化合物从阳极金属层向阴极金属片连续生长，可有效避免形成的金属化合物中孔洞的出现；通孔中不存在剩余金属层，有效避免后期服役过程中金属间化合物与剩余金属层发生反应形成空洞；金属层采用单晶或具有择优取向金属材料、选择合适的钎料，可形成沿电流方向具有单一取向的金属间化合物，有效提高了三维封装垂直互连结构的力学性能和服役可靠性。
该方法整个制作过程简单、方便，与传统半导体工艺有良好的兼容性，合格率高，安全可靠。
附图说明
图1～图6为本发明实施方案的具体工艺步骤剖视图，其中：
图1为形成通孔后的剖视图；
图2为在通孔内沉积得到绝缘层后的剖视图；
图3为在通孔内沉积得到粘附层后的剖视图；
图4为在通孔内填充得到钎料填充体和钎料凸点的剖视图；
图5为在钎料凸点上放置金属片后的剖视图；
图6为步骤五形成的结构施加直流电流的示意图；
图7为本发明金属间化合物填充的三维封装垂直通孔的结构示意图；
图8为本发明含有残余金属相的金属间化合物填充的三维封装垂直通孔的结构示意图；
图9为本发明实施例1、3和5条件下金属间化合物生长速率与传统钎焊回流(260℃等温时效)条件下金属间化合物生长速率的对比图；
图10为本发明实施例1条件下形成的Cu6Sn5金属间化合物的电子背散射衍射(EBSD)照片。
附图标记说明：10-衬底、12-金属层、14-通孔、20-绝缘层、22-钎料填充体、24-钎料凸点、30-粘附层、32-金属片、40-金属间化合物、42-残余金属相。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明，下述实施例不以任何方式限制本发明。
实施例1
如图1～图6所示，本发明金属间化合物填充的三维封装垂直通孔制备方法通过下述具体工艺步骤实现：
步骤一：提供200μm厚的12寸硅晶圆作为衬底10，在衬底10的下表面采用溅射的方式制作厚2μm的单晶Cu作为金属层12；
步骤二：在衬底10内形成垂直贯通穿透衬底10至金属层12的通孔14，如图1所示，所述通孔14的直径为30μm；
步骤三：在衬底10上表面沉积粘附层30，并去除沉积在通孔14内金属层12表面上的粘附层30，以使所述粘附层30仅覆盖于衬底10的上表面和通孔14的内壁表面；
衬底10为导体或半导体衬底时，如图2所示，采用等离子体增强化学气相沉积法在硅晶圆上表面沉积形成200nm的SiO2作为绝缘层，然后采用等离子体刻蚀去除沉积在通孔14内单晶Cu金属层12表面上的绝缘层，得到位于衬底10上表面及通孔14内壁上的绝缘层20；当衬底10及通孔14内形成绝缘层20后，如图3所示，再将100nm的Ti粘附层30沉积并覆盖于衬底10及通孔14绝缘层20的表面；
步骤四：如图4所示，在上述通孔14内灌封熔融的Sn钎料形成钎料填充体22，所述钎料填充体22的下端与衬底10下表面上的金属层12相接触，上端高出衬底的上表面以形成钎料凸点24；
步骤五：如图5所示，在钎料凸点24上放置厚度为150μm的多晶Cu金属片32；
步骤六：如图6所示，将步骤五形成的结构加热至260℃进行钎焊回流，同时对金属层12和金属片32施加直流电流，即在钎料填充体22内形成0.5×104A/cm2的电流密度，并使电流方向由金属层12指向金属片32，直至钎料填充体22全部与金属片32反应完毕形成沿电流方向具有单一取向的Cu6Sn5金属间化合物40；
步骤七：去除剩余金属片32，对上述形成金属间化合物40填充通孔14的衬底10上、下表面平整化，采用化学机械抛光衬底10对应的表面，以使通孔14内的金属间化合物40与抛光后的衬底10上、下表面平齐，最终形成采用金属间化合物填充的三维封装垂直通孔，如图7所示。
如图9所示，本实施例中电流密度为0.5×104A/cm2通电条件下的Cu6Sn5金属间化合物生长速率显著大于传统钎焊回流(260℃等温时效)条件下的Cu6Sn5金属间化合物生长速率。
如图10所示，本实施例采用单晶Cu作为金属层的材料，在本实施例所述条件下形成的Cu6Sn5金属间化合物具有单一取向。
实施例2
如图1～图6所示，本发明的金属间化合物填充的三维封装垂直通孔制备方法通过下述具体工艺步骤实现：
本实施例中，步骤、材料和工艺条件等均与实施例1相同，不同之处仅在于本实施例中设定电流密度为0.75×104A/cm2，最终形成采用金属间化合物填充的三维封装垂直通孔，如图7所示。
实施例3
如图1～图6所示，本发明的金属间化合物填充的三维封装垂直通孔制备方法通过下述具体工艺步骤实现：
本实施例中，步骤、材料和工艺条件等均与实施例1相同，不同之处仅在于本实施例中设定电流密度为1.0×104A/cm2，金属层12采用多晶Cu，最终形成采用金属间化合物填充的三维封装垂直通孔，如图7所示。
如图9所示，本实施例中电流密度为1.0×104A/cm2通电条件下的Cu6Sn5金属间化合物生长速率显著大于传统钎焊回流(260℃等温时效)条件下的Cu6Sn5金属间化合物生长速率。
实施例4
如图1～图6所示，本发明的金属间化合物填充的三维封装垂直通孔制备方法通过下述具体工艺步骤实现：
本实施例中，步骤、材料和工艺条件等均与实施例1相同，不同之处仅在于本实施例中设定电流密度为1.5×104A/cm2，最终形成采用金属间化合物填充的三维封装垂直通孔，如图7所示。
实施例5
如图1～图6所示，本发明的金属间化合物填充的三维封装垂直通孔制备方法通过下述具体工艺步骤实现：
本实施例中，步骤、材料和工艺条件等均与实施例1相同，不同之处仅在于本实施例中设定电流密度为2.0×104A/cm2，最终形成采用金属间化合物填充的三维封装垂直通孔，如图7所示。
如图9所示，本实施例中电流密度为2.0×104A/cm2通电条件下的Cu6Sn5金属间化合物生长速率显著大于传统钎焊回流(260℃等温时效)条件下的Cu6Sn5金属间化合物生长速率。
实施例6
如图1～图6所示，本发明的金属间化合物填充的三维封装垂直通孔制备方法通过下述具体工艺步骤实现：
本实施例中，步骤、材料和工艺条件等均与实施例1相同，不同之处仅在于本实施例中设定电流密度为2.5×104A/cm2，金属层12采用多晶Cu，最终形成采用金属间化合物填充的三维封装垂直通孔，如图7所示。
实施例7
如图1～图6所示，本发明的金属间化合物填充的三维封装垂直通孔制备方法通过下述具体工艺步骤实现：
本实施例中，步骤、材料和工艺条件等均与实施例1相同，不同之处仅在于本实施例中设定电流密度为3.0×104A/cm2，最终形成采用金属间化合物填充的三维封装垂直通孔，如图7所示。
实施例8
如图1～图6所示，本发明的金属间化合物填充的三维封装垂直通孔制备方法通过下述具体工艺步骤实现：
本实施例中，步骤、材料和工艺条件等均与实施例1相同，不同之处仅在于本实施例中设定电流密度为3.5×104A/cm2，最终形成采用金属间化合物填充的三维封装垂直通孔，如图7所示。
实施例9
如图1～图6所示，本发明的金属间化合物填充的三维封装垂直通孔制备方法通过下述具体工艺步骤实现：
本实施例中，步骤、材料和工艺条件等均与实施例1相同，不同之处仅在于本实施例中设定电流密度为4.0×104A/cm2，金属层12采用多晶Cu，最终形成采用金属间化合物填充的三维封装垂直通孔，如图7所示。
实施例10
如图1～图6所示，本发明的金属间化合物填充的三维封装垂直通孔制备方法通过下述具体工艺步骤实现：
本实施例中，步骤、材料和工艺条件等均与实施例1相同，不同之处仅在于本实施例中设定电流密度为5.0×104A/cm2，最终形成采用金属间化合物填充的三维封装垂直通孔，如图7所示。
实施例11
如图1～图6所示，本发明的金属间化合物填充的三维封装垂直通孔制备方法通过下述具体工艺步骤实现：
本实施例中，步骤、材料和工艺条件等均与实施例1相同，不同之处仅在于本实施例中设定电流密度为6.0×104A/cm2，最终形成采用金属间化合物填充的三维封装垂直通孔，如图7所示。
实施例12
如图1～图6所示，本发明的金属间化合物填充的三维封装垂直通孔制备方法通过下述具体工艺步骤实现：
本实施例中，步骤、材料和工艺条件等均与实施例1相同，不同之处仅在于本实施例中选取Sn-Pb为所述钎料，设定加热处理的温度为210℃，设定电流密度为7.0×104A/cm2，最终形成采用金属间化合物填充的三维封装垂直通孔，该通孔内包括残余富Pb金属相42，如图8所示。
对比例1
本对比例中，金属层12采用多晶Cu，设定加热处理以进行钎焊反应的温度为260℃，未施加直流电流，即在传统钎焊回流(等温时效)条件下进行反应，其它步骤、材料和工艺条件等均与实施例1相同，如图1～图6所示，最终形成采用金属间化合物填充的三维封装垂直通孔，如图7所示。
本对比例的金属间化合物生长速率如图9中260℃等温时效曲线图所示。
Claims (10)
1.金属间化合物填充三维封装垂直通孔的制备方法，包括对通孔中钎料和钎料外侧的金属进行加热处理以进行钎焊反应，在所述通孔内形成金属间化合物的过程，其特征在于，所述加热处理时，在所述通孔中钎料外侧的金属之间施加直流电流，在钎料内形成电流密度。
2.根据权利要求1所述的金属间化合物填充三维封装垂直通孔的制备方法，其特征在于，所述电流密度不小于0.5×104A/cm2。
3.根据权利要求2所述的金属间化合物填充三维封装垂直通孔的制备方法，其特征在于，所述电流密度为0.5×104-7.0×104A/cm2。
4.根据权利要求1所述的金属间化合物填充三维封装垂直通孔的制备方法，其特征在于，所述金属为单晶或择优取向Cu，钎料为Sn、In或SnCu中的一种。
5.根据权利要求1所述的金属间化合物填充三维封装垂直通孔的制备方法，其特征在于，所述金属为单晶或择优取向Ni，钎料为Sn或In中的一种。
6.根据权利要求1所述的金属间化合物填充三维封装垂直通孔的制备方法，其特征在于，所述金属为单晶或择优取向Ag，钎料为Sn、In、SnAg或InAg中的一种。
7.根据权利要求1-6任一项所述的金属间化合物填充三维封装垂直通孔的制备方法，其特征在于，所述方法包括如下步骤：
步骤一：提供衬底(10)，在衬底(10)下表面制作金属层(12)；
步骤二：在衬底(10)内形成至少一个垂直贯通穿透衬底(10)至金属层(12)的通孔(14)；
步骤三：在衬底(10)的上表面和通孔(14)的内壁表面沉积粘附层(30)；
步骤四：在通孔(14)内填充钎料，形成钎料填充体(22)，所述钎料填充体(22)的下端与金属层(12)相接触，上端高出衬底(10)的上表面以形成钎料凸点(24)；
步骤五：在钎料凸点(24)上放置金属片(32)；
步骤六：对金属层(12)、钎料填充体(22)、金属片(32)进行加热处理以进行钎焊反应，在所述通孔(14)内形成金属间化合物(40)，所述加热处理时，对金属层(12)和金属片(32)施加直流电流，使电流方向由金属层(12)指向金属片(32)，在钎料填充体(22)内形成电流密度；
步骤七，去除剩余金属片(32)，对所述衬底(10)表面平整化。
8.根据权利要求7所述的金属间化合物填充三维封装垂直通孔的制备方法，其特征在于，所述步骤三中，衬底(10)为导体或半导体衬底时，先在衬底(10)的上表面和通孔(14)的内壁表面沉积绝缘层(20)，再在绝缘层(20)表面沉积粘附层(30)。
9.权利要求1-8任一项权利要求所述的方法制备的金属间化合物填充三维封装垂直通孔，其特征在于，所述金属为单晶或具有择优取向，所述通孔内形成的金属间化合物沿电流方向具有单一取向。
10.权利要求7或8所述的方法制备的金属间化合物填充三维封装垂直通孔，其特征在于，所述金属层(12)为单晶或具有择优取向，所述通孔(14)内形成的金属间化合物(40)沿电流方向具有单一取向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510069932.6A CN104701283B (zh) | 2015-02-09 | 2015-02-09 | 金属间化合物填充三维封装垂直通孔及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510069932.6A CN104701283B (zh) | 2015-02-09 | 2015-02-09 | 金属间化合物填充三维封装垂直通孔及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104701283A true CN104701283A (zh) | 2015-06-10 |
| CN104701283B CN104701283B (zh) | 2017-12-19 |
Family
ID=53348245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510069932.6A Active CN104701283B (zh) | 2015-02-09 | 2015-02-09 | 金属间化合物填充三维封装垂直通孔及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104701283B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047248A (zh) * | 2015-08-06 | 2015-11-11 | 江苏师范大学 | 一种含Lu、碳纳米管的芯片堆叠互连材料 |
| CN111379029A (zh) * | 2020-04-26 | 2020-07-07 | 上海工程技术大学 | 一种快速制备NiSn4单晶相的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5693564A (en) * | 1994-12-22 | 1997-12-02 | Intel Corporation | Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication |
| CN102569251A (zh) * | 2012-02-22 | 2012-07-11 | 江苏物联网研究发展中心 | 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法 |
| US20120286428A1 (en) * | 2011-05-12 | 2012-11-15 | International Business Machines Corporation | Formation of through-silicon via (tsv) in silicon substrate |
| CN103658899A (zh) * | 2013-12-04 | 2014-03-26 | 哈尔滨工业大学深圳研究生院 | 一种单一取向Cu6Sn5金属间化合物微互连焊点结构的制备及应用方法 |
| CN103972165A (zh) * | 2014-05-24 | 2014-08-06 | 哈尔滨工业大学 | 一种实现硅通孔叠层芯片互连的方法 |
-
2015
- 2015-02-09 CN CN201510069932.6A patent/CN104701283B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5693564A (en) * | 1994-12-22 | 1997-12-02 | Intel Corporation | Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication |
| US20120286428A1 (en) * | 2011-05-12 | 2012-11-15 | International Business Machines Corporation | Formation of through-silicon via (tsv) in silicon substrate |
| CN102569251A (zh) * | 2012-02-22 | 2012-07-11 | 江苏物联网研究发展中心 | 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法 |
| CN103658899A (zh) * | 2013-12-04 | 2014-03-26 | 哈尔滨工业大学深圳研究生院 | 一种单一取向Cu6Sn5金属间化合物微互连焊点结构的制备及应用方法 |
| CN103972165A (zh) * | 2014-05-24 | 2014-08-06 | 哈尔滨工业大学 | 一种实现硅通孔叠层芯片互连的方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047248A (zh) * | 2015-08-06 | 2015-11-11 | 江苏师范大学 | 一种含Lu、碳纳米管的芯片堆叠互连材料 |
| CN111379029A (zh) * | 2020-04-26 | 2020-07-07 | 上海工程技术大学 | 一种快速制备NiSn4单晶相的方法 |
| CN111379029B (zh) * | 2020-04-26 | 2021-04-06 | 上海工程技术大学 | 一种快速制备NiSn4单晶相的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104701283B (zh) | 2017-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569251B (zh) | 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法 | |
| US11158573B2 (en) | Interconnect structures | |
| Bajwa et al. | Heterogeneous integration at fine pitch (≤ 10 µm) using thermal compression bonding | |
| TW202335054A (zh) | 具有用於直接接合的導電特徵的結構及形成其之方法 | |
| KR102487140B1 (ko) | 금속간 층을 갖는 반도체 패키지들 | |
| US9105628B1 (en) | Through substrate via (TSuV) structures and method of making the same | |
| JP6572673B2 (ja) | 電子装置及び電子装置の製造方法 | |
| CN104690383B (zh) | 一种全金属间化合物互连焊点的制备方法及结构 | |
| US10202512B2 (en) | Conductive paste, method for forming an interconnection and electrical device | |
| CN104716059B (zh) | 一种三维封装芯片堆叠用金属间化合物键合方法及键合结构 | |
| US8980741B2 (en) | Through silicon via with embedded barrier pad | |
| CN105633038B (zh) | 一种定向生长的铜柱凸点互连结构及其制备方法 | |
| CN104701249A (zh) | 一种金属间化合物填充的三维封装垂直通孔及其制备方法 | |
| TW201103093A (en) | Metal pillar bump structure and method for forming the same | |
| Lee et al. | Copper bonding technology in heterogeneous integration | |
| CN104701283B (zh) | 金属间化合物填充三维封装垂直通孔及其制备方法 | |
| KR20080068334A (ko) | 주석 비아 또는 솔더 비아와 이의 접속부를 구비한 칩 스택패키지 및 그 제조방법 | |
| CN102683309A (zh) | 晶圆级植球印刷填充通孔的转接板结构及其制作方法 | |
| Dixit et al. | Via technologies for MEMS | |
| CN112103262B (zh) | 一种控制全金属间化合物微互连焊点晶体取向及微观组织的方法 | |
| US9275894B2 (en) | Method for forming semiconductor device structure | |
| CN104465504A (zh) | 金属间合物填充材料的转接板的制造工艺 | |
| CN106252318B (zh) | 植球工艺和结构 | |
| US20240213191A1 (en) | Controlled grain growth for bonding and bonded structure with controlled grain growth | |
| Dai et al. | Newly developed in-situ formation of SnAg and SnAgCu solder on copper pillar bump |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |