JP2000124245A - 半導体装置の製造方法および半導体製造装置 - Google Patents
半導体装置の製造方法および半導体製造装置Info
- Publication number
- JP2000124245A JP2000124245A JP29030798A JP29030798A JP2000124245A JP 2000124245 A JP2000124245 A JP 2000124245A JP 29030798 A JP29030798 A JP 29030798A JP 29030798 A JP29030798 A JP 29030798A JP 2000124245 A JP2000124245 A JP 2000124245A
- Authority
- JP
- Japan
- Prior art keywords
- solder paste
- photosensitive resist
- semiconductor device
- manufacturing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 短い工程時間で安価にバンプ電極を形成する
ことのできる技術を提供する。 【解決手段】 半導体ウエハＳＷの上面にフィルム状の
感光性レジスト６を形成した後、半導体ウエハＳＷの電
極パッド２上の感光性レジスト６に開口部７を設け、次
いで半導体ウエハＳＷの上面にはんだペースト材８を滴
下する。次に、スキージ９を２、３回摺動して感光性レ
ジスト６の開口部７にはんだペースト材８を充填した
後、半導体ウエハＳＷに熱処理を施すことによって、は
んだペースト材８を溶融させ、はんだペースト材８を球
冠化させてバンプ電極を形成する。
ことのできる技術を提供する。 【解決手段】 半導体ウエハＳＷの上面にフィルム状の
感光性レジスト６を形成した後、半導体ウエハＳＷの電
極パッド２上の感光性レジスト６に開口部７を設け、次
いで半導体ウエハＳＷの上面にはんだペースト材８を滴
下する。次に、スキージ９を２、３回摺動して感光性レ
ジスト６の開口部７にはんだペースト材８を充填した
後、半導体ウエハＳＷに熱処理を施すことによって、は
んだペースト材８を溶融させ、はんだペースト材８を球
冠化させてバンプ電極を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に、電極パッド上に形成された
バンプ電極を有する半導体装置に適用して有効な技術に
関するものである。
その製造技術に関し、特に、電極パッド上に形成された
バンプ電極を有する半導体装置に適用して有効な技術に
関するものである。
【０００２】
【従来の技術】半導体チップの電極パッド上または配線
基板の電極パッド上にバンプ電極を形成する方法には、
蒸着法が採用されている。
基板の電極パッド上にバンプ電極を形成する方法には、
蒸着法が採用されている。
【０００３】次に、蒸着法によって半導体チップの電極
パッド上に形成されるバンプ電極の形成方法を簡単に説
明する。
パッド上に形成されるバンプ電極の形成方法を簡単に説
明する。
【０００４】まず、半導体ウエハの表面に設けられたＡ
ｌ（アルミニウム）合金膜によって構成される電極パッ
ド上にＢＬＭ（Ball Limiting Metallization ）膜を形
成した後、半導体ウエハの上面にレジスト膜を形成し、
次いで露光、現像処理によって、後にバンプ電極が形成
される領域のレジスト膜に開口部を設ける。次に、真空
蒸着装置を用いてルツボの中のはんだ材を溶融させ、半
導体ウエハ上に８０μｍ程度の厚さのはんだを蒸着した
後、上記レジスト膜を除去することによってＢＬＭ膜上
に台形状のはんだバンプを形成し、次いで半導体ウエハ
に熱処理を施すことによって台形状のはんだバンプを球
冠化して、球冠状のバンプ電極を形成する。この後、半
導体ウエハをダイシングすることによって、バンプ電極
が設けられた半導体チップが形成される。
ｌ（アルミニウム）合金膜によって構成される電極パッ
ド上にＢＬＭ（Ball Limiting Metallization ）膜を形
成した後、半導体ウエハの上面にレジスト膜を形成し、
次いで露光、現像処理によって、後にバンプ電極が形成
される領域のレジスト膜に開口部を設ける。次に、真空
蒸着装置を用いてルツボの中のはんだ材を溶融させ、半
導体ウエハ上に８０μｍ程度の厚さのはんだを蒸着した
後、上記レジスト膜を除去することによってＢＬＭ膜上
に台形状のはんだバンプを形成し、次いで半導体ウエハ
に熱処理を施すことによって台形状のはんだバンプを球
冠化して、球冠状のバンプ電極を形成する。この後、半
導体ウエハをダイシングすることによって、バンプ電極
が設けられた半導体チップが形成される。
【０００５】なお、蒸着法を用いたバンプ形成技術につ
いては、例えば特開平６−２７５６２８号公報に記載さ
れている。
いては、例えば特開平６−２７５６２８号公報に記載さ
れている。
【０００６】
【発明が解決しようとする課題】しかしながら、本発明
者が検討したところによると、前記蒸着法を用いるバン
プ形成技術は、製造工程が長く、また、８０μｍ程度の
厚さのはんだが半導体ウエハの上面に蒸着されるので、
良品の半導体チップおよび不良品の半導体チップの双方
にバンプ電極が形成され、さらに、真空蒸着装置のチャ
ンバの内壁にも多量のはんだが蒸着されて、はんだ材が
無駄に消費されるという問題が生ずる。
者が検討したところによると、前記蒸着法を用いるバン
プ形成技術は、製造工程が長く、また、８０μｍ程度の
厚さのはんだが半導体ウエハの上面に蒸着されるので、
良品の半導体チップおよび不良品の半導体チップの双方
にバンプ電極が形成され、さらに、真空蒸着装置のチャ
ンバの内壁にも多量のはんだが蒸着されて、はんだ材が
無駄に消費されるという問題が生ずる。
【０００７】さらに、ルツボの中のはんだ材（例えばＳ
ｎなど）は、蒸着レートが低いため、Ｓｎ含有率が高
く、Ｐｂ−Ｓｎ系はんだのバンプ形成ができない（Ｓｎ
を長時間蒸着するとウエハ表面温度が上昇してしまうた
め）。また、蒸着する金属に制約を受ける（蒸着速度の
制約を受ける）。
ｎなど）は、蒸着レートが低いため、Ｓｎ含有率が高
く、Ｐｂ−Ｓｎ系はんだのバンプ形成ができない（Ｓｎ
を長時間蒸着するとウエハ表面温度が上昇してしまうた
め）。また、蒸着する金属に制約を受ける（蒸着速度の
制約を受ける）。
【０００８】本発明の目的は、基材の一表面に設けられ
た電極パッド上に、短い工程時間で安価にバンプ電極を
形成することのできる技術を提供することにある。
た電極パッド上に、短い工程時間で安価にバンプ電極を
形成することのできる技術を提供することにある。
【０００９】本発明の他の目的は、多種多様な組成のバ
ンプ電極を形成することのできる技術を提供することに
ある。
ンプ電極を形成することのできる技術を提供することに
ある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。すなわち、 （１）本発明の半導体装置の製造方法は、半導体チップ
の一表面に設けられた電極パッド上にバンプ電極を形成
する際、まず、半導体ウエハの上面にフィルム状の感光
性レジストを形成した後、電極パッド上の上記感光性レ
ジストに開口部を設ける。次に、半導体ウエハの上面に
はんだペースト材を滴下した後、スキージを摺動して感
光性レジストの開口部にはんだペースト材を充填し、次
いで半導体ウエハに熱処理を施すことによって、はんだ
ペースト材を溶融させ、はんだペースト材を球冠化させ
てバンプ電極を形成すると同時に電極パッドにバンプ電
極を固着させる。次いで、上記感光性レジストを剥がし
た後、半導体ウエハを洗浄し、次いで半導体ウエハをダ
イシングしてパンプ電極が設けられた半導体チップを作
製するものである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。すなわち、 （１）本発明の半導体装置の製造方法は、半導体チップ
の一表面に設けられた電極パッド上にバンプ電極を形成
する際、まず、半導体ウエハの上面にフィルム状の感光
性レジストを形成した後、電極パッド上の上記感光性レ
ジストに開口部を設ける。次に、半導体ウエハの上面に
はんだペースト材を滴下した後、スキージを摺動して感
光性レジストの開口部にはんだペースト材を充填し、次
いで半導体ウエハに熱処理を施すことによって、はんだ
ペースト材を溶融させ、はんだペースト材を球冠化させ
てバンプ電極を形成すると同時に電極パッドにバンプ電
極を固着させる。次いで、上記感光性レジストを剥がし
た後、半導体ウエハを洗浄し、次いで半導体ウエハをダ
イシングしてパンプ電極が設けられた半導体チップを作
製するものである。
【００１２】（２）また、本発明の半導体装置の製造に
用いる半導体製造装置は、半導体ウエハの上面にはんだ
ペースト材を滴下した後、ウエハガイドマスクを装着し
てスキージを摺動させることによって、はんだペースト
材を電極パッド上の感光性レジストの開口部に充填する
ものである。
用いる半導体製造装置は、半導体ウエハの上面にはんだ
ペースト材を滴下した後、ウエハガイドマスクを装着し
てスキージを摺動させることによって、はんだペースト
材を電極パッド上の感光性レジストの開口部に充填する
ものである。
【００１３】上記した手段によれば、蒸着法を用いるバ
ンプ形成技術に比べて、バンプ電極の形成時間が短くな
るので、スループットが向上し、さらに、無駄に消費さ
れるはんだ材の量が減少できて、はんだ材の節約が図れ
る。また、はんだ材の組成を自由に選択することができ
るので、多種多様な組成のバンプ電極を形成することが
可能となる。
ンプ形成技術に比べて、バンプ電極の形成時間が短くな
るので、スループットが向上し、さらに、無駄に消費さ
れるはんだ材の量が減少できて、はんだ材の節約が図れ
る。また、はんだ材の組成を自由に選択することができ
るので、多種多様な組成のバンプ電極を形成することが
可能となる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。本発明の一実施の形態であ
るバンプ電極の製造方法を図１〜図６を用いて説明す
る。図１〜図５は、バンプ電極の製造方法を工程順に示
す半導体ウエハの要部断面図であり、図６は、バンプ電
極の製造に用いられる半導体製造装置の概略図である。
に基づいて詳細に説明する。本発明の一実施の形態であ
るバンプ電極の製造方法を図１〜図６を用いて説明す
る。図１〜図５は、バンプ電極の製造方法を工程順に示
す半導体ウエハの要部断面図であり、図６は、バンプ電
極の製造に用いられる半導体製造装置の概略図である。
【００１５】なお、実施の形態を説明するための全図に
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。
【００１６】まず、図１に示すように、基板１上にＡｌ
合金膜によって構成される複数の電極パッド２が形成さ
れた半導体ウエハＳＷを準備する。次に、電極パッド２
の上層に保護膜３を堆積した後、この保護膜３に電極パ
ッド２が露出する開口部４を設ける。
合金膜によって構成される複数の電極パッド２が形成さ
れた半導体ウエハＳＷを準備する。次に、電極パッド２
の上層に保護膜３を堆積した後、この保護膜３に電極パ
ッド２が露出する開口部４を設ける。
【００１７】次いで、上記開口部４にＢＬＭ膜５を形成
する。ＢＬＭ膜５は、例えばＡｕ（金）膜、Ｎｉ（ニッ
ケル）膜およびＣｒ（クロム）膜からなる３層構造によ
って構成され、上層のＡｕ膜は直接バンプ電極に接し、
下層のＣｒ膜は電極パッド２を構成するＡｌ合金膜に接
する。Ａｕ膜は酸化を防止してバンプ電極との密着強度
を高め、Ｎｉ膜ははんだペースト材のはんだ粒子が拡散
して電極パッド２と反応するのを防ぎ、Ｃｒ膜は電極パ
ッド２との密着性を高めるために設けられている。
する。ＢＬＭ膜５は、例えばＡｕ（金）膜、Ｎｉ（ニッ
ケル）膜およびＣｒ（クロム）膜からなる３層構造によ
って構成され、上層のＡｕ膜は直接バンプ電極に接し、
下層のＣｒ膜は電極パッド２を構成するＡｌ合金膜に接
する。Ａｕ膜は酸化を防止してバンプ電極との密着強度
を高め、Ｎｉ膜ははんだペースト材のはんだ粒子が拡散
して電極パッド２と反応するのを防ぎ、Ｃｒ膜は電極パ
ッド２との密着性を高めるために設けられている。
【００１８】次に、図２に示すように、半導体ウエハＳ
Ｗ上に約５０〜１００μｍ程度の厚さのフィルム状の感
光性レジスト６を貼り、次いで露光、現像処理を施すこ
とによって、ＢＬＭ膜５上の感光性レジスト６に開口部
７を設ける。
Ｗ上に約５０〜１００μｍ程度の厚さのフィルム状の感
光性レジスト６を貼り、次いで露光、現像処理を施すこ
とによって、ＢＬＭ膜５上の感光性レジスト６に開口部
７を設ける。
【００１９】次に、感光性レジスト６の上層に半固体状
のはんだペースト材８を塗布する。はんだペースト材８
には、微細なはんだ粒子とフラックスとを混練したはん
だペーストを用いる。はんだペースト材８は、例えば９
７ｗｔ％Ｓｎ（スズ）−３ｗｔ％Ａｇ（銀）の組成のは
んだ粒子を有しており、はんだ粒子の粒径は約３０μｍ
程度に設定され、はんだ粒子の含有率は約４６％に設定
されている。なお、フラックスは、松脂、活性剤および
有機溶剤などを含んでいる。はんだペースト材８は、上
記Ｓｎ−Ａｇのはんだ粒子の他に、Ｓｎ−Ａｇ−Ｃｕ
（銅）、Ｓｎ−Ａｇ−Ｂｉ（ビスマス）、Ｓｎ−Ａｇ−
Ｂｉ−Ｉｎ（インジウム）、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ、
Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｉｎ、Ｓ
ｎ−Ｚｎ（亜鉛）、Ｓｎ−Ｚｎ−Ｂｉ、Ｓｎ−Ａｇ−Ｂ
ｉ−Ｃｕ、Ｓｎ−Ｐｂ（鉛）、Ｓｎ−Ｐｂ−Ａｇまたは
Ｓｎ−Ａｇ−Ｃｕ−Ｓｂ（アンチモン）を用いてもよ
い。
のはんだペースト材８を塗布する。はんだペースト材８
には、微細なはんだ粒子とフラックスとを混練したはん
だペーストを用いる。はんだペースト材８は、例えば９
７ｗｔ％Ｓｎ（スズ）−３ｗｔ％Ａｇ（銀）の組成のは
んだ粒子を有しており、はんだ粒子の粒径は約３０μｍ
程度に設定され、はんだ粒子の含有率は約４６％に設定
されている。なお、フラックスは、松脂、活性剤および
有機溶剤などを含んでいる。はんだペースト材８は、上
記Ｓｎ−Ａｇのはんだ粒子の他に、Ｓｎ−Ａｇ−Ｃｕ
（銅）、Ｓｎ−Ａｇ−Ｂｉ（ビスマス）、Ｓｎ−Ａｇ−
Ｂｉ−Ｉｎ（インジウム）、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ、
Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｉｎ、Ｓ
ｎ−Ｚｎ（亜鉛）、Ｓｎ−Ｚｎ−Ｂｉ、Ｓｎ−Ａｇ−Ｂ
ｉ−Ｃｕ、Ｓｎ−Ｐｂ（鉛）、Ｓｎ−Ｐｂ−Ａｇまたは
Ｓｎ−Ａｇ−Ｃｕ−Ｓｂ（アンチモン）を用いてもよ
い。
【００２０】次いで、図３に示すように、半導体ウエハ
ＳＷの上面でスキージ９を摺動させて、感光性レジスト
６の開口部７にはんだペースト材８を均一に充填する。
スキージ９には、例えばウレタン材、ステンレス等の金
属材またはセラミックス材からなるスキージを用いる。
ＳＷの上面でスキージ９を摺動させて、感光性レジスト
６の開口部７にはんだペースト材８を均一に充填する。
スキージ９には、例えばウレタン材、ステンレス等の金
属材またはセラミックス材からなるスキージを用いる。
【００２１】この後、図４に示すように、半導体ウエハ
ＳＷに熱処理を施してはんだペースト材８を溶融させ、
はんだペースト材８をその表面張力によって球冠化させ
て球冠状のバンプ電極１０を形成し、同時にバンプ電極
１０を電極パッド２に固着させる。上記熱処理は、不活
性ガス、例えば窒素（Ｎ2 ）または水素（Ｈ2 ）雰囲気
中において、はんだペースト材８のはんだ粒子が固相反
応する温度以上で行われる。例えば組成がＳｎ−Ａｇの
はんだ粒子によって構成されるはんだペースト材８で
は、２２１℃以上の温度で熱処理が施される。
ＳＷに熱処理を施してはんだペースト材８を溶融させ、
はんだペースト材８をその表面張力によって球冠化させ
て球冠状のバンプ電極１０を形成し、同時にバンプ電極
１０を電極パッド２に固着させる。上記熱処理は、不活
性ガス、例えば窒素（Ｎ2 ）または水素（Ｈ2 ）雰囲気
中において、はんだペースト材８のはんだ粒子が固相反
応する温度以上で行われる。例えば組成がＳｎ−Ａｇの
はんだ粒子によって構成されるはんだペースト材８で
は、２２１℃以上の温度で熱処理が施される。
【００２２】次に、半導体ウエハＳＷに洗浄処理を施
し、半導体ウエハＳＷの上面またはバンプ電極１０の周
囲に残存するフラックスを除去する。この洗浄処理に用
いられる洗浄液には、例えばベンジルアルコール、イソ
プロピルアルコールまたはエチレングリコール系アルコ
ールが用いられる。
し、半導体ウエハＳＷの上面またはバンプ電極１０の周
囲に残存するフラックスを除去する。この洗浄処理に用
いられる洗浄液には、例えばベンジルアルコール、イソ
プロピルアルコールまたはエチレングリコール系アルコ
ールが用いられる。
【００２３】次に、図５に示すように、感光性レジスト
６を機械的にはがし、さらに半導体ウエハＳＷに洗浄処
理を施す。この後、半導体ウエハＳＷをダイシングし
て、バンプ電極１０を有する半導体チップが形成され
る。
６を機械的にはがし、さらに半導体ウエハＳＷに洗浄処
理を施す。この後、半導体ウエハＳＷをダイシングし
て、バンプ電極１０を有する半導体チップが形成され
る。
【００２４】次に、はんだペースト材８を感光性レジス
ト６の開口部７に充填する半導体製造装置について説明
する。図６に、上記半導体製造装置の概略図を示す。
ト６の開口部７に充填する半導体製造装置について説明
する。図６に、上記半導体製造装置の概略図を示す。
【００２５】まず、ローダ１１からウエハステージ１２
上にロボットアーム（図示せず）で半導体ウエハＳＷを
移送し、真空吸着によって半導体ウエハＳＷをウエハス
テージ１２上に固定する。次いで、スキージ９ａ、９ｂ
の下方にウエハステージ１２を移動させた後、はんだペ
ースト材８が入ったはんだペースト入シュリンジ１３か
ら半導体ウエハＳＷの上面へはんだペースト材８を滴下
し、次いでウエハガイドマスク１４を下降させる。ウエ
ハガイドマスク１４は、半導体ウエハＳＷの外周にはん
だペースト材８がはみ出るのを防ぐために用いられる。
次に、第１スキージ９ａを降ろして右方向へ移動させた
後、第１スキージを９ａを上げる。同様に、第２スキー
ジ９ｂを降ろして左方向へ移動させた後、第２スキージ
９ｂを上げる。第１スキージ９ａおよび第２スキージ９
ｂの摺動は２、３回繰り返してもよい。次いで、ウエハ
ガイドマスク１４を上げた後、ウエハステージ１２を移
動させ、次いで真空吸着を止めてウエハステージ１２上
の半導体ウエハＳＷをロボットアームでアンロード１５
側に移送する。
上にロボットアーム（図示せず）で半導体ウエハＳＷを
移送し、真空吸着によって半導体ウエハＳＷをウエハス
テージ１２上に固定する。次いで、スキージ９ａ、９ｂ
の下方にウエハステージ１２を移動させた後、はんだペ
ースト材８が入ったはんだペースト入シュリンジ１３か
ら半導体ウエハＳＷの上面へはんだペースト材８を滴下
し、次いでウエハガイドマスク１４を下降させる。ウエ
ハガイドマスク１４は、半導体ウエハＳＷの外周にはん
だペースト材８がはみ出るのを防ぐために用いられる。
次に、第１スキージ９ａを降ろして右方向へ移動させた
後、第１スキージを９ａを上げる。同様に、第２スキー
ジ９ｂを降ろして左方向へ移動させた後、第２スキージ
９ｂを上げる。第１スキージ９ａおよび第２スキージ９
ｂの摺動は２、３回繰り返してもよい。次いで、ウエハ
ガイドマスク１４を上げた後、ウエハステージ１２を移
動させ、次いで真空吸着を止めてウエハステージ１２上
の半導体ウエハＳＷをロボットアームでアンロード１５
側に移送する。
【００２６】前述のように構成された半導体チップＳＣ
は、図７〜図９に示すように、実装基板の実装面上に実
装され、大型計算機の演算処理部に組み込まれる。
は、図７〜図９に示すように、実装基板の実装面上に実
装され、大型計算機の演算処理部に組み込まれる。
【００２７】図７は、本実施の形態を適用したＢＧＡ
（Ball Grid Array ）構造の半導体装置を示す。ＢＧＡ
基板１６のチップ搭載面上にバンプ電極１０を介在して
フェースダウン（Face Down ）方式で半導体チップＳＣ
が実装され、ＢＧＡ基板１６と半導体チップＳＣとの間
の隙間部に絶縁樹脂１７が充填されている。さらに、Ｂ
ＧＡ基板１６は約７００μｍ程度の直径を有するバンプ
電極１８を介在してマザーボードに実装されている。
（Ball Grid Array ）構造の半導体装置を示す。ＢＧＡ
基板１６のチップ搭載面上にバンプ電極１０を介在して
フェースダウン（Face Down ）方式で半導体チップＳＣ
が実装され、ＢＧＡ基板１６と半導体チップＳＣとの間
の隙間部に絶縁樹脂１７が充填されている。さらに、Ｂ
ＧＡ基板１６は約７００μｍ程度の直径を有するバンプ
電極１８を介在してマザーボードに実装されている。
【００２８】図８は、本実施の形態を適用したＭＣＣ
（Micro Carrier for Chip）構造の半導体装置を示す。
ＭＣＣ基板１９のチップ搭載面上にバンプ電極１０を介
在してフェースダウン方式で半導体チップＳＣが実装さ
れており、この半導体チップＳＣは封止用キャップ２０
で封止され、ＭＣＣ基板１９および封止用キャップ２０
で形成されたキャビティ２１内に気密されている。半導
体チップＳＣは熱伝導材２２を介在して封止用キャップ
２０と接続されており、封止用キャップ２０はＭＣＣ基
板１９のチップ搭載面の封止部に封止材２３を介在して
固着されている。さらに、ＭＣＣ基板１９は約１５０μ
ｍ程度の直径を有するバンプ電極２４を介在して配線基
板に実装されている。
（Micro Carrier for Chip）構造の半導体装置を示す。
ＭＣＣ基板１９のチップ搭載面上にバンプ電極１０を介
在してフェースダウン方式で半導体チップＳＣが実装さ
れており、この半導体チップＳＣは封止用キャップ２０
で封止され、ＭＣＣ基板１９および封止用キャップ２０
で形成されたキャビティ２１内に気密されている。半導
体チップＳＣは熱伝導材２２を介在して封止用キャップ
２０と接続されており、封止用キャップ２０はＭＣＣ基
板１９のチップ搭載面の封止部に封止材２３を介在して
固着されている。さらに、ＭＣＣ基板１９は約１５０μ
ｍ程度の直径を有するバンプ電極２４を介在して配線基
板に実装されている。
【００２９】図９は、本実施の形態を適用したＰＧＡ
（Pin Grid Array）構造の半導体装置を示す。ＰＧＡ基
板２５のチップ搭載面上にバンプ電極１０を介在してフ
ェースダウン方式で半導体チップＳＣが実装され、ＰＧ
Ａ基板２５と半導体チップＳＣとの間の隙間部に絶縁樹
脂１７が充填されている。さらに、ＰＧＡ基板２５の裏
面側にリードピン２６が設けられている。
（Pin Grid Array）構造の半導体装置を示す。ＰＧＡ基
板２５のチップ搭載面上にバンプ電極１０を介在してフ
ェースダウン方式で半導体チップＳＣが実装され、ＰＧ
Ａ基板２５と半導体チップＳＣとの間の隙間部に絶縁樹
脂１７が充填されている。さらに、ＰＧＡ基板２５の裏
面側にリードピン２６が設けられている。
【００３０】このように、本実施の形態によれば、蒸着
法を用いるバンプ形成技術に比べて、バンプ電極１０の
形成時間が短くなるので、スループットが向上し、さら
に、無駄に消費されるはんだ材の量が減少できて、はん
だ材の節約が図れる。また、はんだペースト材８の組成
を自由に選択することができるので、多種多用な組成の
バンプ電極１０を形成することが可能となる。
法を用いるバンプ形成技術に比べて、バンプ電極１０の
形成時間が短くなるので、スループットが向上し、さら
に、無駄に消費されるはんだ材の量が減少できて、はん
だ材の節約が図れる。また、はんだペースト材８の組成
を自由に選択することができるので、多種多用な組成の
バンプ電極１０を形成することが可能となる。
【００３１】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００３２】たとえば、前記実施の形態では、半導体チ
ップのバンプ電極に適用したが、ＢＧＡ基板とマザーボ
ードとを接続するバンプ電極、またはＭＣＣ基板と配線
基板とを接続するバンプ電極に本実施の形態を適用して
もよく、同様な効果が得られる。
ップのバンプ電極に適用したが、ＢＧＡ基板とマザーボ
ードとを接続するバンプ電極、またはＭＣＣ基板と配線
基板とを接続するバンプ電極に本実施の形態を適用して
もよく、同様な効果が得られる。
【００３３】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００３４】本発明によれば、バンプ電極の形成工程に
おけるスループットが向上し、さらに、無駄に消費され
るはんだ材の量が減少できてはんだ材の節約が図れるの
で、バンプ電極を短い工程時間で安価に提供することが
でき、また、多種多様な組成のバンプ電極を形成するこ
とができる。
おけるスループットが向上し、さらに、無駄に消費され
るはんだ材の量が減少できてはんだ材の節約が図れるの
で、バンプ電極を短い工程時間で安価に提供することが
でき、また、多種多様な組成のバンプ電極を形成するこ
とができる。
【図１】本発明の一実施の形態である半導体装置の製造
方法を示す半導体ウエハの要部断面図である。
方法を示す半導体ウエハの要部断面図である。
【図２】本発明の一実施の形態である半導体装置の製造
方法を示す半導体ウエハの要部断面図である。
方法を示す半導体ウエハの要部断面図である。
【図３】本発明の一実施の形態である半導体装置の製造
方法を示す半導体ウエハの要部断面図である。
方法を示す半導体ウエハの要部断面図である。
【図４】本発明の一実施の形態である半導体装置の製造
方法を示す半導体ウエハの要部断面図である。
方法を示す半導体ウエハの要部断面図である。
【図５】本発明の一実施の形態である半導体装置の製造
方法を示す半導体ウエハの要部断面図である。
方法を示す半導体ウエハの要部断面図である。
【図６】本発明の一実施の形態である半導体製造装置の
概略図である。
概略図である。
【図７】本発明の一実施の形態を適用した半導体装置の
要部断面図である。
要部断面図である。
【図８】本発明の一実施の形態を適用した半導体装置の
要部断面図である。
要部断面図である。
【図９】本発明の一実施の形態を適用した半導体装置の
要部断面図である。
要部断面図である。
１ 基板 ２ 電極パッド ３ 保護膜 ４ 開口部 ５ ＢＬＭ膜 ６ 感光性レジスト ７ 開口部 ８ はんだペースト材 ９ スキージ ９ａ 第１スキージ ９ｂ 第２スキージ １０ バンプ電極 １１ ローダ １２ ウエハステージ １３ ペースト入シュリンジ １４ ウエハガイドマスク １５ アンロード １６ ＢＧＡ基板 １７ 絶縁樹脂 １８ バンプ電極 １９ ＭＣＣ基板 ２０ 封止用キャップ ２１ キャビティ ２２ 熱伝導材 ２３ 封止材 ２４ バンプ電極 ２５ ＰＧＡ基板 ２６ リードピン ２７ 電極パッド ２８ 電極パッド ＳＷ 半導体ウエハ ＳＣ 半導体チップ
Claims (7)
- 【請求項１】 基材の一表面に設けられた電極パッド上
にバンプ電極を形成する半導体装置の製造方法であっ
て、(a).前記基材の上面に感光性レジストを形成した
後、前記基材の一表面に設けられた前記電極パッド上の
前記感光性レジストに開口部を設ける工程と、(b).前記
感光性レジストの開口部にはんだペースト材を充填する
工程と、(c).前記基材に熱処理を施して、前記はんだペ
ースト材を溶融させる工程と、(d).前記感光性レジスト
を除去する工程とを有することを特徴とする半導体装置
の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記はんだペースト材を構成するはんだ粒子
は、Ｓｎ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ａｇ−Ｂ
ｉ、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ、Ｓｎ−Ａｇ−Ｂｉ−Ｃ
ｕ、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｉ
ｎ、Ｓｎ−Ｚｎ、Ｓｎ−Ｚｎ−Ｂｉ、Ｓｎ−Ａｇ−Ｂｉ
−Ｃｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ｐｂ−ＡｇまたはＳｎ−Ａ
ｇ−Ｃｕ−Ｓｂであることを特徴とする半導体装置の製
造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、前記基材は、半導体基板または配線基板である
ことを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１記載の半導体装置の製造方法に
おいて、前記基材の上面に前記はんだペースト材を滴下
した後、前記はんだペースト材をスキージによって前記
感光性レジストの開口部に充填することを特徴とする半
導体装置の製造方法。 - 【請求項５】 請求項１記載の半導体装置の製造方法に
おいて、前記感光性レジストは、フィルムまたは液状レ
ジストであることを特徴とする半導体装置の製造方法。 - 【請求項６】 基材の上面に感光性レジストを形成した
後、前記基材の一表面に設けられた電極パッド上の前記
感光性レジストに開口部を設ける工程と、前記感光性レ
ジストの開口部にはんだペースト材を充填する工程と、
前記基材に熱処理を施して、前記はんだペースト材を溶
融させる工程と、前記感光性レジストを除去する工程と
を有する半導体装置の製造方法において用いられる半導
体製造装置であって、スキージを摺動させることによっ
て、前記基材の上面に滴下された前記はんだペースト材
を前記感光性レジストの開口部に充填することを特徴と
する半導体製造装置。 - 【請求項７】 請求項６記載の半導体製造装置であっ
て、前記基材の上面に前記はんだペースト材を滴下した
後、ウエハガイドマスクを装着してスキージを摺動させ
ることによって、前記はんだペースト材を前記感光性レ
ジストの開口部に充填することを特徴とする半導体製造
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29030798A JP2000124245A (ja) | 1998-10-13 | 1998-10-13 | 半導体装置の製造方法および半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29030798A JP2000124245A (ja) | 1998-10-13 | 1998-10-13 | 半導体装置の製造方法および半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000124245A true JP2000124245A (ja) | 2000-04-28 |
Family
ID=17754423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29030798A Pending JP2000124245A (ja) | 1998-10-13 | 1998-10-13 | 半導体装置の製造方法および半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000124245A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033346A (ja) * | 2000-07-18 | 2002-01-31 | Showa Denko Kk | ハンダバンプ電極の形成に用いるハンダペースト |
| KR20020026638A (ko) * | 2000-10-02 | 2002-04-12 | 듀흐 마리 에스. | 웨이퍼 또는 기판에 범프를 형성하는 방법 |
| FR2828009A1 (fr) * | 2001-07-25 | 2003-01-31 | Novatec | Methode de realisation de bossages presentant des performances thermomecaniques ameliorees |
| JP2008098671A (ja) * | 2007-12-21 | 2008-04-24 | Fujitsu Ltd | はんだバンプの形成方法 |
-
1998
- 1998-10-13 JP JP29030798A patent/JP2000124245A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033346A (ja) * | 2000-07-18 | 2002-01-31 | Showa Denko Kk | ハンダバンプ電極の形成に用いるハンダペースト |
| KR20020026638A (ko) * | 2000-10-02 | 2002-04-12 | 듀흐 마리 에스. | 웨이퍼 또는 기판에 범프를 형성하는 방법 |
| FR2828009A1 (fr) * | 2001-07-25 | 2003-01-31 | Novatec | Methode de realisation de bossages presentant des performances thermomecaniques ameliorees |
| JP2008098671A (ja) * | 2007-12-21 | 2008-04-24 | Fujitsu Ltd | はんだバンプの形成方法 |
| JP4558782B2 (ja) * | 2007-12-21 | 2010-10-06 | 富士通セミコンダクター株式会社 | はんだバンプの形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098072B2 (en) | Fluxless assembly of chip size semiconductor packages | |
| JP4051893B2 (ja) | 電子機器 | |
| US6476494B1 (en) | Silver-tin alloy solder bumps | |
| US6180504B1 (en) | Method for fabricating a semiconductor component with external polymer support layer | |
| JP6116488B2 (ja) | 塊状端子を備える半導体パッケージ | |
| US6627979B2 (en) | Semiconductor package and fabrication method of the same | |
| JP2003234367A (ja) | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 | |
| KR20110128388A (ko) | 범프 구조물 및 그 제조 방법 | |
| WO2006105733A1 (en) | Package structure with flat bumps for electronic device and method of manufacture the same | |
| US7432130B2 (en) | Method of packaging semiconductor die without lead frame or substrate | |
| TW201705321A (zh) | 半導體裝置的製造方法 | |
| CN101030546A (zh) | 电容安装方法 | |
| WO1999009590A1 (fr) | Procede de formation d'electrodes de points de soudure et procede de fabrication de dispositifs a semiconducteur | |
| TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
| JP2000124245A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| KR20010019770A (ko) | 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지제조방법 | |
| US20040065949A1 (en) | [solder bump] | |
| KR20000008347A (ko) | 플립칩bga 패키지 제조방법 | |
| TWI303859B (en) | Bumping process | |
| TWI236756B (en) | Flip-chip bonding process and package process | |
| JP2006054227A (ja) | 半導体パワーモジュール及び半導体装置 | |
| WO2003075337A1 (en) | Fluxless assembly of chip size semiconductor packages | |
| KR100790447B1 (ko) | 플립 칩 본딩 패키지의 범프 형성방법 | |
| RU2262153C2 (ru) | Бесфлюсовая сборка полупроводниковых изделий размером с кристалл | |
| JP2002222898A (ja) | 半導体装置及びその製造方法 |