KR20110128388A - 범프 구조물 및 그 제조 방법 - Google Patents

범프 구조물 및 그 제조 방법 Download PDF

Info

Publication number
KR20110128388A
KR20110128388A KR1020100047802A KR20100047802A KR20110128388A KR 20110128388 A KR20110128388 A KR 20110128388A KR 1020100047802 A KR1020100047802 A KR 1020100047802A KR 20100047802 A KR20100047802 A KR 20100047802A KR 20110128388 A KR20110128388 A KR 20110128388A
Authority
KR
South Korea
Prior art keywords
post
solder
metal
bump structure
metal post
Prior art date
Application number
KR1020100047802A
Other languages
English (en)
Other versions
KR101119839B1 (ko
Inventor
송치중
강인수
박윤묵
정기조
이응주
이준규
이정원
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to KR1020100047802A priority Critical patent/KR101119839B1/ko
Priority to US12/831,256 priority patent/US8237276B2/en
Publication of KR20110128388A publication Critical patent/KR20110128388A/ko
Application granted granted Critical
Publication of KR101119839B1 publication Critical patent/KR101119839B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

기판의 전극 패드와 전기적으로 연결되는 금속 포스트와, 상기 금속 포스트 상면에 형성되는 솔더 포스트로서, 이 솔더 포스트는 상기 금속 포스트와 수평 폭이 동일하고 윗면(top surface)이 곡면으로 형성된 솔더 포스트를 포함하는 범프 구조물을 제안한다. 솔더 포스트와 금속 포스트 표면에 산화막을 형성하여 리플로우 진행 시 솔더 포스트가 구형으로 변화되는 것을 방지한다. 상기 금속 포스트와 솔더 포스트의 경계면에는 에지징 과정을 통해 금속간화합물층이 형성될 수 있다. 본 발명의 범프 구조물은 인접하는 범프 간 단락을 방지하면서 미세 피치의 반도체 패키지를 구현할 수 있다.

Description

범프 구조물 및 그 제조 방법{BUMP STRUCTURE AND FABRICATION METHOD THEREOF}
본 발명은 범프 구조물에 관한 것으로, 상세하게는 미세 피치의 플립칩 반도체 패키지 구현을 위한 새로운 범프 및 그 제조방법을 제안한다.
개인용 컴퓨터, 휴대폰, 개인정보 단말기, 전자제품들이 소형화, 경량화 및 기능화 되면서 데이터 처리 용량이 크게 증가하고 있다. 이와 같은 추세에 따라 반도체 패키지의 경우에도 패키지의 크기를 반도체 칩의 크기에 맞춘 웨이퍼 레벨 칩 스케일 패키지(wafer level chip size package)가 각광받고 있다.
일반적으로, 웨이퍼 레벨 칩 스케일 패키지는 집적회로 공정(wafer processing)후에 패키징하여 웨이퍼를 절단한다. 따라서, 다이 본딩, 와이어 본딩 및 몰딩공정을 거치는 일반적인 패키징 공정과 비교하여 공정이 훨씬 간단해지고, 하나의 웨이퍼 상에 있는 모든 칩들의 솔더 범프(solder bump)를 한번에 형성할 수 있는 일괄공정이 가능하다는 장점을 제공한다. 또한, 웨이퍼 상태에서 각 칩들의 동작에 대한 테스트가 가능하므로 기존의 일반 패키지에 비하여 제조비용이 더 적게 드는 장점이 있다.
한편, 반도체의 집적도가 커지는 반면 반도체 소자의 크기가 작아지면서 반도체 패키지의 외부 접속 단자인 범프 크기가 작아지고 범프 간 피치가 미세화되고 있다. 범프 재료로 주로 사용되는 솔더는 통상 구형의 외관을 갖고 있다. 도 1은 기존의 솔더 범프를 보인 단면 사진으로서, 솔더 범프는 리플로우 공정으로 구형으로 변화되어 폭이 커짐에 따라 인접하는 범프 간에 거리가 가까와지고 미세 피치의 범프가 배열된 반도체 패키지를 구현하는데 어려움이 있다.
미세 피치의 플립칩 반도체 패키지를 구현하기 위해서는 범프의 외관비가 큰 기둥 형태의 범프 구조물이 요구되며, 인접하는 범프 간 단락이 발생되지 않도록 리플로우 과정에서 범프의 솔더 부분이 수평적으로 퍼지지 않는 제조 공정이 요구되고 있다.
또한, 반도체 패키지를 외부 회로 기판에 실장 할 때 범프 접속 영역에서 홈(dimple)이나 기공(void)이 발생하여 제품 신뢰성이 떨어지고 있으며, 이에 대한 범프 구조의 개선이 요구되고 있다.
본 발명은 전술한 기술적 배경하에서 창안된 것으로, 본 발명의 목적은 외관비가 큰 기둥 형태의 범프 구조물을 제공하는 것이다.
본 발명의 다른 목적은 수평 폭의 증가 없이 솔더의 부피를 증가시키는 범프 구조물의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 패키지의 조립성이 우수하고 외부 회로 기판과의 접속 상태가 양호한 범프 구조물을 제공하는 것이다.
기타, 본 발명의 또 다른 목적 및 기술적 특징은 이하의 상세한 설명에서 보다 구체적으로 제시될 것이다.
상기 목적을 달성하기 위하여, 본 발명은 기판의 전극 패드와 전기적으로 연결되는 금속 포스트와, 상기 금속 포스트 상면에 형성되는 솔더 포스트로서, 이 솔더 포스트는 상기 금속 포스트와 수평 폭이 동일하고 윗면(top surface)이 곡면으로 형성된 솔더 포스트와, 상기 금속 포스트와 솔더 포스트의 경계면에 형성된 금속간화합물층(intermetallic compound)을 포함하는 범프 구조물을 제공한다.
또한, 본 발명은 기판의 전극 패드와 전기적으로 연결되는 금속 포스트를 형성하고, 상기 금속 포스트 상면에 상기 금속 포스트와 수평 폭이 동일하게 솔더 포스트를 형성하고, 상기 금속 포스트와 솔더 포스트 표면에 산화막을 형성하고, 상기 솔더 포스트를 리플로우시키는 단계를 포함하는 범프 구조물 제조 방법을 제공한다.
본 발명에 따르면, 솔더 볼륨을 증가시키지 않고도 범프 구조물의 이격거리(stand off height)를 확보할 수 있으며, 미세 피치의 범프 구조물을 형성할 수 있다. 또한, 범프 구조물에서 솔더의 양을 상대적으로 크게 하여, 패키지와 외부회로기판의 실장 시 공정을 단순화시키고 제조 비용을 절감할 수 있다. 또한, 범프 구조물의 윗면만 곡면으로 형성하여 패키지와 외부회로기판의 실장 시 접속부에서 홈(dimple)이나 기공(void)이 발생하는 것을 최소화시킬 수 있다.
도 1은 종래의 범프 구조를 보인 사진
도 2는 본 발명의 범프 구조를 보인 단면도.
도 3 내지 도 12는 본 발명의 범프 구조물을 제조하기 위한 공정도.
도 13 및 14는 제조된 범프 구조물의 단면 및 외관 사진.
도 15는 비교예의 범프 구조를 보인 사진.
도 16 및 17은 본 발명의 범프 구조물의 금속간화화물층을 보인 외관 및 단면 사진
도 18 내지 20은 반도체 패키지의 실장 과정을 보인 공정도.
도 21은 본 발명의 범프 구조물이 포함된 반도체 패키지의 실장 공정을 보인 단면도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
20:금속 포스트 30:솔더 포스트
32:솔더 포스트 윗면(top surface) 40:산화막
본 발명은 금속 포스트와 솔더 포스트로 이루어지는 기둥 형상의 범프 구조물을 제안하며, 범프 구조물에 산화막을 형성하여 리플로우 단계에서 솔더가 구형으로 변화되는 것을 방지하는데 특징이 있다.
도 2는 본 발명에 따른 범프 구조물의 단면을 보인 것으로, 범프 구조물은 하부의 금속 포스트(20)와 상부의 솔더 포스트(30)로 구성되어 있다. 금속 포스트(20)와 솔더 포스트(30)는 원기둥 형태의 하나의 몸체를 이루고 있으며, 수평 폭(width)이 동일하다. 범프 구조물은 수평 폭보다 높이가 큰 형태, 즉 외관비(aspect ratio)가 큰 형태를 가지고 있다. 이로 인하여, 범프 구조물의 이격거리(stand-off height : SOH)가 확보되고, 이러한 범프 구조물을 포함하는 반도체 패키지의 표면실장(surface mount)이 매우 용이하다.
특히, 금속 포스트 상면에 형성된 솔더 포스트가 구형이 아닌 원기둥 형상을 이루고 있어 인접하는 범프 간의 간격을 더욱 작게 할 수 있기 때문에 미세 피치의 반도체 패키지를 구현할 수 있다.
상기 금속 포스트(20)는 기판(10)의 전극 패드(12)와 전기적으로 연결되어 있다. 상기 금속 포스트 상면에 형성되는 솔더 포스트는 금속 포스트와 수평 폭이 동일한 기둥 형상의 몸체와 곡면인 윗면(top surface)(32)을 포함한다.
상기 금속 포스트는 예를 들어, 구리, 구리 합금, 니켈, 니켈 합금, 바나듐, 바나듐 합금, 알루미늄, 알루미늄 합금, 금, 금합금, 코발트, 코발트 합금, 망간, 망간 합금 중에서 선택되는 어느 하나 이상의 물질로 형성될 수 있다. 또한, 상기 솔더 포스트는 주석 또는 주석 합금으로 형성할 수 있다. 솔더 포스트는 금속 포스트 보다 융점이 낮고 경도가 작은 재질을 사용하는 것이 바람직하다.
상기 솔더 포스트는 금속 포스트 보다 수직 높이가 크게 형성되는 것이 바람직하다. 전체 범프 구조물에서 금속 포스트의 양을 상대적으로 줄여 범프 제조 비용을 절감할 수 있고, 솔더 볼륨을 증가시켜 외부회로기판과의 전기적 접속 공정(예를 들어, 반도체 패키지의 표면실장 공정)을 단순화시킬 수 있다.
도 2에서 상기 기판(10)은 집적 회로를 포함하는 반도체 웨이퍼 또는 개별 반도체 칩일 수 있고, 그밖에 범프 구조가 요구되는 다양한 플립칩 전자 소자를 포함한다. 도 2에서는 설명의 편의상 하나의 범프 구조물을 도시하였으나, 실제로는 기판 위에 복수의 범프 구조물이 형성될 수 있음을 당업자라면 이해할 수 있을 것이다.
상기 전극 패드(12) 주변의 기판 표면에는 보호층(14)이 형성되어 있고, 전극 패드와 금속 포스트 사이에는 금속 포스트의 접착성을 개선하기 위하여 하부금속층(under bump metal : UBM)(16)이 더 형성될 수 있다. 한편, 상기 금속 포스트(20)와 솔더 포스트(30)의 경계면에는 금속간화합물층(intermetallic compound)을 더 형성할 수 있으며, 이에 관해서는 후술한다.
이하에서는 본 발명의 기둥(pillar) 또는 실린더(cylinder) 형상의 범프 구조물의 제조 방법에 대하여 설명한다.
먼저, 반도체 전공정(front-end process)을 마친 웨이퍼 또는 개별 반도체 칩 형태의 기판(10)을 준비한다(도 3). 기판의 표면에는 보호층(14)이 형성되어 있고, 전극 패드(12)는 범프 형성을 위해 국부적으로 노출되어 있다.
상기 기판 표면에 하부금속층(16)을 형성한다(도 4). 하부금속층은 예를 들어, 티타늄, 티타늄 합금, 크롬, 크롬 합금, 구리, 구리 합금, 니켈, 니켈 합금, 금, 금 합금, 알루미늄, 알루미늄 합금, 바나듐, 바나듐 합금, 팔라듐, 팔라듐 합금 중에서 선택되는 어느 하나 이상의 물질을 이용하여 전기도금, 무전해도금 등의 방법으로 형성할 수 있다.
다음으로, 기판 상부에 포토레지스트(18)를 형성한다(도 5). 포토레지스트의 수직 두께는 원하는 범프 구조물의 높이에 따라 달라질 수 있다. 포토레지스트 형성 후 전극 패드 상부에서 포토레지스트를 국부적으로 제거하여 범프가 형성될 영역(A)을 노출시킨다(도 6). 본 발명의 범프 구조물의 외관비는 포토레지스트의 수직 두께 및 포토레지스트를 국부적으로 제거한 영역의 수평 폭에 의하여 결정된다. 설명의 편의상 도면에는 상기 노출 영역(A)이 하나만 도시되어 있지만, 실제로는 복수의 영역이 상호 인접하여 형성된다.
범프 구조물의 이격거리(stand-off height)를 크게 하고 범프들 간의 간격을 줄이기 위해 포토레지스트의 수직 높이는 크게 하고, 노출 영역(A)의 수평 폭은 상대적으로 작게 하는 한편, 노출 영역(A)들의 간격은 미세화시킬 필요가 있다.
다음으로, 상기 노출 영역(A)에 기판의 전극 패드와 전기적으로 연결되도록 하부금속층(16) 위에 금속 포스트(20)를 형성한다(도 7). 본 발명의 바람직한 실시예에서는 구리를 도금하여 금속 포스트를 형성하였다. 형성된 구리 도금층의 폭은 50㎛, 두께는 25㎛ 이었다.
금속 포스트를 형성한 후 상기 노출 영역(A)에서 금속 포스트 상면에 솔더 포스트(30)를 형성한다. 본 발명의 바람직한 실시예에서는 주석을 이용하여 도금으로 형성하였다(도 8). 형성된 솔더 도금층의 폭은 50㎛, 두께는 50㎛ 이었다. 형성된 솔더 포스트는 금속 포스트와 수평 폭이 동일하며, 금속 포스트와 일체화되어 하나의 기둥 형상을 이루고 있다. 솔더 포스트 형성 후 포토레지스트를 제거한다(도 9).
다음으로, 상기 금속 포스트와 솔더 포스트 표면에 산화막(40)을 형성한다(도 10). 이 산화막(40)은 범프 구조물의 리플로우 공정 시 솔더 포스트가 수평적으로 퍼져 타원체 형태로 변하는 것을 방지하고, 최초의 기둥 형상을 유지하도록 한다.
상기 산화막은 금속 포스트 및 솔더 포스트의 외부 표면 전체에 형성할 수도 있고, 솔더 포스트 표면에만 형성할 수도 있다. 또한, 솔더 포스트의 윗면을 제외한 측면에만 산화막을 형성할 수도 있다. 상기 산화막은 범프 구조물의 리플로우 공정 완료 후 융제(flux)를 사용하여 제거될 수 있다.
상기 산화막은 예를 들어 플라즈마 공정으로 형성할 수 있다. 도 11을 참조하면, 진공 챔버 내에 기판을 장입시키고 산소 가스를 주입한 상태에서 챔버에 고전압을 인가하여 산소를 플라즈마 상태로 변화시켜 솔더 표면에 산화막을 형성한다. 본 발명의 일실시예에서는 1000 sccm의 유량의 산소와 100 sccm의 유량으로 질소를 챔버 내로 공급하고, 챔버 내부의 압력을 700 mTorr로 유지하면서, 마이크로웨이브 전압(MW Power) 1000W, 고주파전압(RF Power) 200W 을 인가한 상태에서 35초를 유지시켜 산화막을 형성하였다.
솔더 포스트의 표면에 산화막을 형성하기 위하여 플라즈마 공정 이외에도 범프 구조물을 장시간 방치하거나 수분에 노출시켜 산화막을 형성하거나, 리플로우 과정에서 고온에 노출시켜 의도적으로 산화막이 형성되도록 할 수 있다.
다음으로, 범프 구조물을 리플로우시킨다. 리플로우 과정에서 산화막이 솔더 포스트가 옆으로 퍼지는 것을 방지하여 원형을 유지시킨다. 솔더 포스트는 리플로우 과정에서 솔더 포스트 윗면이 곡면으로 변화된다. 범프 구조물의 리플로우 단계에서는 도 12에 도시한 바와 같이 솔더 포스트의 윗면(32)이 중력 방향을 향하도록 기판(10)을 뒤집어 솔더 포스트를 리플로우시키는 것이 바람직하다. 중력의 영향으로 솔더가 리플로우 과정에서 금속 포스트 쪽으로 흐르거나 수평적으로 퍼지는 것을 방지할 수 있다.
본 발명에 있어서, 솔더 포스트 형성 후 에이징(aging)을 실시하여 솔더 포스트와 금속 포스트 경계면에 금속간화합물층(intermetallic compound: IMC)을 형성할 수 있다. 형성된 금속간화합물은 금속 포스트와 솔더 포스트 사이에서 장벽으로 작용하여 리플로우 과정에서 솔더가 금속 포스트와 직접 접촉하여 흘러내리는 것을 방지한다. 또한, 에이징 과정에서 솔더 포스트 표면에 산화막이 형성되어 솔더의 흐름이 방지된다. 도 13 및 14를 참조하면 하부의 금속 포스트(I)와 상부의 솔더 포스트(II) 사이에 얇은 금속간화합물층이 형성되어 있는 것을 볼 수 있다. 금속간화합물층은 범프 구조물 형성 과정에서 솔더 포스트 형성 후, 리플로우 단계 이전에 실시할 수 있다. 본 발명의 일실시예에서는 솔더 포스트 형성 후 약 150℃의 온도에서 2시간을 유지하면서 N2 가스를 35 ℓ/min의 유속으로 흘려주었다. 에이징은 솔더 포스트에 사용된 솔더의 융점 보다 낮은 온도에서 실시하며, 본 실시예에서 사용된 솔더의 융점이 약 217℃였다.
형성된 금속간화합물층의 조성은 금속 포스트와 솔더 포스트의 재질에 따라 달라질 수 있으며, 금속 포스트로 Cu, 솔더 포스트로 Sn 을 사용한 경우 Cu3Sn, Cu6Sn5 등의 화합물이 생성될 수 있다. 또한, 금속 포스트로 Ni, 솔더 포스트로 Sn 을 사용한 경우 Ni3Sn4 이 생성될 수 있으며, 금속 포스트로 Ni와 Au, 솔더 포스트로 Sn 을 사용한 경우 AuSn4, (Au,Ni)3Sn2,(Au,Ni)3Sn, Au5Sn, AuSn 등이 생성될 수 있다.
본 발명에 따라 완성된 범프 구조물은 도 15 및 도 16에서와 같이 금속 포스트와 솔더 포스트가 하나로 일체화된 기둥 형상의 구조물로서, 금속 포스트와 솔더 포스트가 동일한 수평 폭을 가지며, 솔더 포스트의 윗면만 곡면으로 형성된다.
한편, 본 발명에서와 달리 범프 구조물에 산화막을 형성하지 않은 채 리플로우를 진행한 경우 도 17에 나타난 바와 같이 금속 포스트(I) 위의 솔더 포스트(II)가 수평적으로 퍼져 전체적으로는 구형 내지 타원체 형상으로 변화된 것을 볼 수 있다. 이와 같이 솔더 포스트 형태가 변화되면 범프 구조물의 전체 높이가 낮아질 뿐만 아니라, 범프 구조물의 수평 폭이 증가하여, 인접하는 범프 간 단락(short)의 위험이 더욱 커지게 된다.
범프가 형성된 반도체 패키지의 경우 외부회로기판(예를 들어, PCB, 유연성필름 또는 패키징용 지지기판)에 실장하기 위해서 외부회로기판에 접속용 솔더부를 형성하여야 한다. 이를 위하여 도 18에 도시된 바와 같이 외부회로기판 표면에 솔더 페이스트를 도포하여, 외부회로기판의 접속부(62)에 솔더가 채워지도록 한다(도 19). 도 20은 금속 포스트(20)로 형성한(또는 불충분한 솔더와 금속 포스트로 형성한) 범프 구조물을 형성한 기판(10)을 외부회로기판(50)에 접속하는 어셈블리 과정을 보인 것이다.
반면, 본 발명에 따른 솔더 포스트(30)로 범프 구조물을 형성한 기판(10)은 범프 구조물의 이격거리(Stand off Height)가 확보되므로, 도 21에 도시된 바와 같이 외부회로기판(50)에 솔더 페이스트를 도포함이 없이 그대로 접속하여 실장시킬 수 있다. 따라서, 반도체 패키지의 실장 과정 단계가 단순화되고, 제조 비용을 절감시킬 수 있다.
또한, 본 발명에 따르면 솔더의 볼륨을 증가시키지 않으면서 외관비가 큰 기둥 형상의 범프 구조물을 형성할 수 있고, 범프 구조물에 산화막을 형성하여 솔더 포스트의 리플로우 과정에서 솔더 포스트의 윗면은 곡면으로 변화되지만 측면은 구형으로 변형되는 것을 방지하여 원형이 유지된다. 그 결과, 외부회로기판에 실장 시 접속부에서 홈(dimple)이나 기공(void)이 없는 양호한 범프 접속이 가능하다.
이상에서 바람직한 실시예를 통하여 본 발명을 예시적으로 설명하였으나, 본 발명은 이와 같은 특정 실시예에만 한정되는 것은 아니며 본 발명에서 제시한 기술적 사상, 구체적으로는 특허청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있을 것이다.

Claims (13)

  1. 기판의 전극 패드와 전기적으로 연결되는 금속 포스트와,
    상기 금속 포스트 상면에 형성되는 솔더 포스트로서, 이 솔더 포스트는 상기 금속 포스트와 수평 폭이 동일하고 윗면(top surface)이 곡면으로 형성된 솔더 포스트와,
    상기 금속 포스트와 솔더 포스트의 경계면에 형성된 금속간화합물층(intermetallic compound)을 포함하며,
    범프 구조물.
  2. 제1항에 있어서, 상기 솔더 포스트는 금속 포스트 보다 수직 높이가 크게 형성된 것을 특징으로 하는 범프 구조물.
  3. 제1항에 있어서, 상기 기판은 집적 회로를 포함하는 반도체 웨이퍼 또는 반도체 칩인 것을 특징으로 하는 범프 구조물.
  4. 제1항에 있어서, 상기 기판의 전극 패드와 금속 포스트 사이에 하부금속층(under bump metal)이 형성되어 있는 것을 특징으로 하는 범프 구조물.
  5. 제1항에 있어서, 상기 금속 포스트는 구리, 구리 합금, 니켈, 니켈 합금, 바나듐, 바나듐 합금, 알루미늄, 알루미늄 합금, 금, 금합금, 코발트, 코발트 합금, 망간, 망간 합금 중에서 선택되는 어느 하나 이상의 물질로 형성된 것을 특징으로 하는 범프 구조물.
  6. 기판의 전극 패드와 전기적으로 연결되는 금속 포스트를 형성하고,
    상기 금속 포스트 상면에 상기 금속 포스트와 수평 폭이 동일하게 솔더 포스트를 형성하고,
    상기 금속 포스트와 솔더 포스트 표면에 산화막을 형성하고,
    상기 솔더 포스트를 리플로우시키는 단계를 포함하는
    범프 구조물 제조 방법.
  7. 제6항에 있어서, 상기 솔더 포스트 형성 후 에이징을 실시하여 솔더 포스트와 금속 포스트 경계면에 금속간화합물층과 솔더 포스트 표면에 산화막을 형성하는 것을 특징으로 하는 범프 구조물 제조 방법.
  8. 제6항에 있어서, 상기 솔더 포스트를 리플로우시켜 솔더 포스트 윗면을 곡면으로 변화시키는 것을 특징으로 하는 범프 구조물 제조 방법.
  9. 제6항에 있어서, 상기 솔더 포스트의 윗면이 중력 방향을 향하도록 기판을 뒤집어 솔더 포스트를 리플로우시키는 것을 특징으로 하는 범프 구조물 제조 방법.
  10. 제6항에 있어서, 상기 금속 포스트 형성 전에 전극 패드에 하부금속층을 형성하는 것을 특징으로 하는 범프 구조물 제조 방법.
  11. 제6항에 있어서, 상기 산화막은 플라즈마 공정으로 형성하는 것을 특징으로 하는 범프 구조물 제조 방법.
  12. 제6항에 있어서, 상기 솔더 포스트를 금속 포스트 보다 높게 형성하는 것을 특징으로 하는 범프 구조물 제조 방법.
  13. 제6항에 있어서, 상기 산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 범프 구조물 제조 방법.
KR1020100047802A 2010-05-23 2010-05-23 범프 구조물 및 그 제조 방법 KR101119839B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100047802A KR101119839B1 (ko) 2010-05-23 2010-05-23 범프 구조물 및 그 제조 방법
US12/831,256 US8237276B2 (en) 2010-05-23 2010-07-07 Bump structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100047802A KR101119839B1 (ko) 2010-05-23 2010-05-23 범프 구조물 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110128388A true KR20110128388A (ko) 2011-11-30
KR101119839B1 KR101119839B1 (ko) 2012-02-28

Family

ID=44971838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100047802A KR101119839B1 (ko) 2010-05-23 2010-05-23 범프 구조물 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8237276B2 (ko)
KR (1) KR101119839B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160013737A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 솔더 조인트를 갖는 반도체 소자 및 그 형성 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US8288871B1 (en) * 2011-04-27 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Reduced-stress bump-on-trace (BOT) structures
US8623756B2 (en) * 2011-06-23 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Reflow system and method for conductive connections
JP5638144B2 (ja) * 2011-09-16 2014-12-10 パナソニック株式会社 実装構造およびその製造方法
TWI467718B (zh) * 2011-12-30 2015-01-01 Ind Tech Res Inst 凸塊結構以及電子封裝接點結構及其製造方法
JP2014116367A (ja) * 2012-12-06 2014-06-26 Fujitsu Ltd 電子部品、電子装置の製造方法及び電子装置
KR102165264B1 (ko) 2013-10-10 2020-10-13 삼성전자 주식회사 아연 입자를 함유하는 비전도성 폴리머 막, 비전도성 폴리머 페이스트, 이들을 포함하는 반도체 패키지, 및 반도체 패키지의 제조 방법
US9543263B2 (en) * 2013-11-12 2017-01-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof
KR102306673B1 (ko) 2014-09-22 2021-09-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9425174B1 (en) * 2014-11-18 2016-08-23 Altera Corporation Integrated circuit package with solderless interconnection structure
US9595510B1 (en) * 2015-10-13 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method for chip package
CN110610915B (zh) * 2018-06-14 2022-01-25 通富微电子股份有限公司 倒装方法
US11217550B2 (en) * 2018-07-24 2022-01-04 Xilinx, Inc. Chip package assembly with enhanced interconnects and method for fabricating the same
US11094656B2 (en) * 2018-12-31 2021-08-17 Texas Instruments Incorporated Packaged semiconductor device with electroplated pillars
US20230107847A1 (en) * 2021-10-06 2023-04-06 Taiwan Semiconductor Manufacturing Company Limited High-density microbump arrays with enhanced adhesion and methods of forming the same
CN114211069B (zh) * 2021-12-31 2023-05-05 北京工业大学 一种基于imc焊盘的多晶结构焊点制取方法
CN114211067B (zh) * 2021-12-31 2023-04-25 北京工业大学 一种通过预制imc焊盘形成多晶结构焊点的方法
CN114211068B (zh) * 2021-12-31 2023-04-25 北京工业大学 一种通过预制IMCs焊盘形成全IMCs结构焊点的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3279677B2 (ja) * 1992-10-15 2002-04-30 富士通株式会社 はんだめっきプリント配線板のヒュージング前処理方法
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
KR101036388B1 (ko) * 2008-08-19 2011-05-23 삼성전기주식회사 인쇄회로기판 및 이의 제조 방법
US8232643B2 (en) * 2010-02-11 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Lead free solder interconnections for integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160013737A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 솔더 조인트를 갖는 반도체 소자 및 그 형성 방법

Also Published As

Publication number Publication date
KR101119839B1 (ko) 2012-02-28
US8237276B2 (en) 2012-08-07
US20110285015A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
KR101119839B1 (ko) 범프 구조물 및 그 제조 방법
US10510731B2 (en) Package-on-package (PoP) structure including stud bulbs
TWI453840B (zh) 半導體元件的製造方法
JP6013705B2 (ja) 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
JP5952523B2 (ja) 半導体素子およびフリップチップ相互接続構造を形成する方法
US7812460B2 (en) Packaging substrate and method for fabricating the same
US20090071699A1 (en) Packaging substrate structure and method for manufacturing the same
JP2003234367A (ja) 半導体素子およびその製造方法並びに半導体装置およびその製造方法
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
US8835302B2 (en) Method of fabricating a package substrate
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
TW201227901A (en) Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
KR20100080352A (ko) 금속 범프를 가진 반도체 패키지 기판
JP3700598B2 (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
JP5476926B2 (ja) 半導体装置の製造方法
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
TWI478312B (zh) 堆疊封裝結構
TWI223883B (en) Under bump metallurgy structure
KR101009192B1 (ko) 반도체 장치의 범프 구조물 및 그 제조방법
TW201407734A (zh) 半導體覆晶接合結構及方法
US20040256737A1 (en) [flip-chip package substrate and flip-chip bonding process thereof]
WO2022160245A1 (zh) 集成电路封装件及其制备方法和终端
KR100871067B1 (ko) 구리 포스트 형성을 통한 고강도 솔더범프 제조방법
KR101693609B1 (ko) 필러범프제조방법 및 이를 이용하여 제조된 필러범프
JP5083000B2 (ja) 電子部品装置及び電子部品装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150206

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 9