JP5638144B2 - 実装構造およびその製造方法 - Google Patents

Description

本発明は、例えば半導体チップ等の電子部品が回路基板等の基板上に実装された実装構造およびその製造方法に関する。

ＬＳＩチップ等の半導体チップが回路基板上に実装された実装構造の一種に、フリップチップ方式によって製造される実装構造がある。フリップチップ方式では、半導体チップの電極端子（電極パッド）上に、はんだバンプなどの突起状電極（バンプ）が形成された後、その半導体チップがフェイスダウンで回路基板上に実装される。詳しくは、フリップチップ工程では、半導体チップの電極端子が回路基板の電極端子（電極パッド）に位置合わせされた後、加熱された半導体チップ上の突起状電極が、回路基板の電極端子へ向けて加圧される。

はんだバンプを形成する方法は、スクリーン印刷法やディスペンス装置や電解メッキ法で、はんだを半導体チップの電極端子上に供給した後、リフロー炉で半導体チップを加熱して、はんだ融点以上に昇温する方法が一般的である。突起状電極が、はんだバンプである場合、半導体チップの電極端子と回路基板の電極端子との接合強度を補強するために、半導体チップと回路基板との間の空隙に封止樹脂が充填される。

はんだバンプ以外の突起状電極の一種に、金や銅などからなる突起状電極がある。金や銅などからなる突起状電極を形成する方法は、電解メッキ法が一般的である。金や銅などからなる突起状電極が使用される場合、一般的に、接着剤に金属粒子が混入された異方性導電膜が回路基板上に仮圧着された後に、その異方性導電膜を介して半導体チップがフェイスダウンで回路基板上に熱圧着される。

一方、半導体チップの高密度化および半導体チップの多ピン化の両立を図るべく、半導体チップの電極端子の狭ピッチ化および面積縮小化が進められており、特に電極端子の狭ピッチ化の進展が著しい。このため、従来のように、電極端子が半導体チップの外周部に１列で配置されたり、２列で千鳥状に配置される場合、隣接する電極端子間で短絡が発生したり、半導体チップと回路基板との熱膨張係数の差に起因する熱応力によって接続不良が発生することがあった。

詳しくは、突起状電極が、はんだバンプである場合、いわゆるブリッジ不良が発生して、隣接する電極端子間で短絡不良が起こるおそれがある。ブリッジ不良は、フリップチップ工程において、溶融したはんだが変形して、はんだの表面張力により隣り合うはんだバンプ同士がつながることで起こる。したがって、半導体チップの電極端子の狭ピッチ化が進展すると、ブリッジ不良が発生し易くなる。また、半導体チップと回路基板との熱膨張係数の差から発生する熱応力に起因する接続不良は、半導体チップの電極端子の狭ピッチ化により、半導体チップと回路基板との間の空隙に充填される封止樹脂が、半導体チップの外周部に配置されたはんだバンプ間の全ての隙間に行き渡らなくなることにより起こる。

また、金や銅などからなる突起状電極が使用される場合、半導体チップの電極端子の狭ピッチ化が進展すると、異方性導電膜中に分散している金属粒子が隣接する突起状電極間で連なって、隣接する電極端子間で短絡が発生することがある。また、半導体チップと回路基板との熱膨張係数の差から発生する熱応力に起因する接続不良は、半導体チップの電極端子の狭ピッチ化により、半導体チップの外周部に配置された突起状電極間の全ての隙間が異方性導電膜で埋まらなくなることにより起こる。

以上のように、半導体チップの電極端子の狭ピッチ化が進展すると、隣接する電極端子間で短絡が発生したり、半導体チップと回路基板との熱膨張係数の差に起因する熱応力によって接続不良が発生することがあった。このため、電極端子間ピッチを広げるために、複数の電極端子が半導体チップの主面（素子面）全面にエリア状に（例えば碁盤目状に広げられて）配置されるようになってきた。

しかし、近年では、半導体チップの主面全面にエリア状に複数の電極端子が配置される場合であっても、電極端子の狭ピッチ化の進展が著しく、そのため、上記した隣接する電極端子間での短絡不良が起こるようになってきた。この問題を解決するために、金や銅などからなる円柱状電極の表面が、金属粒子を含有した絶縁性皮膜で覆われた構成の突起状電極が提案されている（例えば、特許文献１参照。）。この絶縁性皮膜で覆われた突起状電極によれば、突起状電極が回路基板の電極端子に圧着接続される際に、絶縁性皮膜が圧縮されて、金属粒子が絶縁性皮膜を突き破り回路基板の電極端子と接触する。これにより、円柱状電極と回路基板の電極端子との間の電気的導通が確保される。また、隣接する突起状電極間で金属粒子が連なることがないので、隣接する電極端子間での短絡の発生が防止される。

しかしながら、前記した特許文献１に記載されている実装構造では、金属粒子は、半導体チップ上の円柱状電極ならびに回路基板の電極端子と拡散接合せず、接触するのみである。このため、半導体チップの電極端子の面積が小さくなると、円柱状電極と回路基板の電極端子との間に介在する金属粒子の数が少なくなり、半導体チップの電極端子と回路基板の電極端子との間の接続抵抗が高くなる。一方、半導体チップの電極端子の狭ピッチ化および面積縮小化の要求は、近年、非常に厳しくなっている。したがって、前記した特許文献１に記載されている実装構造では、半導体チップの電極端子の面積が、近年要求されるようになってきた電極端子の面積になると、半導体チップの電極端子と回路基板の電極端子との間の接続抵抗が高くなるという問題が起こる。そして、その接続抵抗が高くなると、半導体チップの電極端子と回路基板の電極端子との間を伝送される信号の伝送損失が増大するという問題が起こる。

そこで、フリップチップ工程において溶融しない高融点の下層電極の上に、はんだからなる上層電極が形成された構成の突起状電極が提案されている（例えば、特許文献２参照。）。この２層構造の突起状電極によれば、はんだのみからなるはんだバンプよりも、はんだの量が減少するので、フリップチップ工程において平面方向へ飛び出すはんだの量が減る。よって、ブリッジ不良の発生が防止される。さらには、上層電極のはんだが下層電極ならびに回路基板の電極端子と拡散接合するので、半導体チップの電極端子と回路基板の電極端子との間の接続抵抗が低くなり、半導体チップの電極端子と回路基板の電極端子との間を伝送される信号の伝送損失が増大することもない。

特開２００３−２８２６１７号公報 特開平９−９７７９１号公報

しかしながら近年、配線ルールの微細化および信号処理の高速化の要求が高まってきており、これらの要求に対応する目的で、半導体チップの層間絶縁膜に、ｌｏｗ−ｋ膜やＵＬＫ（Ｕｌｔｒａ Ｌｏｗ−ｋ）膜などの低誘電率絶縁膜が用いられるようになってきた。低誘電率絶縁膜は、誘電率を下げるために、開口径が数ｎｍの空孔を多数有するポーラス状となっており、低誘電率絶縁膜の密度は、例えば１．０〜１．４ｇ／ｃｍ^３程度である。したがって低誘電率絶縁膜は脆弱であり、そのため、前記した特許文献２に記載されているように、高融点の下層電極の頂部に、はんだからなる上層電極が設けられた構成の突起状電極であっても、以下のような問題を起こすことがわかってきた。

図１６は特許文献２に記載された従来の半導体装置における実装構造を説明するための断面図である。

図１６に示すように、半導体チップ１０１の図示しない電極端子上に突起状電極１０２が形成されている。突起状電極１０２は、フリップチップ工程において溶融しない高融点の下層電極１０２ａの上に、はんだからなる上層電極１０２ｂが形成された構成となっている。

このような２層構造の突起状電極１０２が設けられた半導体チップ１０１が、回路基板１０３上にフリップチップ方式で実装される。具体的には、半導体チップ１０１の図示しない電極端子が回路基板１０３の電極端子１０４に位置合わせされた後、加熱された半導体チップ１０１上の突起状電極１０２が回路基板１０３の電極端子１０４へ向けて加圧され、上層電極１０２ｂが溶融される。その溶融した上層電極１０２ｂのはんだ１０２ｂ’が、下層電極１０２ａならびに回路基板１０３の電極端子１０４と拡散接合する。

しかしながら、特許文献２に記載された突起状電極は、円柱状の下層電極１０２ａの頂部に、はんだからなる上層電極１０２ｂが形成された構成である。このため、溶融したはんだ１０２ｂ’が常温まで冷却される過程で、半導体チップ１０１と回路基板１０３との間の弾性率の差及び線膨張係数の差に起因する熱応力が、矩形状の外形を有する半導体チップ１０１の外周部に配置されたはんだ１０２ｂ’に集中し、その熱応力が集中したはんだ１０２ｂ’が引き伸ばされると、半導体チップ１の外周部に配置された下層電極１０２ａがはんだ１０２ｂ’で覆われる面積が減少する。したがって、下層電極１０２ａが例えばＮｉ（ニッケル）のような高弾性率の金属で構成されている場合、半導体チップ１０１の外周部では、溶融はんだ１０２ｂ’が常温まで冷却される過程で、はんだよりも弾性率の高い下層電極１０２ａがはんだ１０２ｂ’で覆われる面積が減少して、溶融はんだ１０２ｂ’に集中した熱応力が、高弾性率の金属からなる下層電極１０２ａを介して、下層電極１０２ａの直下の層に直接伝わる。このため、半導体チップ１０１の層間絶縁膜に脆弱な低誘電率絶縁膜が用いられていると、半導体チップ１０１の外周部において、層間絶縁膜の剥離または亀裂の少なくとも一方が発生する。この問題は、反りが最も大きくなる半導体チップ１０１の矩形状の外形の角付近において、特に起こり易い。

また、上記した半導体チップ１０１の外周部に配置されたはんだ１０２ｂ’への熱応力の集中は、急激な温度差が発生する環境下で半導体装置が実際に使用される場合にも発生する。一方、半導体チップ１の外周部では、下層電極１０２ａがはんだ１０２ｂ’で覆われる面積が減少しているため、半導体チップ１０１の図示しない電極端子と回路基板１０３の電極端子１０４とを接続する接合部の弾性率が高くなっている。したがって、半導体装置が実際に使用されているときにも、半導体チップ１０１の外周部（特に角部分）において、脆弱な低誘電率絶縁膜の剥離または亀裂の少なくとも一方が発生するおそれがある。

一方、特許文献２に記載された実装構造において、半導体チップ１０１の外周部に配置された下層電極１０２ａの直下の層に伝わる熱応力が緩和されるように、高弾性率の下層電極１０２ａの高さが減らされ、はんだからなる上層電極１０２ｂの高さが増やされると、半導体装置の実際の使用時に、電子の流れに沿って原子が移動するエレクトロマイグレーション現象によって、半導体チップ１０１の図示しない電極端子と回路基板１０３の電極端子１０４とを接続する接合部の接続抵抗が変化するという問題が起こる。例えば、下層電極１０２ａがＮｉで構成され、上層電極１０２ｂがＳｎ−Ａｇ（スズ−銀）系のはんだで構成され、下層電極１０２ａがカソードとなり、回路基板１０３の電極端子１０４がアノードとなる場合、カソードである下層電極１０２ａに含有されるＮｉ原子が、アノードである回路基板１０３の電極端子１０４へ向かって移動して、下層電極１０２ａとはんだ１０２ｂ’の界面からＮｉ_３Ｓｎ_４合金層が成長する。このため、接合部に高電流が長時間流れると、エレクトロマイグレーション現象によって、接合部を構成する下層電極１０２ａ中にボイドが発生して、接合部の接続抵抗が変化するおそれがある。

本発明の目的の一つは、脆弱膜を有する半導体チップ等の電子部品が回路基板等の基板に実装された実装構造において、接続信頼性を高めることができる実装構造およびその製造方法を提供することである。

本発明の実装構造の一側面は、複数個の第１電極端子を有する電子部品と、複数個の第２電極端子を有する基板と、合金と前記合金よりも低弾性率の金属とを含み前記合金が前記低弾性率の金属で囲まれた断面構造を持ち前記第１電極端子と前記第２電極端子とを接続する接合部と、を備えたことである。

本発明の実装構造の他の側面は、少なくとも１個の前記接合部が、前記第１電極端子側から成長した合金と前記第２電極端子側から成長した合金とが繋がっている部分を有し、その繋がっている部分の合金が、前記低弾性率の金属で囲まれていることである。

本発明の実装構造の他の側面は、前記電子部品の外周部に配置されている少なくとも１個の前記接合部内の、前記低弾性率の金属の比率が最大となる断面における前記低弾性率の金属の比率が、前記電子部品の中央部に配置されている少なくとも１個の前記接合部内の、前記低弾性率の金属の比率が最大となる断面における前記低弾性率の金属の比率よりも高いことである。

本発明の実装構造の他の側面は、前記接合部が第１の接合部と第２の接合部を含み、前記第１の接合部を単位時間当たりに流れる電流の電流値が、前記第２の接合部を単位時間当たりに流れる電流の電流値よりも大きい場合、前記第１の接合部における前記低弾性率の金属の含有率が、前記第２の接合部における前記低弾性率の金属の含有率よりも小さいことである。

本発明の実装構造の他の側面は、前記接合部が、前記電子部品の前記第１電極端子上に設けられた、周部に曲率を有する形状の第１の突起状電極を含むことである。

本発明の実装構造の他の側面は、前記接合部が、前記電子部品の前記第１電極端子上に設けられた、周部に曲率を有する形状の第１の突起状電極と、前記基板の前記第２電極端子上に設けられた、周部に曲率を有する形状の第２の突起状電極、面状電極、または柱状電極と、を含むことである。

本発明の実装構造の他の側面は、前記低弾性率の金属が、はんだであることである。

本発明の実装構造の他の側面は、前記合金がニッケルスズ合金を含み、前記低弾性率の金属がスズを含むことである。

本発明の実装構造の他の側面は、前記第１の突起状電極がニッケルを含み、前記合金がニッケルスズ合金を含み、前記低弾性率の金属がスズを含むことである。

本発明の実装構造の他の側面は、前記第１の突起状電極がニッケルを含み、前記第２の突起状電極または面状電極がニッケルを含み、前記合金がニッケルスズ合金を含み、前記低弾性率の金属がスズを含むことである。

本発明の実装構造の他の側面は、前記第１の突起状電極がニッケルを含み、前記柱状電極が銅を含み、前記合金がニッケルスズ合金，スズ銅合金およびニッケルスズ銅合金を含み、前記低弾性率の金属がスズを含むことである。

本発明の実装構造の他の側面は、前記合金が、その表面に微小な凹凸を有することである。

本発明の第１の実装構造の製造方法の一側面は、複数個の第１電極端子を有する電子部品が複数個の第２電極端子を有する基板上に実装された実装構造を製造する方法であって、前記第１電極端子上に設けられた、周部に曲率を有する形状の第１の突起状電極と、前記第２電極端子上に設けられた、周部に曲率を有する形状の第２の突起状電極と、を接合するためのはんだを溶融させて、前記第１の突起状電極を構成する金属と前記はんだを構成する金属とからなる第１の合金および前記第２の突起状電極を構成する金属と前記はんだを構成する金属とからなる第２の合金を成長させる工程と、前記はんだを冷却して、前記第１および第２の合金よりも低弾性率の前記はんだで前記第１および第２の合金が囲まれた断面構造を持ち前記第１電極端子と前記第２電極端子とを接続する接合部を形成する工程と、を具備することである。

本発明の第１の実装構造の製造方法の他の側面は、前記はんだを溶融させる工程において、前記第１の合金と前記第２の合金とが繋がるように、前記第１の合金と前記第２の合金を成長させることである。

本発明の第１の実装構造の製造方法の他の側面は、前記はんだを冷却させる工程の後に、前記接合部のうちの所定の接合部において前記第１および第２の合金が成長するように、前記所定の接合部を通電する工程をさらに具備することである。

本発明の第２の実装構造の製造方法の一側面は、複数個の第１電極端子を有する電子部品が複数個の第２電極端子を有する基板上に実装された実装構造を製造する方法であって、前記第１電極端子上に設けられた、周部に曲率を有する形状の突起状電極と、前記第２電極端子上に設けられた面状電極と、を接合するためのはんだを溶融させて、前記突起状電極を構成する金属と前記はんだを構成する金属とからなる第１の合金および前記面状電極を構成する金属と前記はんだを構成する金属とからなる第２の合金を成長させる工程と、前記はんだを冷却して、前記第１および第２の合金よりも低弾性率の前記はんだで前記第１および第２の合金が囲まれた断面構造を持ち前記第１電極端子と前記第２電極端子とを接続する接合部を形成する工程と、を具備することである。

本発明の第２の実装構造の製造方法の他の側面は、前記はんだを溶融させる工程において、前記第１の合金と前記第２の合金とが繋がるように、前記第１の合金と前記第２の合金を成長させることである。

本発明の第２の実装構造の製造方法の他の側面は、前記はんだを冷却させる工程の後に、前記接合部のうちの所定の接合部において前記第１および第２の合金が成長するように、前記所定の接合部を通電する工程をさらに具備することである。

本発明の第３の実装構造の製造方法の一側面は、複数個の第１電極端子を有する電子部品が複数個の第２電極端子を有する基板上に実装された実装構造を製造する方法であって、前記第１電極端子上に設けられた、周部に曲率を有する形状の突起状電極と、前記第２電極端子上に設けられた柱状電極と、を接合するためのはんだを溶融させて、前記突起状電極を構成する金属と前記はんだを構成する金属とからなる第１の合金、前記柱状電極を構成する金属と前記はんだを構成する金属とからなる第２の合金、および、前記突起状電極を構成する金属と前記はんだを構成する金属と前記柱状電極を構成する金属とからなる第３の合金を成長させる工程と、前記はんだを冷却して、前記第１、第２および第３の合金よりも低弾性率の前記はんだで、前記第１、第２および第３の合金が囲まれた断面構造を持ち前記第１電極端子と前記第２電極端子とを接続する接合部を形成する工程と、を具備し、前記柱状電極を構成する金属が、前記突起状電極を構成する金属よりも低弾性率であることである。

本発明の第３の実装構造の製造方法の他の側面は、前記はんだを溶融させる工程において、前記第１の合金と前記第２の合金とが繋がり、前記第１の合金と前記第２の合金の界面から前記第３の合金が成長するように、前記第１の合金、前記第２の合金および前記第３の合金を成長させることである。

本発明の第３の実装構造の製造方法の他の側面は、前記はんだを冷却させる工程の後に、前記接合部のうちの所定の接合部において前記第１〜第３の合金が成長するように、前記所定の接合部を通電する工程をさらに具備することである。

本発明の第１〜第３の実装構造の製造方法の他の側面は、前記はんだを溶融させる工程において、前記電子部品の外周部に配置されている少なくとも１個の前記接合部内の、前記はんだの比率が最大となる断面における前記はんだの比率が、前記電子部品の中央部に配置されている少なくとも１個の前記接合部内の、前記はんだの比率が最大となる断面における前記はんだの比率よりも高くなるように、前記電子部品と前記基板とが互いに押し合う圧力を減圧させることである。

本発明によれば、合金が当該合金よりも低弾性率の金属で囲まれた断面構造を、電子部品の電極端子と基板の電極端子とを接続する接合部が持つので、その低弾性率の金属によって、電子部品の電極端子に対する剪断方向の応力集中が緩和される。よって、電子部品の電極端子の直下に配置されている脆弱膜が受ける応力が低減されるので、その脆弱膜の剥離および亀裂が防止される。したがって、接続信頼性を高めることができる実装構造が得られる。

また、本発明の他の側面によれば、電子部品の電極端子側から成長した合金と基板の電極端子側から成長した合金とが繋がっているので、その繋がっている合金に電流が流れる。このため、エレクトロマイグレーション現象による合金の成長が抑制される。よって、接合部の接続抵抗の変化の幅を減少させることができる。

実施の形態１における実装構造を説明するための断面図 実施の形態１における実装構造を説明するための横断面図 実施の形態１における実装構造を説明するための拡大断面図 実施の形態１における実装構造を説明するための拡大横断面図 実施の形態１における実装構造を説明するための拡大横断面図 実施の形態１における実装構造の製造方法を示すフローチャート 実施の形態１における実装構造の製造方法を説明するための工程別断面図 実施の形態１における実装構造の製造方法を説明するための工程別断面図 実施の形態１における実装構造の製造方法を説明するための工程別断面図 実施の形態１における実装構造の製造方法を説明するための工程別断面図 実施の形態１における実装構造の製造方法を説明するための工程別断面図 実施の形態１における実装構造の製造方法を説明するための工程別断面図 実施の形態１における実装構造の製造方法を説明するための工程別断面図 実施の形態１における実装構造の製造方法を説明するための工程別断面図 実施の形態１における実装構造の製造方法を説明するための工程別断面図 実施の形態２における実装構造を説明するための拡大断面図 実施の形態２における実装構造を説明するための拡大横断面図 実施の形態２における実装構造の製造方法を示すフローチャート 実施の形態２における実装構造の製造方法を説明するための工程別断面図 実施の形態２における実装構造の製造方法を説明するための工程別断面図 実施の形態２における実装構造の製造方法を説明するための工程別断面図 実施の形態２における実装構造の製造方法を説明するための工程別断面図 実施の形態２における実装構造の製造方法を説明するための工程別断面図 実施の形態２における実装構造の製造方法を説明するための工程別断面図 実施の形態２における実装構造の製造方法を説明するための工程別断面図 実施の形態３における実装構造を説明するための拡大断面図 実施の形態３における実装構造の製造方法を示すフローチャート 実施の形態３における実装構造の製造方法を説明するための工程別断面図 実施の形態３における実装構造の製造方法を説明するための工程別断面図 実施の形態３における実装構造の製造方法を説明するための工程別断面図 実施の形態３における実装構造の製造方法を説明するための工程別断面図 実施の形態３における実装構造の製造方法を説明するための工程別断面図 実施の形態３における実装構造の製造方法を説明するための工程別断面図 実施の形態３における実装構造の製造方法を説明するための工程別断面図 実施の形態４における実装構造を説明するための断面図 実施の形態４における実装構造を説明するための拡大横断面図 実施の形態４における実装構造を説明するための拡大横断面図 実施の形態５における実装構造を説明するための平面図 実施の形態５における実装構造を説明するための拡大横断面図 実施の形態５における実装構造を説明するための拡大横断面図 従来の実装構造を説明するための断面図

以下、本発明の実施の形態について、図面を参照しながら説明する。但し、同じ構成要素には同じ符号を付与することによって重複する説明を適宜省略する。また、以下の説明において参照される各図は、説明の便宜上、本発明の実施の形態を説明するために必要な構成要素のみを簡略化して示したものである。また、図面は、理解し易くするために、各構成要素を模式的または概念的に示している。また図示された各構成要素の形状、厚み、長さ、個数等は図面作成の都合上から、実際とは異なる。なお、以下の実施の形態で説明する各構成要素の材質や形状、寸法等は一例であって特に限定されるものではなく、本発明の効果から実質的に逸脱しない範囲で種々の変更が可能である。また、以下の実施の形態で説明する各構成要素の材質は主成分である。

以下の実施の形態では、電子部品として、例えばＳｉ（シリコン）やＧａＡｓ（ガリウム砒素）製の半導体チップを例示する。また、電子部品が実装される基板として、回路基板を例示する。したがって、以下の実施の形態では、半導体装置における実装構造を例示する。しかし、電子部品と基板はこれらに限定されるものではない。例えば、電子部品が、電極端子間ピッチが狭いコンデンサや、コイル、抵抗などの受動部品である場合にも、以下の実施の形態で得られる効果と同様の効果が得られる。

（実施の形態１）
図１は実施の形態１における実装構造を説明するための断面図である。

図１に示すように、半導体チップ１の回路基板２に対向する面の内側の層には、例えばＣｕ（銅）やＡｌ（アルミニウム）等からなる図示しない微細配線層と、例えばｌｏｗ−ｋ層やＵｌｔｒａ ｌｏｗ−ｋ層などの脆弱な低誘電率絶縁層（層間絶縁膜の一例）３とを含む多層配線層が設けられており、その多層配線層の最表面の全面に、複数の電極端子（電極パッド）４がエリア状に配置されている。この実施の形態１では、低誘電率絶縁層３の膜厚は、１層あたり数百ｎｍである。半導体チップ１の電極端子４は、例えば、Ａｌ−Ｃｕ系やＡｌ−Ｓｉ−Ｃｕ系、Ａｌ−Ｓｉ系などのアルミニウム合金や、Ｃｕ、Ａｌ等からなる。この実施の形態１では、電極端子４の材料としてＡｌが選択された場合について説明する。

一方、回路基板２は、半導体チップ１の電極端子４に対向するように配置された電極端子（電極パッド）５を有している。回路基板２には、母材に例えばシリコンや、ポリシリコン、ガラスなどが使用された回路基板を用いることができる。回路基板２の電極端子５は、例えば、Ａｌ−Ｃｕ系やＡｌ−Ｓｉ−Ｃｕ系、Ａｌ−Ｓｉ系などのアルミニウム合金や、Ｃｕ、Ａｌ等からなる。この実施の形態１では、電極端子５の材料としてＡｌが選択された場合について説明する。

半導体チップ１の電極端子４上には、周部に曲率を有する形状の一例である、球形の一部を扁平にした形状の突起状電極（バンプ）６が設けられている。同様に、回路基板２の電極端子５上にも、周部に曲率を有する形状の一例である、球形の一部を扁平にした形状の突起状電極７が設けられている。半導体チップ１の電極端子４と回路基板２の電極端子５とは、それらの上にそれぞれ設けられた突起状電極６および７と、合金層８と、突起状電極６、７および合金層８よりも低弾性率の金属の一例であるはんだ９によって、電気的および機械的に接続されている。したがって、半導体チップ１の電極端子４と回路基板２の電極端子５とを接続する接合部は、突起状電極６および７と、合金層８と、はんだ９からなる。

突起状電極６および７は、例えば、Ｎｉ−Ｐ（燐）合金やＮｉ−Ｂ（ホウ素）合金、Ｎｉ等からなる。あるいは、突起状電極６および７は、例えば、Ｎｉ／Ｐｄ（パラジウム）／Ａｕ（金）等の３層構造にしてもよい。はんだ９は、例えば、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ（亜鉛）系はんだ、Ｓｎ−Ｚｎ−Ｂｉ（ビスマス）系はんだ、Ｓｎ−Ｐｂ（鉛）系はんだ、Ｓｎ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ（インジウム）系はんだ、Ｓｎ−Ｉｎ系はんだ、Ｉｎはんだ、Ｓｎはんだ等などであってもよい。合金層８は、例えば、Ｎｉ_３Ｓｎ_４、Ｎｉ_３Ｓｎ_２、Ｎｉ_３Ｓｎ、Ｎｉ_３ＳｎＰ等からなる。この実施の形態１では、突起状電極６および７の主成分がＮｉで、はんだ９の主成分がＳｎであり、合金層８がＮｉ_３Ｓｎ_４等のＮｉ−Ｓｎ合金（ニッケルスズ合金）で構成される場合について説明する。

図２は本実施の形態１における実装構造を説明するための横断面図である。詳しくは、図２は、図１に示すＡ−Ａ線に沿って、半導体チップ１上の突起状電極６と回路基板２上の突起状電極７との間に位置する平面で接合部を切断した断面を示している。

この実施の形態１では、図２に示すように、半導体チップ１の電極端子４と回路基板２の電極端子５とを接続する接合部は、碁盤目状に等間隔で広げられて配置されている。したがって、接合部と同様に、半導体チップ１の電極端子４と回路基板２の電極端子５も、碁盤目状に等間隔で広げられて配置されている。

また、図１に示すように、半導体チップ１は若干反っている。これは、後述する溶融はんだ９の冷却過程で、半導体チップ１と回路基板２との間の弾性率の差及び線膨張係数の差に起因する熱応力が、半導体チップ１の外周部に配置された接合部に集中するためである。したがって、半導体チップ１の外周部に配置された接合部は引き伸ばされており、その結果、図２に示すように、その外周部に配置された接合部内の合金層８の断面積は、他の箇所に位置する接合部内の合金層８の断面積に比べて小さくなる。半導体チップ１の外形が矩形状の場合には、半導体チップ１の矩形状の外形の角付近に配置された接合部内の合金層８の断面積が特に小さくなる。また、図示していないが、半導体チップ１の外周部（半導体チップ１の外形が矩形状の場合には、特に半導体チップ１の角部分）に配置された接合部のはんだ９は細くなる。ここで、半導体チップの角とは、半導体チップの主面（素子面）を平面視したときに、半導体チップの外形において、２つの辺または端が繋がる箇所であり、その２つの辺または端は、１８０度よりも小さい角度を形成する。例えば、半導体チップの外形が矩形状の場合、半導体チップの角では、２つの辺または端によって９０度の角度が形成される。また、半導体チップの角部分とは、半導体チップの外周部のうち、半導体チップの外形の角付近であって、接合部が配置される部分である。

この実施の形態１では、半導体チップ１の外形は４ｍｍ×４ｍｍの矩形状であり、半導体チップ１の厚みは０．２ｍｍである。回路基板２の外形は８ｍｍ×８ｍｍの矩形状であり、回路基板２の厚みは０．５ｍｍである。半導体チップ１の電極端子４は、直径２０μｍの円形状であり、４０μｍの電極端子間ピッチ（隣接する電極端子４の中心間の距離が４０μｍ）で、碁盤目状に等間隔で広げられて配置されている。同様に、回路基板２の電極端子５も、直径２０μｍの円形状であり、４０μｍの電極端子間ピッチ（隣接する電極端子５の中心間の距離が４０μｍ）で、碁盤目状に等間隔で広げられて配置されている。半導体チップ１の電極端子４と回路基板２の電極端子５のそれぞれの、絶縁膜から露出する面は共に、直径１０μｍの円形状である。電極端子４および５のそれぞれの厚みは１．０〜２．０μｍである。

図３は本実施の形態１における実装構造を説明するための拡大断面図である。図３に示すように、半導体チップ１の電極端子４上に設けられた突起状電極６の表面には合金層８が形成されている。同様に、回路基板２の電極端子５上に設けられた突起状電極７の表面にも、合金層８が形成されている。突起状電極６と突起状電極７のそれぞれの表面は、合金層８を介してはんだ９と接合している。また、半導体チップ１上の突起状電極６から成長した合金層８と回路基板２上の突起状電極７から成長した合金層８が、電気的および機械的に接続しており、このように半導体チップ１上の突起状電極６と回路基板２上の突起状電極７との間に介在して両者を繋ぐ合金層８は、その合金層８の周囲を囲むはんだ９とも接合している。

この実施の形態１では、合金層８の厚みは、最も薄い部分で０．１μｍであり、最も厚い部分、すなわち半導体チップ１上の突起状電極６と回路基板２上の突起状電極７とを繋ぐ部分で６．０μｍである。よって、この実施の形態１では、合金層８の厚みは、０．１〜６．０μｍの範囲内となる。

図４Ａおよび図４Ｂは共に本実施の形態１における実装構造を説明するための拡大横断面図である。詳しくは、図４Ａは、図３に示すＢ−Ｂ線に沿って、回路基板２の近傍の平面で接合部を切断した断面を示しており、図４Ｂは、図３に示すＣ−Ｃ線に沿って、半導体チップ１上の突起状電極６と回路基板２上の突起状電極７との間に位置する平面で接合部を切断した断面を示している。

図４Ａに示すように、回路基板２の近傍の位置では、円形状の突起状電極７の周囲に円環状のはんだ９が配置され、突起状電極７とはんだ９との間に合金層８が形成される。

また、図４Ｂに示すように、両側の突起状電極６、７からそれぞれ成長した合金層８が繋がっている位置では、はんだ９の中に合金層８が多数配置される。このように、接合部は、合金層８よりも低弾性率の金属の一例であるはんだ９で合金層８が囲まれた断面構造を含む。

なお、図示しないが、合金層８は、突起状電極６および７のそれぞれの表面に形成された多数の貝殻形状の合金が成長してできたものであり、合金層８は、その表面に微細な凹凸形状を有している。

続いて、本実施の形態１における実装構造の製造方法について説明する。図５は本実施の形態１における実装構造の製造方法を示すフローチャートであり、図６Ａ〜図６Ｉはそれぞれ本実施の形態１における実装構造の製造方法を説明するための工程別断面図である。

図６Ａおよび図６Ｂに示すように、半導体チップ１の電極端子４上に、周部に曲率を有する形状の一例である、球形の一部を扁平にした形状の突起状電極６が、無電解メッキ法によって形成される（図５のステップａ１）。具体的には、まず、Ａｌからなる電極端子４の表面から不純物が除去される。その後、半導体チップ１が亜鉛めっき液に浸漬されることにより、電極端子４のＡｌとＺｎとの置換反応が起こる。次に、電極端子４からＺｎ核が除去される。その後、半導体チップ１が、再度、亜鉛めっき液に漬けられる。これにより、より微細なＺｎ核が電極端子４のＡｌ上に成長する。次に半導体チップ１はＮｉ−Ｐめっき液中に浸漬される。これにより、Ｚｎが溶解し、Ｎｉ−Ｐ皮膜が電極端子４のＡｌ上に成長する。次に、半導体チップ１は、無電解金めっき液に浸漬される。これにより、Ｎｉ−Ｐ上にＡｕ皮膜が成長する。この実施の形態１では、突起状電極６の高さは１０μｍ、突起状電極６の底部の径は３０μｍである。

次に、図６Ｃに示すように、半導体チップ１の突起状電極６の表面に、はんだ粉９ａが供給される（図５のステップａ２）。

例えば、微細なはんだ粉末またははんだ粒子が均一に並べられた粘着層が転写基材上に形成されたはんだ転写シートを、粘着層が突起状電極６と対向するように、加熱されている半導体チップ１に重ね、はんだ転写シートへ向けて半導体チップ１を加圧することにより、半導体チップ１の突起状電極６の表面に、はんだ粉９ａを転写してもよい。図示しないが、このとき、突起状電極６のＮｉ原子が、はんだ粉９ａ中に拡散して、突起状電極６とはんだ粉９ａとの界面に、例えばＮｉ_３Ｓｎ_４等のＮｉ−Ｓｎ合金からなる貝殻形状の合金層８が多数形成される。

あるいは、例えば、ナフトトリアゾール系誘電体やベンゾトリアゾール系誘電体等からなる粘着性付与化合物に浸漬された後の半導体チップ１に、微細なはんだ粉末またははんだ粒子を振りかけ、半導体チップ１を洗浄することで、はんだ粉９ａを、半導体チップ１の突起状電極６の表面に付着させても構わない。

突起状電極６の表面に、はんだ粉９ａを付着させる工程の後、半導体チップ１が、リフロー炉で加熱されて、はんだ融点以上に昇温されることにより、はんだ粉９ａが溶融して、隣り合う液状のはんだ粉９ａ同士が、その表面張力により繋がりあう（図５のステップａ３）。この結果、図６Ｄに示すように、半導体チップ１上の突起状電極６に、はんだ９がドーム状にプリコートされる。このとき、はんだが溶融する過程で、突起状電極６に含有されるＮｉ原子が、溶融はんだ中に拡散して、突起状電極６とはんだ９との界面において、貝殻形状の合金層８が成長する。

なお、はんだ粉９ａを溶融する工程において、はんだ表面の酸化皮膜を除去するために、フラックスを用いても構わない。具体的には、半導体チップ１にフラックスを塗布した後、例えばＮ_２リフロー炉などで、半導体チップ１をＮ_２などの不活性ガス雰囲気下ではんだ融点以上に昇温することにより、はんだを溶融すればよい。フラックスを用いた場合は、半導体チップ１上の突起状電極６にはんだ９をプリコートした後、例えば、イソプロピルアルコール（ＩＰＡ）や、エタノール、グリコール、界面活性剤などの洗浄液を用いてフラックスを洗浄する。あるいは、フラックスを用いるのではなく、還元リフロー炉を用いて、例えばギ酸や水素などの還元雰囲気下において半導体チップ１を加熱しても構わない。

一方、図６Ｅ〜図６Ｈに示すように、回路基板２に対しても、半導体チップ１に対して実施された処理と同様の処理が行われる。具体的には、まず、回路基板２の電極端子５上に、周部に曲率を有する形状の一例である、球形の一部を扁平にした形状の突起状電極７が、無電解メッキ法によって形成される（図５のステップｂ１）。次に、その突起状電極７上にはんだ粉９ａが供給される（図５のステップｂ２）。その後、回路基板２が加熱されて、はんだ融点以上に昇温されることにより、はんだ粉９ａが溶融する（図５のステップｂ３）。その結果、突起状電極７に、はんだ９がドーム状にプリコートされる。このように回路基板２に対して半導体チップ１と同様の処理が行われる過程で、突起状電極７とはんだ９との界面に、例えばＮｉ_３Ｓｎ_４等のＮｉ−Ｓｎ合金からなる多数の貝殻形状の合金層８が形成されて、成長する。この実施の形態１では、突起状電極７の高さは１０μｍ、突起状電極７の底部の径は３０μｍである。

次に、図６Ｉに示すように、半導体チップ１の電極端子４が回路基板２の電極端子５と位置合わせされた後、半導体チップ１および回路基板２が加熱されながら、半導体チップ１が回路基板２へ向けて加圧されて、半導体チップ１が回路基板２上に搭載される（図５のステップｃ１）。

具体的には、まず、Ｎ_２などの不活性ガス雰囲気下で半導体チップ１および回路基板２が加熱されて、両者に設けられたはんだ９が、はんだ融点以上の温度（例えば２２０〜２６０°Ｃ）に昇温される。これにより、はんだ９が溶融し、突起状電極６および７の表面で、微小な凹凸部を有する合金層８が成長し始める。次に、半導体チップ１上のはんだ９と回路基板２上のはんだ９が共に溶融したまま、半導体チップ１が回路基板２へ向けて加圧される。これにより、半導体チップ１上の溶融はんだ９と、回路基板２上の溶融はんだ９が混ざり合う。次に、半導体チップ１が回路基板２へ向けて加圧されたまま一定時間保持される。次に、半導体チップ１および回路基板２が冷却されて、はんだ凝固点以下にまで降温される。これにより、はんだ９が凝固し、はんだ接合部が形成される。つまり、半導体チップ１の電極端子４と回路基板２の電極端子５とを接続する接合部が形成される。その後、半導体チップ１及び回路基板２が更に冷却されて、常温まで降温される。これにより、実装構造が得られる。

以上の半導体チップ実装工程（図５のステップｃ１）において、はんだ溶融中に、突起状電極６および７にそれぞれ含有されるＮｉ原子の拡散が進み、突起状電極６および７の両側で合金層８が成長する。この実施の形態１では、突起状電極６および７の両側の合金層８がそれぞれ成長して、互いに繋がり、その両側の合金層８が繋がった部分がはんだ９で囲まれるまで、半導体チップ１が回路基板２に向けて加圧されたまま保持される。

このように、この実施の形態１における実装構造の製造方法は、電極端子４上に設けられた、周部に曲率を有する形状の突起状電極６と、電極端子５上に設けられた、周部に曲率を有する形状の突起状電極７と、を接合するためのはんだ９を溶融させて、突起状電極６を構成する金属（ニッケル）とはんだ９を構成する金属（スズ）とからなる合金層８および突起状電極７を構成する金属（ニッケル）とはんだ９を構成する金属（スズ）とからなる合金層８を成長させる工程と、溶融したはんだ９を冷却して、合金層８よりも低弾性率のはんだ９で合金層８が囲まれた断面構造を持ち電極端子４と電極端子５とを接続する接合部を形成する工程と、を具備している。

この実施の形態１によれば、溶融したはんだ９が常温まで冷却される過程において、突起状電極６、７および合金層８は、突起状電極６、７および合金層８よりも低弾性率の溶融はんだ９で囲まれている。このため、この実施の形態１における実装構造を含む半導体装置が実際に使用されるときにも、突起状電極６、７および合金層８は、突起状電極６、７および合金層８よりも低弾性率の凝固はんだ９で囲まれている。例えば、Ｎｉを主成分とする突起状電極６および７と、Ｎｉ−Ｓｎ合金で構成される合金層８の弾性率が、５０〜６０ＧＰａであるのに対して、Ｓｎを主成分とするはんだ９の弾性率は２０〜４０ＧＰａと低く、この実施の形態１によれば、両側の電極端子４、５を接続する接合部の弾性率は、例えば、２５〜４５ＧＰａとなる。

したがって、溶融したはんだ９が常温まで冷却される過程や、急激な温度差が発生する環境下で半導体装置が実際に使用されるときに、半導体チップ１と回路基板２の弾性率及び線膨張係数が異なるために、半導体チップ１の電極端子４が引張り応力を受けたとしても、両側の電極端子４、５を接続する接合部の弾性率が、高弾性率の突起状電極６、７および合金層８よりも低いので、その引張り応力は緩和される。半導体チップ１の電極端子４が受ける引張り応力が緩和されると、半導体チップ１の電極端子４の直下にある低誘電率絶縁層３が受ける引張り応力が、その低誘電率絶縁層３の破壊強度を下回る。よって、半導体チップ１の電極端子４の直下の脆弱な低誘電率絶縁層３の剥離および亀裂（クラック）が防止されるので、高い接続信頼性を確保できる実装構造が得られる。

特に、この実施の形態１では、突起状電極６および７が、周部に曲率を有する形状であるため、溶融はんだ９が冷却される過程で、半導体チップ１と回路基板２との間の弾性率の差及び線膨張係数の差に起因する熱応力によって、半導体チップ１の外周部に配置された接合部に含まれるはんだ９が引き伸ばされても、半導体チップ１の外周部に配置された接合部に含まれる突起状電極６および７の表面がはんだ９から露出する面積の増加は少ない。したがって、この実施の形態１によれば、半導体チップ１の外周部における脆弱な低誘電率絶縁層３の剥離および亀裂（クラック）が防止されるので、高い接続信頼性を確保できる実装構造が得られる。

以上のように、この実施の形態１によれば、突起状電極６、７および合金層８よりも低弾性率の金属の一例であるはんだ９で突起状電極６、７および合金層８が囲まれた断面構造が、半導体チップ１の電極端子４と回路基板２の電極端子５を接続する接合部に含まれるので、脆弱な低誘電率絶縁層３が受ける応力が低減される。したがって、高い接続信頼性を確保できる実装構造が得られる。

また、両側の電極端子４、５間に高温下で大電流が流れても、電極端子４上に設けられた突起状電極６と電極端子５上に設けられた突起状電極７が合金層８を介して繋がっているため、突起状電極６および７に含有されるＮｉ原子および、はんだ９に含有されるＳｎ原子の、エレクトロマイグレーション現象による移動が抑制されて、合金層８の成長が抑制される。つまり、合金層８は安定している。したがって、この実施の形態１における実装構造は、両側の電極端子４、５間の安定した接合を維持することができ、両側の電極端子４、５間の接続抵抗の変化の幅を小さくできる。

例えば、環境温度を１７０°Ｃとし、１組の電極端子４、５間に１００ｍＡの連続通電を行った結果、３５０時間後の接続抵抗の変化は３％以内におさまった。また、接合部の断面研磨を行い、その断面研磨された接合部を観察した結果、合金層８は突起状電極６、７間で接続されて安定しており、ボイドや合金層８の異常成長などは観察されなかった。以上の結果から、高温・通電評価においても、高い接続信頼性を確保できることが確認できた。

なお、図示しないが、ディスペンス装置により、半導体チップ１と回路基板２との間の空隙に封止樹脂を充填しても構わない。その封止樹脂により、半導体チップ１の電極端子４が受ける応力は更に低減され、半導体チップ１の電極端子４と回路基板２の電極端子５との間の接続の信頼性がさらに向上する。

また、半導体チップ１を回路基板２に向けて加圧したまま一定時間保持する工程によっては、両側の突起状電極６および７のそれぞれの表面から成長した合金層８が繋がらず、両側の合金層８の間に、はんだ９のみが配置される場合には、例えばＮ_２リフロー炉、還元リフロー炉などの加熱手段を用いて、凝固した後のはんだ９を加熱して、再度、溶融させ、両側の合金層８の成長を促進させることにより、合金層８を繋げればよい。

また、半導体チップ１を回路基板２に向けて加圧したまま一定時間保持する工程によって、両側の突起状電極６および７のそれぞれの表面から成長した合金層８同士が繋がった場合でも、凝固した後のはんだ９を加熱して、再度、溶融させ、両側の合金層８の成長を促進させてもよい。このようにすれば、合金層８がより安定するので、両側の電極端子４、５間の接合をより安定した状態で維持することができ、両側の電極端子４、５間の接続抵抗の変化の幅をより小さくできる。

また、はんだ９を凝固させた後に、両側の電極端子４、５間に大電流を流して、エレクトロマイグレーション現象により両側の合金層８の成長を促進させてもよい。このようにすれば、合金層８がより安定するので、両側の電極端子４、５間の接合をより安定した状態で維持することができ、両側の電極端子４、５間の接続抵抗の変化の幅をより小さくできる。

以上のように、この実施の形態１によれば、微細はんだ接合体によって半導体チップの電極端子と回路基板の電極端子とが電気的および機械的に接合される実装構造において、電極端子間ピッチが狭小化しても、高い接続信頼性を確保することができる。

（実施の形態２）
続いて、実施の形態２について、前述した実施の形態１と異なる点を説明して、実施の形態１と重複する説明は適宜省略する。この実施の形態２は、回路基板２の電極端子５上に、突起状電極７に代えて面状電極が設けられている点で、実施の形態１と異なる。

図７は本実施の形態２における実装構造を説明するための拡大断面図である。この実施の形態２においても、実施の形態１と同様に、半導体チップ１の電極端子４および回路基板２の電極端子５のそれぞれの材料としてＡｌが選択され、半導体チップ１上の突起状電極６の主成分がＮｉで、はんだ９の主成分がＳｎであり、合金層８がＮｉ_３Ｓｎ_４等のＮｉ−Ｓｎ合金で構成される場合について説明する。

なお、この実施の形態２では、半導体チップ１の外形は４ｍｍ×４ｍｍの矩形状であり、半導体チップ１の厚みは０．２ｍｍである。回路基板２の外形は８ｍｍ×８ｍｍの矩形状であり、回路基板２の厚みは０．５ｍｍである。半導体チップ１の電極端子４と回路基板２の電極端子５は共に、直径２５μｍの円形状であり、５０μｍの電極端子間ピッチで、碁盤目状に等間隔で広げられて配置されている。半導体チップ１の電極端子４と回路基板２の電極端子５のそれぞれの、絶縁膜から露出する面は共に、直径１５μｍの円形状である。電極端子４および５のそれぞれの厚みは１．０μｍである。

図７に示すように、この実施の形態２では、回路基板２の電極端子５上に、面状電極の一例として、平面視したときの形状が円形状で且つＮｉを主成分とするバリアメタル電極１０が形成されており、半導体チップ１の電極端子４と回路基板２の電極端子５とは、半導体チップ１の電極端子４上に設けられた、周部に曲率を有する形状の一例である、球形の一部を扁平にした形状の突起状電極６と、回路基板２の電極端子５上に設けられたバリアメタル電極１０と、合金層８と、突起状電極６、バリアメタル電極１０および合金層８よりも低弾性率の金属の一例であるはんだ９によって、電気的および機械的に接続されている。したがって、半導体チップ１の電極端子４と回路基板２の電極端子５とを接続する接合部は、突起状電極６と、バリアメタル電極１０と、合金層８と、はんだ９からなる。

詳しくは、図７に示すように、半導体チップ１の電極端子４上に設けられた突起状電極６と回路基板２の電極端子５上に設けられたバリアメタル電極１０のそれぞれの表面には合金層８が形成されており、突起状電極６とバリアメタル電極１０のそれぞれの表面は、合金層８を介してはんだ９と接合している。また、半導体チップ１上の突起状電極６から成長した合金層８と回路基板２のバリアメタル電極１０から成長した合金層８が、電気的および機械的に接続しており、このように半導体チップ１上の突起状電極６と回路基板２のバリアメタル電極１０との間に介在して両者を繋ぐ合金層８は、その合金層８の周囲を囲むはんだ９とも接合している。

この実施の形態２では、合金層８の厚みは、最も薄い部分で０．１μｍであり、最も厚い部分、すなわち半導体チップ１上の突起状電極６と回路基板２のバリアメタル電極１０とを繋ぐ部分で６．０μｍである。よって、この実施の形態２では、合金層８の厚みは、０．１〜６．０μｍの範囲内となる。

図８は本実施の形態２における実装構造を説明するための拡大横断面図である。詳しくは、図８は、図７に示すＤ−Ｄ線に沿って、半導体チップ１上の突起状電極６と回路基板２のバリアメタル電極１０との間に位置する平面で接合部を切断した断面を示している。

図８に示すように、突起状電極６とバリアメタル電極１０からそれぞれ成長した合金層８が繋がっている位置では、はんだ９の中に合金層８が多数配置される。このように、接合部は、合金層８よりも低弾性率の金属の一例であるはんだ９で合金層８が囲まれた断面構造を含む。

続いて、本実施の形態２における実装構造の製造方法について説明する。図９は本実施の形態２における実装構造の製造方法を示すフローチャートであり、図１０Ａ〜図１０Ｇはそれぞれ本実施の形態２における実装構造の製造方法を説明するための工程別断面図である。

図１０Ａおよび図１０Ｂに示すように、前述した実施の形態１と同様に、半導体チップ１の電極端子４上に、周部に曲率を有する形状の一例である、球形の一部を扁平にした形状の突起状電極６が、無電解メッキ法によって形成される（図９のステップａ１）。この実施の形態２では、突起状電極６の高さは１０μｍ、突起状電極６の底部の径は３０μｍである。

一方、図１０Ｃおよび図１０Ｄに示すように、回路基板２の電極端子５上には、バリアメタル電極１０が形成される（図９のステップｂ１１）。具体的には、回路基板２の電極端子５上に、まずスパッタ法により、例えばＴｉ（チタン）／Ｗ（タングステン）／Ｃｕからなるシード層１１が形成される。その後、電解メッキ法により、例えばＮｉからなるバリアメタル層が形成される。次に、フォトリソグラフィーにより、不要なシード層１１および不要なバリアメタル層が除去される。これにより、バリアメタル電極１０が形成される。この実施の形態２では、バリアメタル電極１０の直径は２５μｍ、バリアメタル電極１０の厚みは２．０〜５．０μｍである。

次に、図１０Ｅに示すように、バリメタル電極１０上にはんだ９が供給される（図９のステップｂ１２）。具体的には、回路基板２の電極端子５が配置されている面上に、１０〜１５μｍの膜厚のレジスト膜１２が形成され、そのレジスト膜１２に、バリアメタル電極１０を露出させる開口部が形成される。その後、回路基板２が、はんだめっき液に浸漬されることにより、レジスト膜１２の開口部内に、はんだ９が供給される。

次に、レジスト膜１２が剥離された後、回路基板２が、リフロー炉で加熱されて、はんだ融点以上に昇温されることにより、はんだ９が溶融する（図９のステップｂ１３）。その結果、図１０Ｆに示すように、バリアメタル電極１０上のはんだ９が、球形の一部をなす形状になる。つまり、バリアメタル電極１０上に、はんだバンプが形成される。このとき、はんだ９が溶融する過程で、バリアメタル電極１０に含有されるＮｉ原子が、はんだ中に拡散して、バリアメタル電極１０とはんだ９との界面に、例えばＮｉ_３Ｓｎ_４等のＮｉ−Ｓｎ合金からなる貝殻形状の合金層８が多数形成される。この実施の形態２では、はんだバンプの高さは１０〜１５μｍ、はんだバンプの最大径は３０μｍである。

なお、はんだ９を溶融する工程において、はんだ表面の酸化皮膜を除去するために、フラックスを用いても構わない。具体的には、回路基板２にフラックスを塗布した後、例えばＮ_２リフロー炉などで、回路基板２をＮ_２などの不活性ガス雰囲気下ではんだ融点以上に昇温することにより、はんだ９を溶融すればよい。フラックスを用いた場合は、はんだバンプを形成した後に、例えば、イソプロピルアルコール（ＩＰＡ）や、エタノール、グリコール、界面活性剤などの洗浄液を用いてフラックスを洗浄する。あるいは、フラックスを用いるのではなく、還元リフロー炉を用いて、例えばギ酸や水素などの還元雰囲気下において回路基板２を加熱しても構わない。

次に、図１０Ｇに示すように、半導体チップ１の電極端子４が回路基板２の電極端子５と位置合わせされた後、Ｎ_２などの不活性ガス雰囲気下で半導体チップ１および回路基板２が加熱されながら、半導体チップ１が回路基板２へ向けて加圧されて、半導体チップ１が回路基板２上に搭載される（図９のステップｃ１１）。

具体的には、まず、はんだ９がはんだ融点以上の温度（例えば２２０〜２６０°Ｃ）に昇温されて、溶融する。このとき、回路基板２のバリアメタル電極１０の表面で合金層８が成長し始める。次に、はんだ９が溶融したまま、半導体チップ１が回路基板２へ向けて加圧される。このとき、溶融はんだ９と半導体チップ１上の突起状電極６との間で拡散反応が始まり、突起状電極６とはんだ９との界面に貝殻形状の合金層８が多数形成される。

その後、半導体チップ１が回路基板２へ向けて加圧されたまま一定時間保持される。次に、半導体チップ１および回路基板２が冷却されて、はんだ凝固点以下にまで降温される。これにより、はんだ９が凝固し、はんだ接合部が形成される。つまり、半導体チップ１の電極端子４と回路基板２の電極端子５とを接続する接合部が形成される。その後、半導体チップ１及び回路基板２が更に冷却されて、常温まで降温される。これにより、実装構造が得られる。

以上の半導体チップ実装工程（図９のステップｃ１１）において、はんだ溶融中に、回路基板２のバリアメタル電極１０および半導体チップ１上の突起状電極６にそれぞれ含有されるＮｉ原子の拡散が進み、バリアメタル電極１０と突起状電極６の両側で合金層８が成長する。この実施の形態２では、バリアメタル電極１０と突起状電極６の両側の合金層８がそれぞれ成長して、互いに繋がり、その両側の合金層８が繋がった部分がはんだ９で囲まれるまで、半導体チップ１が回路基板２に向けて加圧されたまま保持される。

このように、この実施の形態２における実装構造の製造方法は、電極端子４上に設けられた、周部に曲率を有する形状の突起状電極６と、電極端子５上に設けられた面状電極の一例であるバリアメタル電極１０と、を接合するためのはんだ９を溶融させて、突起状電極６を構成する金属（ニッケル）とはんだ９を構成する金属（スズ）とからなる合金層８およびバリアメタル電極１０を構成する金属（ニッケル）とはんだ９を構成する金属（スズ）とからなる合金層８を成長させる工程と、はんだ９を冷却して、合金層８よりも低弾性率のはんだ９で合金層８が囲まれた断面構造を持ち電極端子４と電極端子５とを接続する接合部を形成する工程と、を具備している。

この実施の形態２によれば、回路基板２の電極端子５上に、突起状電極７に代えて面状の電極が設けられる。このため、半導体チップ１の電極端子４と回路基板２の電極端子５とを接続する接合部におけるはんだの含有率、すなわちＳｎの含有率が、前述した実施の形態１よりも増加した実装構造が得られるので、接合部の弾性率を、前述した実施の形態１よりも低くすることが可能となる。したがって、半導体チップ１の電極端子４の直下の脆弱な低誘電率絶縁層３が、Ｕｌｔｒａ ｌｏｗ−ｋ層よりも脆弱なｅｘｔｒｅｍｅｌｙ ｌｏｗ−ｋ層であっても、低誘電率絶縁層３の剥離および亀裂（クラック）の防止が図れるので、より高い接続信頼性を確保できる実装構造が得られる。

（実施の形態３）
続いて、実施の形態３について、前述した実施の形態１と異なる点を説明して、実施の形態１と重複する説明は適宜省略する。この実施の形態３は、回路基板２の電極端子５上に、突起状電極７に代えて、半導体チップ１上の突起状電極６よりも低弾性率の金属で構成された柱状の電極が設けられている点で、実施の形態１と異なる。

図１１は本実施の形態３における実装構造を説明するための拡大断面図である。この実施の形態３においても、実施の形態１と同様に、半導体チップ１の電極端子４および回路基板２の電極端子５のそれぞれの材料としてＡｌが選択され、半導体チップ１上の突起状電極６の主成分がＮｉで、はんだ９の主成分がＳｎである場合について説明する。

なお、この実施の形態３では、半導体チップ１の外形は４ｍｍ×４ｍｍの矩形状であり、半導体チップ１の厚みは０．２ｍｍである。回路基板２の外形は８ｍｍ×８ｍｍの矩形状であり、回路基板２の厚みは０．５ｍｍである。半導体チップ１の電極端子４と回路基板２の電極端子５は共に、直径２０μｍの円形状であり、４０μｍの電極端子間ピッチで、碁盤目状に等間隔で広げられて配置されている。半導体チップ１の電極端子４と回路基板２の電極端子５のそれぞれの、絶縁膜から露出する面は共に、直径１０μｍの円形状である。電極端子４および５のそれぞれの厚みは１．０〜２．０μｍである。

図１１に示すように、この実施の形態３では、回路基板２の電極端子５上に、柱状電極の一例として、Ｃｕを主成分とする円柱状電極１３が形成されており、半導体チップ１の電極端子４と回路基板２の電極端子５とは、半導体チップ１の電極端子４上に設けられた、周部に曲率を有する形状の一例である、球形の一部を扁平にした形状の突起状電極６と、回路基板２の電極端子５上に設けられた円柱状電極１３と、第１〜第３の合金層１４〜１６と、突起状電極６、円柱状電極１３および合金層１４〜１６よりも低弾性率の金属の一例であるはんだ９によって、電気的および機械的に接続されている。したがって、半導体チップ１の電極端子４と回路基板２の電極端子５とを接続する接合部は、突起状電極６と、円柱状電極１３と、第１〜第３の合金層１４〜１６と、はんだ９からなる。

詳しくは、図１１に示すように、半導体チップ１の電極端子４上に設けられた突起状電極６の表面には第１の合金層１４が形成されており、回路基板２の電極端子５上に設けられた円柱状電極１３の頂上面には第２の合金層１５が形成されている。第１の合金層１４と第２の合金層１５は、はんだ９および第３の合金層１６を介して電気的及び機械的に接続している。半導体チップ１上の突起状電極６と回路基板２上の円柱状電極１３との間に介在する第３の合金層１６は、その第３の合金層１６の周囲を囲むはんだ９とも接合している。この実施の形態３では、第１の合金層１４は、厚みが１〜５μｍとなるように成長させる。また、第２の合金層１５と第３の合金層１６は、厚みが２μｍ〜１０μｍとなるように成長させる。

半導体チップ１上の突起状電極６から成長する第１の合金層１４は、Ｎｉ_３Ｓｎ_４、Ｎｉ_３Ｓｎ_２、Ｎｉ_３Ｓｎ、Ｎｉ_３ＳｎＰ等からなる。この実施の形態３では、第１の合金層１４が、Ｎｉ_３Ｓｎ_４等のＮｉ−Ｓｎ合金で構成される場合について説明する。以下、第１の合金層１４をＮｉ−Ｓｎ（ニッケルスズ）合金層１４と称す。また、この実施の形態３では、回路基板２上の円柱状電極１３から成長する第２の合金層１５が、例えばＣｕ_３Ｓｎ、Ｃｕ_６Ｓｎ_５等のＳｎ−Ｃｕ合金で構成され、第１の合金層１４と第２の合金層１５の界面で成長した第３の合金層１６が（Ｃｕ、Ｎｉ）_６Ｓｎ_５、（Ｎｉ、Ｃｕ）_３Ｓｎ_２等のＮｉ−Ｓｎ−Ｃｕ合金で構成される場合について説明する。以下、第２の合金層１５をＳｎ−Ｃｕ（スズ銅）合金層１５と称し、第３の合金層１６をＮｉ−Ｓｎ−Ｃｕ（ニッケルスズ銅）合金層１６と称す。

なお、図示しないが、前述した実施の形態１および２と同様に、Ｎｉ−Ｓｎ合金層１４、Ｓｎ−Ｃｕ合金層１５およびＮｉ−Ｓｎ−Ｃｕ合金層１６は、はんだ９の中にそれぞれ多数配置されており、半導体チップ１の電極端子４と回路基板２の電極端子５とを接続する接合部は、Ｎｉ−Ｓｎ合金層１４、Ｓｎ−Ｃｕ合金層１５およびＮｉ−Ｓｎ−Ｃｕ合金層１６よりも低弾性率の金属の一例であるはんだ９で、Ｎｉ−Ｓｎ合金層１４、Ｓｎ−Ｃｕ合金層１５およびＮｉ−Ｓｎ−Ｃｕ合金層１６がそれぞれ囲まれた断面構造を含む。

続いて、本実施の形態３における実装構造の製造方法について説明する。図１２は本実施の形態３における実装構造の製造方法を示すフローチャートであり、図１３Ａ〜図１３Ｇはそれぞれ本実施の形態３における実装構造の製造方法を説明するための工程別断面図である。

図１３Ａ〜図１３Ｄに示すように、前述した実施の形態１と同様に、まず、半導体チップ１の電極端子４上に、周部に曲率を有する形状の一例である、球形の一部を扁平にした形状の突起状電極６が、無電解メッキ法によって形成される（図１２のステップａ１）。次に、その突起状電極６上にはんだ粉９ａが供給される（図１２のステップａ２）。その後、半導体チップ１が加熱されて、はんだ融点以上に昇温されることにより、はんだ粉９ａが溶融する（図１２のステップａ３）。その結果、突起状電極６に、はんだ９がドーム状にプリコートされる。このように半導体チップ１に対して実施の形態１で説明した処理と同様の処理が行われる過程で、突起状電極６とはんだ９との界面に、多数の貝殻形状のＮｉ−Ｓｎ合金層１４が形成されて、成長する。この実施の形態３では、突起状電極６の高さは１０μｍ、突起状電極６の底部の径は３０μｍである。

一方、図１３Ｅおよび図１３Ｆに示すように、回路基板２の電極端子５上には、スパッタリング法、電解メッキ法、およびフォトリソグラフィーにより、頂上面がはんだ９で覆われた円柱状電極１３が形成される（図１２のステップｂ２１）。具体的には、回路基板２の電極端子５上に、まずスパッタ法により、例えばＴｉ／Ｗ／Ｃｕからなるシード層１７が形成される。次に、電解メッキ法により、シード層１７上にＣｕが堆積される。その後、さらに電解メッキ法により、Ｃｕの上にはんだが堆積される。次に、フォトリソグラフィーにより、不要なシード層１７、Ｃｕおよびはんだが除去される。これにより、頂上面がはんだ９で覆われた円柱状電極１３が形成される。この実施の形態３では、円柱状電極１３の高さは１０〜１５μｍ、円柱状電極の直径は１８〜２２μｍである。

次に、図１３Ｇに示すように、半導体チップ１の電極端子４が回路基板２の電極端子５と位置合わせされた後、半導体チップ１および回路基板２が加熱されながら、半導体チップ１が回路基板２へ向けて加圧されて、半導体チップ１が回路基板２上に搭載される（図１２のステップｃ２１）。

具体的には、まず、Ｎ_２などの不活性ガス雰囲気下で半導体チップ１および回路基板２が加熱されて、両者に設けられたはんだ９が、はんだ融点以上の温度（例えば２２０〜２６０°Ｃ）に昇温される。これにより、はんだ９が溶融する。このとき、半導体チップ１上の突起状電極６の表面でＮｉ−Ｓｎ合金層１４が成長し始める。

次に、半導体チップ１上のはんだ９と回路基板２上のはんだ９が共に溶融したまま、半導体チップ１が回路基板２へ向けて加圧される。これにより、半導体チップ１上の溶融はんだ９と、回路基板２上の溶融はんだ９が混ざり合うとともに、半導体チップ１上の突起状電極６に含有されるＮｉ原子の拡散が進み、突起状電極６上のＮｉ−Ｓｎ合金層１４が成長する。その一方で、回路基板２上の円柱状電極１３に含有されるＣｕ原子が溶融したはんだ中へ拡散して、円柱状電極１３とはんだ９との界面に多数の貝殻形状のＳｎ−Ｃｕ合金層１５が形成される。

次に、半導体チップ１および回路基板２が冷却されて、はんだ凝固点以下にまで降温される。これにより、はんだ９が凝固する。その後、半導体チップ１及び回路基板２が更に冷却されて、常温まで降温される。これにより、実装構造が得られる。

この実施の形態３では、その後、半導体チップ１と回路基板２に荷重が付与されていない実装構造が、例えばＮ_２リフロー炉、還元リフロー炉などの加熱手段により加熱される。これにより、実装構造が、再度、はんだ融点以上に昇温され、はんだ融点以上の温度のまま一定時間維持される。この過程で、円柱状電極１３からＳｎ−Ｃｕ合金層１５が成長する一方で、突起状電極６上のＮｉ−Ｓｎ合金層１４が更に成長する。そして、Ｓｎ−Ｃｕ合金層１５がＮｉ−Ｓｎ合金層１４に届き、Ｎｉ−Ｓｎ合金層１４とＳｎ−Ｃｕ合金層１５との界面に、Ｎｉ−Ｓｎ−Ｃｕ合金層１６が形成される。

この実施の形態３では、突起状電極６から成長するＮｉ−Ｓｎ合金層１４と円柱状電極１３から成長するＳｎ−Ｃｕ合金層１５とが繋がって、両側の合金層１４、１５の界面からＮｉ−Ｓｎ−Ｃｕ合金層１６が成長し、Ｎｉ−Ｓｎ合金層１４、Ｓｎ−Ｃｕ合金層１５およびＮｉ−Ｓｎ−Ｃｕ合金層１６よりも低弾性率の金属の一例であるはんだ９によって、Ｎｉ−Ｓｎ合金層１４、Ｓｎ−Ｃｕ合金層１５およびＮｉ−Ｓｎ−Ｃｕ合金層１６が囲まれるまで、実装構造がはんだ融点以上の温度に維持される。好適には、突起状電極６の表面の一部と円柱状電極１３の表面の一部が、Ｎｉ−Ｓｎ−Ｃｕ合金層１６のみを介して電気的および機械的に接続するまで、Ｎｉ−Ｓｎ−Ｃｕ合金層１６を成長させる。

その後、実装構造が冷却され、はんだ凝固点以下にまで降温される。これにより、はんだ９が凝固して、図１３Ｇに示す接合部が形成される。その後、実装構造が更に冷却されて、常温まで降温される。これにより、所望の実装構造が得られる。

このように、半導体チップ１が回路基板２に実装された実装構造を得た後に、その実装構造を再度加熱することにより、接合部内の合金層１４、１５および１６を成長させるプロセスによれば、常温まで降温された複数の実装構造を、例えばＮ_２リフロー炉、還元リフロー炉などの加熱手段により一括して加熱して、各実装構造の接合部内の合金層１４、１５および１６を一括して成長させることが可能となるので、生産性の向上を図ることが可能となる。ただし、半導体チップ１を回路基板２に実装するときに、加熱を続けることにより、合金層１４、１５および１６を成長させることもできる。

以上のように、この実施の形態３における実装構造の製造方法は、電極端子４上に設けられた、周部に曲率を有する形状の突起状電極６と、電極端子５上に設けられた柱状電極の一例である円柱状電極１３と、を接合するためのはんだ９を溶融させて、突起状電極６を構成する金属（ニッケル）とはんだ９を構成する金属（スズ）とからなるＮｉ−Ｓｎ合金層１４、円柱状電極１３を構成する金属（銅）とはんだ９を構成する金属（スズ）とからなるＳｎ−Ｃｕ合金層１５、および、突起状電極６を構成する金属（ニッケル）とはんだ９を構成する金属（スズ）と円柱状電極１３を構成する金属（銅）とからなるＮｉ−Ｓｎ−Ｃｕ合金層１６を成長させる工程と、はんだ９を冷却して、Ｎｉ−Ｓｎ合金層１４、Ｓｎ−Ｃｕ合金層１５およびＮｉ−Ｓｎ−Ｃｕ合金層１６よりも低弾性率のはんだ９で、Ｎｉ−Ｓｎ合金層１４、Ｓｎ−Ｃｕ合金層１５およびＮｉ−Ｓｎ−Ｃｕ合金層１６が囲まれた断面構造を持ち電極端子４と電極端子５とを接続する接合部を形成する工程と、を具備する。さらに、円柱状電極１３を構成する金属（銅）が、突起状電極６を構成する金属（ニッケル）よりも低弾性率であるので、接合部の合金層において、突起状電極６を構成する金属（ニッケル）よりも低弾性率の金属の含有率が、実施の形態１よりも増加する。

この実施の形態３によれば、円柱状電極１３が、突起状電極６を構成する金属（Ｎｉ）よりも低弾性率の金属（Ｃｕ）で構成されているので、Ｎｉよりも低弾性率のＣｕが合金層に含まれる。このため、半導体チップ１の電極端子４の直下の脆弱な低誘電率絶縁層３が、Ｕｌｔｒａ ｌｏｗ−ｋ層よりも脆弱なｅｘｔｒｅｍｅｌｙ ｌｏｗ−ｋ層であっても、低誘電率絶縁層３の剥離および亀裂（クラック）の防止が図れるので、より高い接続信頼性を確保できる実装構造が得られる。

（実施の形態４）
続いて、実施の形態４について、前述した実施の形態１と異なる点を説明して、実施の形態１と重複する説明は適宜省略する。この実施の形態４は、半導体チップ１の外周部に配置されている少なくとも１個の接合部におけるはんだ比率最大断面位置でのはんだ９の比率が、半導体チップ１の中央部に配置されている少なくとも１個の接合部におけるはんだ比率最大断面位置でのはんだ９の比率よりも高い点で、前述した実施の形態１と異なる。はんだ比率最大断面位置とは、接合部内ではんだ９の比率が最も高くなる断面位置である。

図１４Ａは本実施の形態４における実装構造を説明するための断面図である。この実施の形態４では、半導体チップ１は、矩形状の外形を持つ。また、図１４Ａに示すように、この実施の形態４では、半導体チップ１が実施の形態１よりも薄く、かつ実施の形態１よりも反っており、半導体チップ１上の突起状電極６と回路基板２上の突起状電極７との間の距離が、半導体チップ１の中央部から半導体チップ１の角部分に近づくに連れて増加している。

図１４Ｂは、図１４Ａに示すＥ−Ｅ線に沿って、矩形状の外形を持つ半導体チップ１の角部分に配置された接合部をはんだ比率最大断面位置で切断した断面を示している。図１４Ｃは、図１４Ａに示すＦ−Ｆ線に沿って、矩形状の外形を持つ半導体チップ１の中央部に配置された接合部をはんだ比率最大断面位置で切断した断面を示している。

この実施の形態４の実装構造では、図１４Ｂおよび図１４Ｃから明らかなように、半導体チップ１の角部分に配置されている接合部におけるはんだ比率最大断面位置でのはんだ９の比率が、半導体チップ１の中央部に配置されている接合部におけるはんだ比率最大断面位置でのはんだ９の比率よりも高い。

この実施の形態４では、半導体チップ１の外形は４ｍｍ×４ｍｍの矩形状であり、半導体チップ１の厚みは０．０５ｍｍである。回路基板２の外形は８ｍｍ×８ｍｍの矩形状であり、回路基板２の厚みは０．５ｍｍである。半導体チップ１の電極端子４と回路基板２の電極端子５は共に、直径２５μｍの円形状であり、５０μｍの電極端子間ピッチで、碁盤目状に等間隔で広げられて配置されている。半導体チップ１の電極端子４と回路基板２の電極端子５のそれぞれの、絶縁膜から露出する面は共に、直径１５μｍの円形状である。電極端子４および５のそれぞれの厚みは１．０μｍである。

続いて、この実施の形態４における実装構造の製造方法について説明する。この実施の形態４における実装構造の製造方法では、前述した実施の形態１と同様に、半導体チップ１上に突起状電極６が形成され、その突起状電極６に、はんだ９がドーム状にプリコートされる。その一方で、前述した実施の形態１と同様に、回路基板２上に突起状電極７が形成され、その突起状電極７に、はんだ９がドーム状にプリコートされる。

その後、まず、Ｎ_２などの不活性ガス雰囲気下で半導体チップ１および回路基板２が加熱されて、両者に設けられたはんだ９が、はんだ融点以上の温度（例えば２２０〜２６０°Ｃ）に昇温される。次に、半導体チップ１上のはんだ９と回路基板２上のはんだ９が共に溶融したまま、半導体チップ１が回路基板２へ向けて加圧される。これにより、半導体チップ１上の溶融はんだ９と、回路基板２上の溶融はんだ９が混ざり合う。

次に、この実施の形態４では、加圧動作が停止されて、半導体チップ１と回路基板２が互いに押し合う圧力が徐圧される。これにより、半導体チップ１が実施の形態１よりも反る。つまり、半導体チップ１の外周部（少なくとも角部分）に配置された接合部は、半導体チップ１の中央部に配置された接合部よりも高い。さらに、半導体チップ１の外周部（少なくとも角部分）に配置された接合部の高さが、実施の形態１よりも高く、半導体チップ１の外周部（少なくとも角部分）に配置された接合部の高さと、半導体チップ１の中央部に配置された接合部の高さとの差は、実施の形態１よりも大きい。よって、半導体チップ１の外周部（少なくとも角部分）に配置された接合部に含まれるはんだ９は、実施の形態１よりも引き伸ばされている。したがって、半導体チップ１の外周部（少なくとも角部分）に配置された接合部の断面積が、半導体チップ１の中央部に配置された接合部の断面積よりも小さくなる。この結果、半導体チップ１の外周部（少なくとも角部分）に配置されている接合部におけるはんだ比率最大断面位置でのはんだ９の比率が、半導体チップ１の中央部に配置されている接合部におけるはんだ比率最大断面位置でのはんだ９の比率よりも高くなる。

次に、半導体チップ１および回路基板２が冷却されて、はんだ凝固点以下にまで降温される。これにより、混ざり合ったはんだ９が凝固し、はんだ接合部が形成される。つまり、半導体チップ１の電極端子４と回路基板２の電極端子５とを接続する接合部が形成される。その後、半導体チップ１及び回路基板２が更に冷却されて、常温まで降温される。これにより、実装構造が得られる。

このように、この実施の形態４における実装構造の製造方法では、はんだ９を溶融させる工程において、半導体チップ１の外周部に配置されている少なくとも１個の接合部におけるはんだ比率最大断面位置でのはんだ９の比率が、半導体チップ１の中央部に配置されている少なくとも１個の接合部におけるはんだ比率最大断面位置でのはんだ９の比率よりも高くなるように、半導体チップ１と回路基板２とが互いに押し合う圧力が減圧される。

この実施の形態４によれば、半導体チップ１の外周部（少なくとも角部分）に配置された接合部における弾性率の低いＳｎの含有率が、実施の形態１よりも高くなるので、半導体チップ１の外周部（少なくとも角部分）において、半導体チップ１の電極端子４が受ける引張り応力が、実施の形態１よりも緩和される。したがって、熱膨張や振動に起因して半導体チップ１の電極端子４の直下の層に作用する引張り応力が最も大きくなる半導体チップ１の角部分において、その半導体チップ１の角部分に配置された電極端子４の直下の脆弱な低誘電率絶縁層３の剥離および亀裂（クラック）がより一層抑制される。

なお、実施の形態２で説明した実装構造に対して、この実施の形態４で説明した製造方法を適用することにより、半導体チップ１の外周部（半導体チップ１の外形が矩形状の場合には、少なくとも半導体チップ１の角部分）に配置された接合部におけるはんだ比率最大断面位置でのはんだ９の比率を、実施の形態２よりも高くすることができる。同様に、実施の形態３で説明した実装構造に対して、この実施の形態４で説明した製造方法を適用することにより、半導体チップ１の外周部（半導体チップ１の外形が矩形状の場合には、少なくとも半導体チップ１の角部分）に配置された接合部におけるはんだ比率最大断面位置でのはんだ９の比率を、実施の形態３よりも高くすることができる。

（実施の形態５）
続いて、実施の形態５について、前述した実施の形態１と異なる点を説明して、実施の形態１と重複する説明は適宜省略する。この実施の形態５は、単位時間当たりに流れる電流の電流値が他の接合部よりも大きい接合部におけるはんだ９の含有率が、他の接合部よりも小さい点で、前述した実施の形態１と異なる。したがって、この実施の形態５における実装構造を含む半導体装置が実際に使用される際に大電流が流れる合金層８は、実施の形態１よりも成長して安定している。

図１５Ａは本実施の形態５における実装構造を説明するための平面図である。図１５Ａに示すように、回路基板２の電極端子５が配置されている面の、電極端子５が配置されている領域の周囲に、電源などに電気的に接続する大電流通電用パッド１８、１９が配置されている。大電流通電用パッド１８、１９は、回路基板２の電極端子５のうち、所定の電極端子５ａ、５ｂに配線を介して電気的に接続している。この実施の形態５では、大電流通電用パッド１８、１９は、それぞれ、外形が矩形状の半導体チップ１の電極端子４のうち半導体チップ１の角部分に配置されている２つの電極端子４にそれぞれ対向する電極端子５ａ、５ｂに、電気的に接続している。

図１５Ｂは、大電流通電用パッド１８に電気的に接続する電極端子５ａ上の接合部を、半導体チップ１上の突起状電極６と回路基板２上の突起状電極７との間に位置する平面で切断した断面を示している。また、図１５Ｃは、大電流通電用パッド１８に電気的に接続する電極端子５ａの近くに配置されており、かつ大電流通電用パッド１８、１９に電気的に接続していない電極端子５ｃ上の接合部を、半導体チップ１上の突起状電極６と回路基板２上の突起状電極７との間に位置する平面で切断した断面を示している。つまり、電極端子５ｃも、外形が矩形状の半導体チップ１の電極端子４のうち半導体チップ１の角部分に配置されている電極端子４に対向している。但し、電極端子５ｃには大電流が流れない。

図１５Ｂおよび図１５Ｃに示すように、近い位置に配置されている電極端子５ａ、５ｃであっても、大電流通電用パッド１８に電気的に接続する電極端子５ａ上の接合部内の合金層８の断面積は、大電流通電用パッド１８、１９に電気的に接続していない電極端子５ｃ上の接合部内の合金層８の断面積よりも大きくなっている。つまり、大電流通電用パッド１８に電気的に接続する電極端子５ａ上の接合部内の合金層８は、大電流通電用パッド１８、１９に電気的に接続していない電極端子５ｃ上の接合部内の合金層８よりも成長して、安定している。

続いて、この実施の形態５における実装構造の製造方法について説明する。この実施の形態５における製造方法は、半導体チップ１を回路基板２上に実装する工程の後に、この実施の形態５における実装構造を含む半導体装置が実際に使用される際に大電流が流れる接合部にのみ大電流を流して、その大電流が流れる接合部内の合金層８をより成長させる工程を具備する点で、前述した実施の形態１と異なる。詳しくは、この実施の形態５における製造方法は、半導体チップ１を回路基板２上に実装する工程の後に、大電流通電用パッド１８、１９のみを通電して、回路基板２の電極端子５ａ、５ｂ上の接合部内の合金層８の成長を促進させる工程を具備する。

この実施の形態５によれば、半導体装置が実際に使用される際に、回路基板２の電極端子５ａ、５ｂ上の突起状電極６及び７に含有されるＮｉ原子および、回路基板２の電極端子５ａ、５ｂ上のはんだ９に含有されるＳｎ原子の、エレクトロマイグレーション現象による移動が抑制されて、合金層８の成長が抑制される。つまり、半導体装置が実際に使用される際に大電流が流れる電極端子５ａ、５ｂ上の合金層８は安定している。したがって、より安定した接続信頼性を確保することができる実装構造体が得られる。

なお、他の実施の形態２ないし４で説明した実装構造に対して、この実施の形態５で説明した製造方法を適用すれば、半導体装置が実際に使用される際に大電流が流れる接合部内の合金層を成長させて、安定させることができる。

本発明は、特に電極端子の狭ピッチ化が進展する半導体チップや、低誘電率材料からなる層間絶縁膜を有する半導体チップなどを回路基板に実装する実装分野において有用である。

Claims (25)

1. 複数個の第１電極端子を有する電子部品と、
   複数個の第２電極端子を有する基板と、
   合金と前記合金よりも低弾性率の金属とを含み前記合金が前記低弾性率の金属で囲まれた断面構造を持ち前記第１電極端子と前記第２電極端子とを接続する接合部と、
   を備え、
   前記電子部品の外周部に配置されている少なくとも１個の前記接合部内の、前記低弾性率の金属の比率が最大となる断面における前記低弾性率の金属の比率が、前記電子部品の中央部に配置されている少なくとも１個の前記接合部内の、前記低弾性率の金属の比率が最大となる断面における前記低弾性率の金属の比率よりも高い実装構造。
2. 少なくとも１個の前記接合部が、前記第１電極端子側から成長した合金と前記第２電極端子側から成長した合金とが繋がっている部分を有し、その繋がっている部分の合金が、前記低弾性率の金属で囲まれている請求項１記載の実装構造。
3. 前記接合部が第１の接合部と第２の接合部を含み、
   前記第１の接合部を単位時間当たりに流れる電流の電流値が、前記第２の接合部を単位時間当たりに流れる電流の電流値よりも大きい場合、前記第１の接合部における前記低弾性率の金属の含有率が、前記第２の接合部における前記低弾性率の金属の含有率よりも小さい
   請求項１または２に記載の実装構造。
4. 前記接合部が、前記電子部品の前記第１電極端子上に設けられた、周部に曲率を有する形状の第１の突起状電極を含む請求項１〜３のいずれか１項に記載の実装構造。
5. 前記接合部が、前記基板の前記第２電極端子上に設けられた、周部に曲率を有する形状の第２の突起状電極をさらに含む請求項４記載の実装構造。
6. 前記低弾性率の金属が、はんだである請求項５記載の実装構造。
7. 前記接合部が、前記基板の前記第２電極端子上に設けられた面状電極をさらに含む請求項４記載の実装構造。
8. 前記低弾性率の金属が、はんだである請求項７記載の実装構造。
9. 前記接合部が、前記基板の前記第２電極端子上に設けられた柱状電極をさらに含む請求項４記載の実装構造。
10. 前記低弾性率の金属が、はんだである請求項９記載の実装構造。
11. 前記合金がニッケルスズ合金を含み、前記低弾性率の金属がスズを含む請求項１〜３のいずれか１項に記載の実装構造。
12. 前記第１の突起状電極がニッケルを含み、前記合金がニッケルスズ合金を含み、前記低弾性率の金属がスズを含む請求項４記載の実装構造。
13. 前記第１の突起状電極がニッケルを含み、前記第２の突起状電極がニッケルを含み、前記合金がニッケルスズ合金を含み、前記低弾性率の金属がスズを含む請求項５記載の実装構造。
14. 前記第１の突起状電極がニッケルを含み、前記面状電極がニッケルを含み、前記合金がニッケルスズ合金を含み、前記低弾性率の金属がスズを含む請求項７記載の実装構造。
15. 前記第１の突起状電極がニッケルを含み、前記柱状電極が銅を含み、前記合金がニッケルスズ合金，スズ銅合金およびニッケルスズ銅合金を含み、前記低弾性率の金属がスズを含む請求項９記載の実装構造。
16. 前記合金が、その表面に微小な凹凸を有する請求項１〜１５のいずれか１項に記載の実装構造。
17. 複数個の第１電極端子を有する電子部品が複数個の第２電極端子を有する基板上に実装された実装構造を製造する方法であって、
    前記第１電極端子上に設けられた、周部に曲率を有する形状の第１の突起状電極と、前記第２電極端子上に設けられた、周部に曲率を有する形状の第２の突起状電極と、を接合するためのはんだを溶融させて、前記第１の突起状電極を構成する金属と前記はんだを構成する金属とからなる第１の合金および前記第２の突起状電極を構成する金属と前記はんだを構成する金属とからなる第２の合金を成長させる工程と、
    前記はんだを冷却して、前記第１および第２の合金よりも低弾性率の前記はんだで前記第１および第２の合金が囲まれた断面構造を持ち前記第１電極端子と前記第２電極端子とを接続する接合部を形成する工程と、
    を具備し、
    前記はんだを溶融させる工程において、前記電子部品の外周部に配置されている少なくとも１個の前記接合部内の、前記はんだの比率が最大となる断面における前記はんだの比率が、前記電子部品の中央部に配置されている少なくとも１個の前記接合部内の、前記はんだの比率が最大となる断面における前記はんだの比率よりも高くなるように、前記電子部品と前記基板とが互いに押し合う圧力を減圧させる実装構造の製造方法。
18. 前記はんだを溶融させる工程において、前記第１の合金と前記第２の合金とが繋がるように、前記第１の合金と前記第２の合金を成長させる請求項１７記載の実装構造の製造方法。
19. 前記はんだを冷却させる工程の後に、前記接合部のうちの所定の接合部において前記第１および第２の合金が成長するように、前記所定の接合部を通電する工程をさらに具備する請求項１７または１８に記載の実装構造の製造方法。
20. 複数個の第１電極端子を有する電子部品が複数個の第２電極端子を有する基板上に実装された実装構造を製造する方法であって、
    前記第１電極端子上に設けられた、周部に曲率を有する形状の突起状電極と、前記第２電極端子上に設けられた面状電極と、を接合するためのはんだを溶融させて、前記突起状電極を構成する金属と前記はんだを構成する金属とからなる第１の合金および前記面状電極を構成する金属と前記はんだを構成する金属とからなる第２の合金を成長させる工程と、
    前記はんだを冷却して、前記第１および第２の合金よりも低弾性率の前記はんだで前記第１および第２の合金が囲まれた断面構造を持ち前記第１電極端子と前記第２電極端子とを接続する接合部を形成する工程と、
    を具備し、
    前記はんだを溶融させる工程において、前記電子部品の外周部に配置されている少なくとも１個の前記接合部内の、前記はんだの比率が最大となる断面における前記はんだの比率が、前記電子部品の中央部に配置されている少なくとも１個の前記接合部内の、前記はんだの比率が最大となる断面における前記はんだの比率よりも高くなるように、前記電子部品と前記基板とが互いに押し合う圧力を減圧させる実装構造の製造方法。
21. 前記はんだを溶融させる工程において、前記第１の合金と前記第２の合金とが繋がるように、前記第１の合金と前記第２の合金を成長させる請求項２０記載の実装構造の製造方法。
22. 前記はんだを冷却させる工程の後に、前記接合部のうちの所定の接合部において前記第１および第２の合金が成長するように、前記所定の接合部を通電する工程をさらに具備する請求項２０または２１に記載の実装構造の製造方法。
23. 複数個の第１電極端子を有する電子部品が複数個の第２電極端子を有する基板上に実装された実装構造を製造する方法であって、
    前記第１電極端子上に設けられた、周部に曲率を有する形状の突起状電極と、前記第２電極端子上に設けられた柱状電極と、を接合するためのはんだを溶融させて、前記突起状電極を構成する金属と前記はんだを構成する金属とからなる第１の合金、前記柱状電極を構成する金属と前記はんだを構成する金属とからなる第２の合金、および、前記突起状電極を構成する金属と前記はんだを構成する金属と前記柱状電極を構成する金属とからなる第３の合金を成長させる工程と、
    前記はんだを冷却して、前記第１、第２および第３の合金よりも低弾性率の前記はんだで、前記第１、第２および第３の合金が囲まれた断面構造を持ち前記第１電極端子と前記第２電極端子とを接続する接合部を形成する工程と、
    を具備し、前記柱状電極を構成する金属が、前記突起状電極を構成する金属よりも低弾性率であり、前記はんだを溶融させる工程において、前記電子部品の外周部に配置されている少なくとも１個の前記接合部内の、前記はんだの比率が最大となる断面における前記はんだの比率が、前記電子部品の中央部に配置されている少なくとも１個の前記接合部内の、前記はんだの比率が最大となる断面における前記はんだの比率よりも高くなるように、前記電子部品と前記基板とが互いに押し合う圧力を減圧させる実装構造の製造方法。
24. 前記はんだを溶融させる工程において、前記第１の合金と前記第２の合金とが繋がり、前記第１の合金と前記第２の合金の界面から前記第３の合金が成長するように、前記第１の合金、前記第２の合金および前記第３の合金を成長させる請求項２３記載の実装構造の製造方法。
25. 前記はんだを冷却させる工程の後に、前記接合部のうちの所定の接合部において前記第１〜第３の合金が成長するように、前記所定の接合部を通電する工程をさらに具備する請求項２３または２４に記載の実装構造の製造方法。

Images