TW201316469A - 安裝構造及其製造方法 - Google Patents

安裝構造及其製造方法 Download PDF

Info

Publication number
TW201316469A
TW201316469A TW101131907A TW101131907A TW201316469A TW 201316469 A TW201316469 A TW 201316469A TW 101131907 A TW101131907 A TW 101131907A TW 101131907 A TW101131907 A TW 101131907A TW 201316469 A TW201316469 A TW 201316469A
Authority
TW
Taiwan
Prior art keywords
solder
electrode
alloy
mounting structure
electrode terminal
Prior art date
Application number
TW101131907A
Other languages
English (en)
Other versions
TWI536521B (zh
Inventor
Daisuke Sakurai
Kazuya Usirokawa
Kiyomi Hagihara
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW201316469A publication Critical patent/TW201316469A/zh
Application granted granted Critical
Publication of TWI536521B publication Critical patent/TWI536521B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/1144—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1355—Shape
    • H01L2224/13551—Shape being non uniform
    • H01L2224/13552—Shape being non uniform comprising protrusions or indentations
    • H01L2224/13553—Shape being non uniform comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/81825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本發明提供一種具有脆弱膜之半導體晶片等電子零件安裝於電路基板等基板之安裝構造中，可提高連接可靠性之安裝構造。將電子零件(1)之電極端子(4)與基板(2)之電極端子(5)連接之接合部包含合金(8)與較該合金(8)低彈性模數之金屬(9)，且合金(8)具有由低彈性模數之金屬(9)包圍之剖面構造。

Description

安裝構造及其製造方法
本發明係關於一種將例如半導體晶片等電子零件安裝於電路基板等基板上之安裝構造及其製造方法。
LSI(Large Scale Integrated circuit，大型積體電路)晶片等半導體晶片安裝於電路基板上之安裝構造之一種有藉由倒裝晶片方式製造之安裝構造。倒裝晶片方式中，於半導體晶片之電極端子(電極墊)上形成焊料凸塊等突起狀電極(凸塊)後，將該半導體晶片面朝下安裝於電路基板上。詳細而言，於倒裝晶片步驟中，半導體晶片之電極端子與電路基板之電極端子(電極墊)對位後，經加熱之半導體晶片上之突起狀電極向電路基板之電極端子加壓。
形成焊料凸塊之方法一般係以絲印刷法或分配裝置或電解鍍敷法，將焊料供給於半導體晶片之電極端子後，以回流爐加熱半導體晶片，升溫至焊料熔點以上之方法。突起狀電極為焊料凸塊之情形時，為強化半導體晶片之電極端子與電路基板之電極端子之接合強度，而在半導體晶片與電路基板間之空隙內填充密封樹脂。
焊料凸塊以外之突起狀電極之一種有含金或銅等之突起狀電極。含金或銅等之突起電極之形成方法一般係電解鍍敷法。使用含金或銅等之突起狀電極之情形時，一般而言，於金屬粒子混入於接著劑之各向異性導電膜暫時壓接於電路基板上後，半導體晶片經由該各向異性導電膜面朝 下熱壓接於電路基板上。
另一方面，應謀求半導體晶片之高密度化及半導體晶片之多梢化，半導體晶片之電極端子之小間距化及面積縮小化進展，尤其電極端子之小間距化進展顯著。因此如先前，電極端子在半導體晶片之外周部配置1行，或者2行配置成鋸齒交錯狀之情形時，於鄰接之電極端子間產生短路，由起因於半導體晶片與電路基板之熱膨脹係數之差之熱應力而產生連接不良。
詳細而言，突起狀電極為焊料凸塊之情形時，產生所謂電橋不良，有在鄰接之電極端子間產生短路不良之虞。電橋不良係在倒裝晶片步驟中，熔融之焊料變形，由焊料之表面張力而鄰接焊料彼此連接而產生。因此若半導體晶片之電極端子之小間距化進展，則易產生電橋不良。又，起因於由半導體晶片與電路基板之熱膨脹係數之差產生之熱應力之接觸不良係因半導體晶片之電極端子之小間距化，而填充於半導體晶片與電路基板間之空隙之密封樹脂不遍及配置於半導體晶片外周部之焊料凸塊間之所有間隙而產生。
又，使用含金或銅等之突起狀電極之情形時，若半導體晶片之電極端子之小間距化進展，則分散於各向異性導電膜中之金屬粒子在鄰接之突起狀電極間相連，會在鄰接之電極端子間產生短路。又，起因於由半導體晶片與電路基板之熱膨脹係數之差產生之熱應力之連接不良係因半導體晶片之電極端子之小間距化，配置於半導體晶片之外周部 之突起狀電極間之所有間隙不以各向異性導電膜埋入而產生。
如上，若半導體晶片之電極端子之小間距化進展，則會在鄰接之電極端子間產生短路，由起因於半導體晶片與電路基板之熱膨脹係數之差之熱應力而產生接觸不良。因此，為擴大電極端子間間距，複數個電極端子在半導體晶片之主面(元件面)全面配置成區域狀(例如擴展成棋盤狀)。
但近年來，複數個電極端子於半導體晶片之主面全面配置成區域狀之情形時，電極端子之小間距化之進展亦顯著，因此產生上述鄰接之電極端子間之短路不良。為解決該問題，提案有含金或銅等之圓柱狀電極之表面以含有金屬粒子之絕緣性皮膜覆蓋之構成之突起狀電極(例如參照專利文獻1)。利用以該絕緣性皮膜覆蓋之突起狀電極，突起狀電極壓接連接於電路基板之電極端子時，絕緣性皮膜受壓縮，金屬粒子與紮破絕緣性皮膜之電路基板之電極端子接觸。藉此確保圓柱狀電極與電路基板之電極端子間之電性導通。又，金屬粒子不會在鄰接之突起狀電極間相連，因此防止鄰接之電極端子間短路之產生。
但上述專利文獻1記載之安裝構造中，金屬粒子不與半導體晶片上之圓柱狀電極以及電路基板之電極端子擴散接合，而僅接觸。因此，若半導體晶片之電極端子之面積變小，則介於圓柱狀電極與電路基板之電極端子間之金屬粒子之數量變少，半導體晶片之電極端子與電路基板之電極 端子間之連接電阻變高。另一方面，半導體晶片之電極端子之小間距化及面積縮小化之要求近年來變得非常嚴格。因此上述專利文獻1記載之安裝構造中，若半導體晶片之電極端子之面積變成近年來要求之電極端子之面積，則會產生半導體晶片之電極端子與電路基板之電極端子間之連接電阻變高之問題。並且，若該連接電阻變高，則會產生傳送半導體晶片之電極端子與電路基板之電極端子間之信號之傳送損失增大之問題。
因此，提案有在倒裝晶片步驟中未熔融之高熔點下層電極上，形成有含焊料之上層電極之構成之突起狀電極(例如參照專利文獻2)。利用該2層構造之突起狀電極，相比僅含焊料之焊料凸塊，焊料量減少，因此倒裝晶片步驟中向平面方向飛出之焊料量減少。藉此防止電橋不良之產生。再者，上層電極之焊料與下層電極以及電路基板之電極端子擴散接合，因此半導體晶片之電極端子與電路基板之電極端子間之連接電阻變低，傳送半導體晶片之電極端子與電路基板之電極端子間之信號之傳送損失亦不會增大。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2003-282617號公報
[專利文獻2]日本專利特開平9-97791號公報
但近年來，佈線規則之微細化及信號處理之高速化要求變高，以對應於該等要求之目的，半導體晶片之層間絕緣膜使用low-k(低介電係數)膜或ULK(Ultra Low-k，超低介電係數)膜等低介電係數絕緣膜。為使介電係數下降，低介電係數絕緣膜成開口徑具有多數個幾nm空孔之多孔狀，低介電係數絕緣膜之密度例如為1.0~1.4 g/cm3左右。因此低介電係數絕緣膜較脆弱，因此如上述專利文獻2所記載，可知即使係於高熔點之下層電極之頂部設有含焊料之上層電極之構成之突起狀電極，亦會產生如下問題。
圖16係用以說明專利文獻2記載之先前之半導體裝置之安裝構造之剖面圖。
如圖16所示，於未圖示半導體晶片101之電極端子上形成有突起狀電極102。突起狀電極102成為在倒裝晶片步驟中未熔融之高熔點之下層電極102a上形成有含焊料之上層電極102b之構成。
設有此種2層構造之突起狀電極102之半導體晶片101於電路基板103上以倒裝晶片方式安裝。具體而言，未圖示半導體晶片101之電極端子與電路基板103之電極端子104對位後，經加熱之半導體晶片101上之突起狀電極102向電路基板103之電極端子104加壓，上層電極102b熔融。該熔融之上層電極102b之焊料102b'與下層電極102a及電路基板103之電極端子104擴散接合。
但專利文獻2記載之突起狀電極係於圓柱狀下層電極102a之頂部形成有含焊料之上層電極102b之構成。因此熔 融之焊料102b'冷卻至常溫之過程中，起因於半導體晶片101與電路基板103間之彈性模數之差及線膨脹係數之差之熱應力集中於在具有矩形狀外形之半導體晶片101外周部配置之焊料102b'，若該熱應力集中之焊料102b'拉伸，則配置於半導體晶片1外周部之下層電極102a以焊料102b'覆蓋之面積減少。因此下層電極102a例如以如Ni(鎳)之高彈性模數之金屬構成之情形時，於半導體晶片101之外周部，熔融焊料102b'冷卻至常溫之過程中，彈性模數高於焊料之下層電極102a以焊料102b'覆蓋之面積減少，集中於熔融焊料102b'之熱應力經由含高彈性模數之金屬之下層電極102a直接傳遞至下層電極102a正下之層。因此若半導體晶片101之層間絕緣膜使用脆弱之低介電係數絕緣膜，則在半導體晶片101之外周部，產生層間絕緣膜之剝離或龜裂之至少一者。該問題在彎曲最大之半導體晶片101之矩形狀外形之角附近特別容易產生。
又，熱應力向配置於上述半導體晶片101外周部之焊料102b'之集中亦在急劇溫度差產生之環境下實際使用半導體裝置之情形時產生。另一方面，於半導體晶片1之外周部，下層電極102a以焊料102b'覆蓋之面積減少，因此連接半導體晶片101之未圖示之電極端子與電路基板103之電極端子104之接合部之彈性模數變高。因此實際使用半導體裝置時，亦有在半導體晶片101之外周部(尤其角部分)產生脆弱之低介電係數絕緣膜之剝離或龜裂之至少一者之虞。
另一方面，專利文獻2記載之安裝構造中，若以傳遞至 配置於半導體晶片101外周部之下層電極102a正下層之熱應力受緩和之方式，減少高彈性模數之下層電極102a之高度，增加含焊料之上層電極102b之高度，則實際使用半導體裝置時，因沿著電子流動之原子移動之電遷移現象，而產生連接半導體晶片101之未圖示之電極端子與電路基板103之電極端子104之接合部之連接電阻變化之問題。例如下層電極102a以Ni構成，上層電極102b以Sn-Ag(錫-銀)系焊料構成，下層電極102a成陰極，電路基板103之電極端子104成陽極之情形時，陰極下層電極102a含有之Ni原子向陽極電路基板103之電極端子104移動，Ni3Sn4合金層自下層電極102a與焊料102b'之界面成長。因此若接合部中高電流長時間流動，則由電遷移現象而於構成接合部之下層電極102a中產生空隙，有接合部之連接電阻變化之虞。
本發明之目的之一在於提供一種於將具有脆弱膜之半導體晶片等電子零件安裝於電路基板等基板上之安裝構造中，可提高連接可靠性之安裝構造及其製造方法。
本發明之安裝構造之一側面包括：電子零件，其具有複數個第1電極端子；基板，其具有複數個第2電極端子；接合部，其包含合金與較上述合金低彈性模數之金屬，具有上述合金由上述低彈性模數之金屬包圍之剖面構造，且將上述第1電極端子與上述第2電極端子連接。
本發明之安裝構造之其他側面中，至少1個上述接合部具有自上述第1電極端子側成長之合金與自上述第2電極端 子側成長之合金連接之部分，該連接部分之合金係由上述低彈性模數之金屬包圍。
本發明之安裝構造之其他側面中，配置於上述電子零件外周部之至少1個上述接合部內之、上述低彈性模數之金屬之比率成為最大之剖面中的上述低彈性模數之金屬之比率，高於配置於上述電子零件中央部之至少1個上述接合部內之、上述低彈性模數之金屬之比率成為最大之剖面中的上述低彈性模數之金屬之比率。
本發明之安裝構造之其他側面中，上述接合部包含第1接合部與第2接合部，每單位時間流動於上述第1接合部之電流之電流值大於每單位時間流動於上述第2接合部之電流之電流值之情形時，上述第1接合部之上述低彈性模數之金屬之含有率小於上述第2接合部之上述低彈性模數之金屬之含有率。
本發明之安裝構造之其他側面中，上述接合部包含第1突起狀電極，該第1突起狀電極係設於上述電子零件之上述第1電極端子上之周部，且為具有曲率之形狀。
本發明之安裝構造之其他側面中，上述接合部包含設於上述電子零件之上述第1電極端子上且為周部具有曲率之形狀之第1突起狀電極，與設於上述基板之上述第2電極端子上之周部且為具有曲率之形狀之第2突起狀電極、面狀電極或柱狀電極。
本發明之安裝構造之其他側面中，上述低彈性模數之金屬係焊料。
本發明之安裝構造之其他側面中，上述合金包含鎳矽合金，上述低彈性模數之金屬包含錫。
本發明之安裝構造之其他側面中，上述第1突起狀電極包含鎳，上述合金包含鎳錫合金，上述低彈性模數之金屬包含錫。
本發明之安裝構造之其他側面中，上述第1突起狀電極包含鎳，上述第2突起狀電極或面狀電極包含鎳，上述合金包含鎳錫合金，上述低彈性模數之金屬包含錫。
本發明之安裝構造之其他側面中，上述第1突起狀電極包含鎳，上述柱狀電極包含銅，上述合金包含鎳錫合金、錫銅合金及鎳錫合金，上述低彈性模數之金屬包含錫。
本發明之安裝構造之其他側面中，上述合金於其表面具有微小凹凸。
本發明之第1安裝構造之製造方法之一側面係將具有複數個第1電極端子之電子零件安裝於具有複數個第2電極端子之基板上之安裝構造之製造方法，其包括如下步驟：使用以接合設於上述第1電極端子上且為周部具有曲率之形狀之第1突起狀電極，與設於上述第2電極端子上且為周部具有曲率之形狀之第2突起狀電極之焊料熔融，使含構成上述第1突起狀電極之金屬與構成上述焊料之金屬之第1合金，及含構成上述第2突起狀電極之金屬與構成上述焊料之金屬之第2合金成長；以及將上述焊料冷卻，以較上述第1及第2合金低彈性模數之上述焊料，形成具有包圍上述第1及第2合金之剖面構造且將上述第1電極端子與上述第2 電極端子連接之接合部。
本發明之第1安裝構造之製造方法之其他側面中，使上述焊料熔融之步驟中，以上述第1合金與上述第2合金連接之方式，使上述第1合金與上述第2合金成長。
本發明之第1安裝構造之製造方法之其他側面中，使上述焊料冷卻之步驟後，進而具備為使上述第1及第2合金於上述接合部中之特定接合部成長，而將上述特定之接合部通電之步驟。
本發明之第2安裝構造之製造方法之一側面係將具有複數個第1電極端子之電子零件安裝於具有複數個第2電極端子之基板上之安裝構造之製造方法，其包括如下步驟：使用以接合設於上述第1電極端子上且為周部具有曲率之形狀之第1突起狀電極，與設於上述第2電極端子上之面狀電極之焊料熔融，使含構成上述第1突起狀電極之金屬與構成上述焊料之金屬之第1合金，及含構成上述面狀電極之金屬與構成上述焊料之金屬之第2合金成長；以及將上述焊料冷卻，以較上述第1及第2合金低彈性模數之上述焊料，形成具有包圍上述第1及第2合金之剖面構造且將上述第1電極端子與上述第2電極端子連接之接合部。
本發明之第2安裝構造之製造方法之其他側面中，使上述焊料熔融之步驟中，以上述第1合金與上述第2合金連接之方式，使上述第1合金與上述第2合金成長。
本發明之第2安裝構造之製造方法之其他側面中，使上述焊料冷卻之步驟後，進而具備為使上述第1及第2合金於 上述接合部中特定之接合部成長，而將上述特定接合部通電之步驟。
本發明之第3安裝構造之製造方法之一側面係將具有複數個第1電極端子之電子零件安裝於具有複數個第2電極端子之基板上之安裝構造之製造方法，其包括如下步驟：使用以接合設於上述第1電極端子上且為周部具有曲率之形狀之突起狀電極，與設於上述第2電極端子上之柱狀電極之焊料熔融，使含構成上述突起狀電極之金屬與構成上述焊料之金屬之第1合金，及含構成上述柱狀電極之金屬與構成上述焊料之金屬之第2合金，及含構成上述突起狀電極之金屬與構成上述焊料之金屬與構成上述柱狀電極之金屬之第3合金成長；以及將上述焊料冷卻，以較上述第1、第2及第3合金低彈性模數之上述焊料，形成具有包圍上述第1、第2及第3合金之剖面構造且將上述第1電極端子與上述第2電極端子連接之接合部；並且構成上述柱狀電極之金屬較構成上述突起狀電極之金屬為低彈性模數。
本發明之第3安裝構造之製造方法之其他側面中，使上述焊料熔融之步驟中，以上述第1合金與上述第2合金連接，且自上述第1合金與上述第2合金之界面成長上述第3合金之方式，使上述第1合金、上述第2合金及上述第3合金成長。
本發明之第3安裝構造之製造方法之其他側面中，使上述焊料冷卻之步驟後，進而具備為使上述第1~第3合金於上述接合部中之特定接合部成長，而將上述特定接合部通 電之步驟。
本發明之第1~第3安裝構造之製造方法之其他側面中，使上述焊料熔融之步驟中，以配置於上述電子零件外周部之至少1個上述接合部內之、上述焊料之比率成為最大之剖面中的上述焊料之比率，高於配置於上述電子零件中央部之至少1個上述接合部內之、上述焊料比率成為最大之剖面中的上述焊料之比率之方式，使上述電子零件與上述基板互相推擠之壓力減壓。
根據本發明，連接電子零件之電極端子與基板之電極端子之接合部具有合金以較該合金低彈性模數之金屬包圍之剖面構造，因此藉由該低彈性模數之金屬而緩和相對於電子零件之電極端子之剪斷方向之應力集中。藉此降低配置於電子零件之電極端子正下之脆弱膜所受之應力，從而防止該脆弱膜之剝離及龜裂。因此獲得可提高連接可靠性之安裝構造。
又，根據本發明之其他側面，自電子零件之電極端子側成長之合金與自基板之電極端子側成長之合金連接，因此於該連接之合金中流動電流。因此抑制因電遷移現象導致之合金之成長。藉此可減少接合部之連接電阻之變化幅度。
以下，一面參照附圖一面對本發明之實施形態進行說明。其中，藉由對相同構成要素附加相同符號而適當省略 重複說明。又，以下說明中參照之各圖係在方便說明上僅簡化用以說明本發明之實施形態所需要之構成要素而表示者。又，附圖為易理解而模式化或概念化表示各構成要素。又，圖示之各構成要素之形狀、厚度、長度、個數等為方便附圖製作而與實際不同。再者，以下實施形態中說明之各構成要素之材質或形狀、尺寸等係一例，無特別限定，於不自本發明之效果實質脫離之範圍內可進行各種變更。又，以下實施形態中說明之各構成要素之材質係主成份。
以下實施形態中，作為電子零件例如例示Si(矽)或GaAs(砷化鎵)製半導體晶片。又，作為安裝電子零件之基板，例示電路基板。因此以下實施形態中，例示半導體裝置之安裝構造。但電子零件與基板不限於此。例如電子零件為電極端子間小間距之電容器或線圈、電阻低之受動零件之情形時，可獲得與以下實施形態所得之效果相同之效果。
(實施形態1)
圖1係用以說明實施形態1之安裝構造之剖面圖。
如圖1所示，於與半導體晶片1之電路基板2對向面內側之層上，設有例如包含含Cu(銅)或Al(鋁)等之未圖示之微細佈線層，與例如low-k層或Ultra low-k層等脆弱之低介電係數絕緣層(層間絕緣膜之一例)3之多層佈線層，於該多層佈線層之最表面全面，區域狀配置有複數個電極端子(電極墊)4。本實施形態1中，低介電係數絕緣層3之膜厚每1層為幾百nm。半導體晶片1之電極端子4例如包含Al-Cu系 或Al-Si-Cu系、Al-Si系等鋁合金或Cu、Al等。本實施形態1中，針對選擇Al作為電極端子4之材料之情形進行說明。
另一方面，電路基板2具有以與半導體晶片1之電極端子4對向之方式配置之電極端子(電極墊)5。電路基板2可使用於母材係例如使用矽、多晶矽、玻璃等之電路基板。電路基板2之電極端子5例如包含Al-Cu系或Al-Si-Cu系、Al-Si系等鋁合金或Cu、Al等。本實施形態1中，針對選擇Al作為電極端子5之材料之情形進行說明。
於半導體晶片1之電極端子4上，設有周部具有曲率之形狀之一例且球形之一部分成扁平形狀之突起狀電極(凸塊)6。同樣，亦於電路基板2之電極端子5上，設有周部具有曲率之形狀之一例且球形之一部分成扁平形狀之突起狀電極7。半導體體晶片1之電極端子4與電路基板2之電極端子5藉由分別設於其上之突起狀電極6及7與合金層8、及較突起狀電極6、7及合金層8低彈性模數之金屬之一例的焊料9而電性及機械連接。因此連接半導體晶片1之電極端子4與電路基板2之電極端子5之接合部包含突起狀電極6及7、合金層8、焊料9。
突起狀電極6及7例如包含Ni-P(磷)合金或Ni-B(硼)合金、Ni等。或突起狀電極6及7例如亦可成Ni/Pd(鈀)/Au(金)等3層構造。焊料9例如亦可為Sn-Ag系焊料、Sn-Ag-Cu系焊料、Sn-Zn(鋅)系焊料、Sn-Zn-Bi(鉍)系焊料、Sn-Pb(鉛)系焊料、Sn-Bi系焊料、Sn-Ag-Bi-In(銦)系焊料、Sn-In系焊料、In焊料、Sn焊料等。合金層8例如包 含Ni3Sn4、Ni3Sn2、Ni3Sn、Ni3SnP等。本實施形態1中，針對突起狀電極6及7之主成份為Ni，焊料9之主成份為Sn，合金層8以Ni3Sn4等Ni-Sn合金(鎳錫合金)構成之情形進行說明。
圖2係用以說明本實施形態1之安裝構造之橫剖面圖。詳細而言，圖2係表示沿著圖1所示之A-A線，於位於半導體晶片1上之突起狀電極6與電路基板2上之突起狀電極7間之平面切斷接合部之剖面。
本實施形態1中，如圖2所示，連接半導體晶片1之電極端子4與電路基板2之電極端子5之接合部以棋盤狀等間隔擴展配置。因此與接合部相同，半導體晶片1之電極端子4與電路基板2之電極端子5亦以棋盤狀等間隔擴展配置。
又，如圖1所示，半導體晶片1稍彎曲。此理由係後述之熔融焊料9之冷卻過程中，起因於半導體晶片1與電路基板2間之彈性模數之差及線膨脹係數之差之熱應力集中於配置於半導體晶片1外周部之接合部之故。因此，配置於半導體晶片1外周部之接合部拉伸，其結果如圖2所示，配置於其外周部之接合部內之合金層8之剖面積與位於其他部位之接合部內之合金層8之剖面積相比變小。半導體晶片1之外形為矩形狀之情形時，配置於半導體晶片1之矩形狀外形之角附近之接合部內之合金層8之剖面積尤其變小。又，雖未圖示，但配置於半導體晶片1外周部(半導體晶片1之外形為矩形狀之情形時，尤其半導體晶片1之角部分)之接合部之焊料9變細。此處，所謂半導體晶片之角，係 平視半導體晶片之主面(元件面)時，半導體晶片之外形上，2個邊或端相連之部位，該2個邊或端形成小於180度之角度。例如半導體晶片之外形為矩形狀之情形時，半導體晶片之角藉由2個邊或端形成90度之角度。又，所謂半導體晶片之角部分，係半導體晶片之外周部中在半導體晶片外形之角附近配置接合部之部分。
本實施形態1中，半導體晶片1之外形為4 mm×4 mm之矩形狀，半導體晶片1之厚度為0.2 mm。電路基板2之外形為8 mm×8 mm之矩形狀，電路基板2之厚度為0.5 mm。半導體晶片1之電極端子4係直徑20 μm之圓形狀，以40 μm之電極端子間間距(鄰接之電極端子4之中心間之距離為40 μm)，棋盤狀等間隔擴展配置。同樣，電路基板2之電極端子5亦係直徑20 μm之圓形狀，以40 μm之電極端子間間距(鄰接之電極端子5之中心間之距離為40 μm)，棋盤狀等間隔擴展配置。半導體晶片1之電極端子4與電路基板2之電極端子5之各個自絕緣膜露出之面都係直徑10 μm之圓形狀。電極端子4及5之各個厚度為1.0~2.0 μm。
圖3係用以說明實施形態1之安裝構造之放大剖面圖。如圖3所示，於設於半導體晶片1之電極端子4上之突起狀電極6之表面形成有合金層8。同樣，於設於電路基板2之電極端子5上之突起狀電極7之表面亦形成有合金層8。突起狀電極6與突起狀電極7之各個表面經由合金層8與焊料9接合。又，自半導體晶片1上之突起狀電極6成長之合金層8與自電路基板2上之突起狀電極7成長之合金層8電性及機 械連接，如此，介於半導體晶片1上之突起狀電極6與電路基板2上之突起狀電極7之間連接兩者之合金層8亦與包圍該合金層8周圍之焊料9接合。
本實施形態1中，合金層8之厚度最薄部分為0.1 μm，最厚部分，即連接半導體晶片1上之突起狀電極6與電路基板2上之突起狀電極7之部分為6.0 μm。藉此，本實施形態1中，合金層8之厚度變成0.1~6.0 μm範圍內。
圖4A及圖4B都係用以說明本實施形態1之安裝構造之放大橫剖面圖。詳細而言，圖4A係表示沿著圖3所示之B-B線，於電路基板2附近之平面切斷接合部之剖面，圖4B係表示沿著圖3所示之C-C線，於位於半導體晶片1上之突起狀電極6與電路基板2上之突起狀電極7間之平面切斷接合部之剖面。
如圖4A所示，電路基板2附近之位置上，於圓形狀突起狀電極7周圍配置圓環狀焊料9，於突起狀電極7與焊料9之間形成合金層8。
又，如圖4B所示，自兩側之突起狀電極6、7分別成長之合金層8相接之位置上，於焊料9中配置多數合金層8。如此，接合部包含較合金層8低彈性模數之金屬之一例以焊料9包圍合金層8之剖面構造。
再者，雖未圖示，但合金層8係形成於突起狀電極6及7之各個表面之多數個貝殼形狀之合金成長者，合金層8其表面具有微細之凹凸形狀。
接著，針對本實施形態1之安裝構造之製造方法進行說 明。圖5係表示本實施形態1之安裝構造之製造方法之流程圖，圖6A~圖6I分別係用以說明本實施形態1之安裝構造之製造方法之分步驟剖面圖。
如圖6A及圖6B所示，係於半導體晶片1之電極端子4上周部具有曲率形狀之一例，使球形之一部分成扁平形狀之突起狀電極6藉由無電解鍍敷法形成(圖5之步驟a1)。具體而言，首先自含Al之電極端子4之表面去除不純物。其後藉由半導體晶片1浸漬於鍍鋅液中，而產生電極端子4之Al與Zn之置換反應。接著，自電極端子4去除Zn核。其後，半導體晶片1再次浸漬於鍍鋅液中。藉此，更微細之Zn核成長於電極端子4之Al上。接著，半導體晶片1浸漬於Ni-P鍍敷液中。藉此Zn溶解，Ni-P皮膜成長於電極端子4之Al上。接著，半導體晶片1浸漬於無電解鍍金液中。藉此，Au皮膜成長於Ni-P上。本實施形態1中，突起狀電極6之高度為10 μm，突起狀電極6底部之徑為30 μm。
接著如圖6C所示，對半導體晶片1之突起狀電極6之表面供給焊料粉9a(圖5之步驟a2)。
例如以黏著層與突起狀電極6對向之方式，使微細之焊料粉末或焊料粒子均一排列之黏著層形成於轉印基材上之焊料轉印片與經加熱之半導體晶片1重疊，藉由向焊料轉印片加壓半導體晶片1，而亦可於半導體晶片1之突起狀電極6之表面轉印焊料粉9a。雖未圖示，但此時突起狀電極6之Ni原子擴散於焊料粉9a中，於突起狀電極6與焊料粉9a之界面上形成例如含Ni3Sn4等Ni-Sn合金之多數個貝殼形狀 之合金層8。
或例如將微細之焊料粉末或焊料粒子分配於例如在含萘酚三唑系介電體或苯并三唑系介電體等之黏著性給於化合物中浸漬後之半導體晶片1上，將半導體晶片1洗淨，從而亦可使焊料粉9a附著於半導體晶片1之突起狀電極6之表面。
於突起狀電極6之表面附著焊料粉9a之步驟後，半導體晶片1以回流爐加熱，藉由升溫至焊料熔點以上而焊料粉9a熔融，相鄰之液狀焊料粉9a彼此藉由其表面張力而相連(圖5之步驟a3)。其結果如圖6D所示，焊料9以圓頂狀預塗於半導體晶片1上之突起狀電極6上。此時，焊料熔融之過程中，突起狀電極6含有之Ni原子擴散於熔融焊料中，突起狀電極6與焊料9之界面上貝殼形狀之合金層8成長。
再者，將焊料粉9a熔融之步驟中，為將焊料表面之氧化皮膜去除，亦可使用助焊劑。具體而言，於半導體晶片1上塗佈助焊劑後，例如以N2回流爐等將半導體晶片1在N2等惰性氣體氛圍下升溫至焊料熔點以上，藉此熔融焊料即可。使用助焊劑之情形時，於半導體晶片1上之突起狀電極6上預塗焊料9後，例如使用異丙醇(IPA)或乙醇、乙二醇、界面活性劑等洗淨液洗淨助焊劑。或不僅使用助焊劑，亦可使用還原回流爐，例如在甲酸或氫等還原氛圍下加熱半導體晶片1。
另一方面，如圖6E~圖6H所示，對電路基板2亦進行與對半導體晶片1實施之處理相同之處理。具體而言，首先 於電路基板2之電極端子5上，周部具有曲率形狀之一例、使球形之一部分成扁平形狀之突起狀電極7藉由無電解鍍敷法形成(圖5之步驟b1)。接著，於該突起狀電極7上供給焊料粉9a(圖5之步驟b2)。其後，加熱電路基板2，藉由升溫至焊料熔點以上而焊料粉9a熔融(圖5之步驟b3)。其結果，焊料9圓頂狀預塗於突起狀電極7上。如此對電路基板2進行與半導體晶片1相同處理之過程中，於突起狀電極7與焊料9之界面形成並成長例如含Ni3Sn4等Ni-Sn合金之多數個貝殼形狀之合金層8。本實施形態1中，突起狀電極7之高度為10 μm，突起狀電極7底部之徑為30 μm。
接著，如圖6I所示，半導體晶片1之電極端子4與電路基板2之電極端子5對位後，加熱半導體晶片1及電路基板2，且半導體晶片1向電路基板2加壓，半導體晶片1搭載於電路基板2上(圖5之步驟c1)。
具體而言，首先在N2等惰性氣體氛圍下加熱半導體晶片1及電路基板2，設於兩者之焊料9升溫至焊料熔點以上之溫度(例如220~260℃)。藉此，焊料9熔融，具有微小凹凸部之合金層8在突起狀電極6及7之表面開始成長。接著，半導體晶片1上之焊料9與電路基板2上之焊料9保持同時熔融之狀態下，半導體晶片1向電路基板2加壓。藉此，半導體晶片1上之熔融焊料9與電路基板2上之熔融焊料9混合。接著，半導體晶片1向電路基板2加壓之狀態下保持一定時間。接著，冷卻半導體晶片1及電路基板2，降溫至焊料凝固點以下。藉此，焊料9凝固，形成焊料接合部。即，形 成連接半導體晶片1之電極端子4與電路基板2之電極端子5。其後，半導體晶片1及電路基板2進而冷卻，降溫至常溫。藉此獲得安裝構造。
以上半導體晶片安裝步驟(圖5之步驟c1)中，焊熔融中突起狀電極6及7分別含有之Ni原子之擴散進展，合金層8在突起狀電極6及7之兩側成長。本實施形態1中，突起狀電極6及7兩側之合金層8分別成長，互相連接，半導體晶片1向電路基板2加壓之狀態下保持直至其兩側之合金層8連接之部分以焊料9包圍為止。
如此，本實施形態1之安裝構造之製造方法包括如下步驟：用以使將設於電極端子4上且為周部具有曲率之形狀之突起狀電極6與設於電極端子5上且為周部具有曲率之形狀之突起狀電極7接合之焊料9熔融，使含構成突起狀電極6之金屬(鎳)與構成焊料9之金屬(錫)之合金層8及構成突起狀電極7之金屬(鎳)與構成焊料9之金屬(錫)之合金層8成長之步驟；將熔融之焊料9冷卻，形成具有較合金層8低彈性模數之焊料9包圍合金層8之剖面構造之連接電極端子4與電極端子5之接合部之步驟。
根據本實施形態1，熔融之焊料9冷卻至常溫之過程中，突起狀電極6、7及合金層8以突起狀電極6、7及較合金層8低彈性模數之熔融焊料9包圍。因此，實際使用含本實施形態1之安裝構造之半導體裝置時，突起狀電極6、7及合金層8亦以突起狀電極6、7及較合金層8低彈性模數之凝固焊料9包圍。例如以Ni為主成份之突起狀電極6及7、以Ni- Sn合金構成之合金層8之彈性模數為50~60 GPa，相對於此以Sn為主成份之焊料9之彈性模數為20~40 GPa，較低，根據本實施形態1，接合兩側之電極端子4、5之接合部之彈性模數例如成25~45 GPa。
因此，熔融之焊料9冷卻至常溫之過程，或產生急劇溫度差之環境下實際使用半導體裝置時，半導體晶片1與電路基板2之彈性模數及線膨脹係數不同，因此即使半導體晶片1之電極端子4受拉伸張力，連接兩側之電極端子4、5之接合部之彈性模數亦低於高彈性模數之突起狀電極6、7及合金層8，因此緩和該拉伸應力。若半導體晶片1之電極端子4所受之拉伸應力緩和，則半導體晶片1之電極端子4正下之低介電係數絕緣層3所受之拉伸應力低於該低介電係數絕緣層3之破壞強度。藉此，防止半導體晶片1之電極端子4正下之脆弱之低介電係數絕緣層3之剝離及龜裂(破裂)，因此獲得可確保高連接可靠性之安裝構造。
尤其本實施形態1中，突起狀電極6及7係周部具有曲率之形狀，因此熔融焊料9冷卻之過程中，即使由起因於半導體晶片1與電路基板2間之彈性模數之差及線膨脹係數之差之熱應力，而配置於半導體晶片1外周部之接合部所含之焊料9拉伸，配置於半導體晶片1外周部之接合部所含之突起狀電極6及7之表面自焊料9露出之面積增加亦較少。因此根據本實施形態1，防止半導體晶片1外周部之脆弱之低介電係數絕緣層3之剝離及龜裂(破裂)，因此獲得可確保高連接可靠性之安裝構造。
如上，根據本實施形態1，以較突起狀電極6、7及合金層8低彈性模數之金屬之一例焊料9包圍突起狀電極6、7及合金層8之剖面構造包含在連接半導體晶片1之電極端子4與電路基板2之電極端子5之接合部內，因此降低脆弱之低介電係數絕緣膜3所受應力。因此獲得可確保高連接可靠性之安裝構造。
又，即使在兩側之電極端子4、5間高溫下流動大電流，設於電極端子4上之突起狀電極6與設於電極端子5上之突起狀電極7亦經由合金層8連接，因此抑制突起狀電極6及7含有之Ni原子及焊料9含有之Sn原子之因電遷移現象之移動，抑制合金層8之成長。即合金層8穩定。因此本實施形態1之安裝構造可維持兩側之電極端子4、5間之穩定接合，可縮小兩側之電極端子4、5間之連接電阻之變化幅度。
例如使環境溫度為170℃，於1組電極端子4、5間進行100 mA之連續通電，結果350小時後之連接電子之變化收納在3%以內。又，進行接合部之剖面研磨，觀察該經剖面研磨之接合部，結果合金層8在突起狀電極6、7間穩定連接，觀察不到空隙或合金層8之異常成長等。由以上結果可確認即使高溫．通電評估下亦可確保高連接可靠性。
再者，雖未圖示，但亦可利用分配裝置在半導體晶片1與電路基板2間之空隙中填充密封樹脂。利用該密封樹脂，進而降低半導體晶片1之電極端子4所受應力，半導體晶片1之電極端子4與電路基板2之電極端子5間之連接可靠 性進而提高。
又，根據使半導體晶片1向電路基板2加壓之狀態下保持一定時間之步驟，自兩側之突起狀電極6及7之各個表面成長之合金層8不連接，於兩側之合金層8間僅配置焊料9之情形時，例如使用N2回流爐、還原回流爐等加熱機構加熱凝固後之焊料9，再次使之熔融，促進兩側之合金層8之成長，藉此連接合金層8即可。
又，根據使半導體晶片1向電路基板2加壓之狀態下保持一定時間之步驟，即使自兩側之突起狀電極6及7之各個表面成長之合金層8彼此連接之情形時，亦可加熱凝固後之焊料9，再次使之熔融，促進兩側之合金層8之成長。如此則合金層8更穩定，因此可將兩側之電極端子4、5間之接合維持在更穩定狀態，可進而縮小兩側之電極端子4、5間之連接電阻之變化幅度。
又，使焊料9凝固後，亦可在兩側之電極端子4、5間流動大電流，利用電遷移現象促進兩側之合金層8之成長。如此則合金層8更穩定，因此可將兩側之電極端子4、5間之接合維持在更穩定狀態，可進而縮小兩側之電極端子4、5間之連接電阻之變化幅度。
如上，根據本實施形態1，半導體晶片之電極端子與電路基板之電極端子藉由微細焊料接合體而電性及機械接合之安裝構造中，即使電極端子間間距狹小化，亦可確保高連接可靠性。
(實施形態2)
接著，針對實施形態2說明與上述實施形態1不同之處。與實施形態1重複之說明適當省略。本實施形態2在電路2之電極端子5上取代突起狀電極7設有面狀電極之處與實施形態1不同。
圖7係用以說明本實施形態2之安裝構造之放大剖面圖。本實施形態2中，與實施形態1相同，選擇Al作為半導體晶片1之電極端子4及電路基板2之電極端子5之各個材料，針對半導體晶片1上之突起狀電極6之主成份為Ni，焊料9之主成份為Sn，合金層8以Ni3Sn4等Ni-Sn合金構成之情形進行說明。
再者，本實施形態2中，半導體晶片1之外形係4 mm×4 mm之矩形狀，半導體晶片1之厚度為0.2 mm。電路基板2之外形係8 mm×8 mm之矩形狀，電路基板2之厚度為0.5 mm。半導體晶片1之電極端子4與電路基板2之電極端子5都係直徑25 μm之圓形狀，以50 μm之電極端子間間距棋盤狀等間隔擴展配置。半導體晶片1之電極端子4與電路基板2之電極端子5之各個自絕緣膜露出之面都係直徑15 μm之圓形狀。電極端子4及5之各個厚度為1.0 μm。
如圖7所示，本實施形態2中，於電路基板2之電極端子5上，作為面狀電極之一例，形成有平視時之形狀為圓形狀且以Ni為主成份之障壁金屬電極10，半導體晶片1之電極端子4與電路基板2之電極端子5藉由設於半導體晶片1之電極端子4上，周部具有曲率形狀之一例、即使球形之一部分成扁平形狀之突起狀電極6，與設於電路基板2之電極端 子5上之障壁金屬電極10、合金層8、突起狀電極6、較障壁金屬電極10及合金層8低彈性模數之金屬之一例焊料9電性及機械連接。因此連接半導體晶片1之電極端子4與電路基板2之電極端子5之接合部包含突起狀電極6、障壁金屬電極10、合金層8、焊料9。
詳細而言，如圖7所示，於設於半導體晶片1之電極端子4上之突起狀電極6與設於電路基板2之電極端子5上之障壁金屬電極10之各個表面形成有合金層8，突起狀電極6與障壁金屬電極10之各個表面經由合金層8與焊料9接合。又，自半導體晶片上1之突起狀電極6成長之合金層8與自電路基板2之障壁金屬電極10成長之合金層8電性及機械連接，如此，介於半導體晶片1上之突起狀電極6與電路基板2之障壁金屬電極10間連接兩者之合金層8亦與包圍該合金層8周圍之焊料9接合。
本實施形態2中，合金層8之厚度最薄部分為0.1 μm，最厚部分即連接半導體晶片1上之突起狀電極6與電路基板2之障壁金屬電極10之部分為6.0 μm。藉此，本實施形態2中，合金層8之厚度變成0.1~6.0 μm範圍內。
圖8係用以說明本實施形態2之安裝構造之放大橫剖面圖。詳細而言，圖8係表示沿著圖7所示之D-D線，於位於半導體晶片1上之突起狀電極6與電路基板2之障壁金屬電極10間之平面切斷接合部之剖面。
如圖8所示，自突起狀電極6與障壁金屬電極10分別成長之合金層8連接之位置上，焊料9中配置多數個合金層8。 如此，接合部包含以較合金層8低彈性模數之金屬之一例焊料9包圍合金層8之剖面構造。
接著，針對本實施形態2之安裝構造之製造方法進行說明。圖9係表示本實施形態2之安裝構造之製造方法之流程圖，圖10A~圖10G分別係用以說明本實施形態2之安裝構造之製造方法之分步驟剖面圖。
如圖10A及圖10B所示，與上述實施形態1相同，周部具有曲率形狀之一例、使球形之一部分成扁平形狀之突起狀電極6藉由無電解鍍敷法形成於半導體晶片1之電極端子4上(圖9之步驟a1)。本實施形態2中，突起狀電極6之高度為10 μm，突起狀電極6底部之徑為30 μm。
另一方面，如圖10C及圖10D所示，於電路基板2之電極端子5上形成障壁金屬電極10(圖9之步驟b11)。具體而言，於電路基板2之電極端子5上首先利用噴鍍法形成例如含Ti(鈦)/W(鎢)/Cu之薄片層11。其後利用電解鍍敷法，形成例如含Ni之障壁金屬層。接著，利用光微影去除不需要之薄片層11及不需要之障壁金屬層。藉此形成障壁金屬電極10。本實施形態2中，障壁金屬電極10之直徑為25 μm，障壁金屬電極10之厚度為2.0~5.0 μm。
接著如圖10E所示，於障壁金屬電極10上供給焊料9(圖9之步驟b12)。具體而言，於配置電路基板2之電極端子5之面上形成10~15 μm膜厚之抗蝕膜12，於該抗蝕膜12上形成使障壁金屬電極10露出之開口部。其後，電路基板2浸漬於焊料鍍敷液中，藉此對抗蝕膜12之開口部內供給焊料 9。
接著，剝離抗蝕膜12後，電路基板2以回流爐加熱，藉由升溫之焊料熔點以上而焊料9熔融(圖9之步驟b13)。其結果如圖10F所示，障壁金屬電極10上之焊料9變成成球形之一部分之形狀。即於障壁金屬電極10上形成焊料凸塊。此時，焊料9熔融之過程中，障壁金屬電極10含有之Ni原子擴散於焊料中，於障壁金屬電極10與焊料9之界面形成多數個例如含Ni3Sn4等Ni-Sn合金之貝殼形狀之合金層8。本實施形態2中，焊料凸塊之高度為10~15 μm，焊料凸塊之最大徑為30 μm。
再者，熔融焊料9之過程中，為去除焊料表面之氧化皮膜，亦可使用助焊劑。具體而言，於電路基板2上塗佈助焊劑後，例如以N2回流爐等使電路基板2在N2等非活性氛圍下升溫至焊料熔點以上，藉此使焊料9熔融即可。使用助焊劑之情形時，形成焊料凸塊後，例如使用異丙醇(IPA)或乙醇、乙二醇、界面活性劑等洗淨液洗淨助焊劑。或不僅使用助焊劑，亦可使用還原回流爐，例如在甲酸或氫等還原氛圍下加熱電路基板2。
接著，如圖10G所示，半導體晶片1之電極端子4與電路基板2之電極端子5對位後，於N2等惰性氣體氛圍下加熱半導體晶片1及電路基板2，且半導體晶片1向電路基板2加壓，半導體晶片1搭載於電路基板2上(圖9之步驟c11)。
具體而言，首先焊料9升溫至焊料熔點以上之溫度(例如220~260℃)並熔融。此時，合金層8在電路基板2之障壁金 屬電極10之表面開始成長。接著，焊料9保持熔融之狀態下，半導體晶片1向電路基板2加壓。此時，於熔融焊料9與半導體晶片1上之突起狀電極6間開始擴散反應，於突起狀電極6與焊料9之界面上形成多數個貝殼形狀之合金層8。
其後，半導體晶片1向電路基板2加壓之狀態下保持一定時間。接著，半導體晶片1及電路基板2冷卻，降溫至焊料凝固點以下。藉此，焊料9凝固，形成焊料接合部。即，形成接合半導體晶片1之電極端子4與電路基板2之電極端子5之接合部。其後，半導體晶片1及電路基板2進而冷卻，降溫至常溫。藉此獲得安裝構造。
以上之半導體晶片安裝步驟(圖9之步驟c11)中，焊料熔融中電路基板2之障壁金屬電極10及半導體晶片1上之突起狀電極6中分別含有之Ni原子之擴散進展，合金層8在障壁金屬電極10與突起狀電極6兩側成長。本實施形態2中，障壁金屬電極10與突起狀電極6兩側之合金層8分別成長，互相連接，半導體晶片1向電路基板2加壓之狀態下保持直至其兩側之合金層8連接之部分以焊料9包圍為止。
如此，本實施形態2之安裝構造之製造方法包括如下步驟：用以使將設於電極端子4上且為周部具有曲率之形狀之突起狀電極6，與設於電極端子5上之面狀電極之一例障壁金屬電極10接合之焊料9熔融，使含構成突起狀電極6之金屬(鎳)與構成焊料9之金屬(錫)之合金層8，及含構成障壁金屬電極10之金屬(鎳)與構成焊料9之金屬(錫)之合金層 8成長；以及將焊料9冷卻，以較合金層8低彈性模數之焊料9形成具有包圍合金層8之剖面構造之連接電極端子4與電極端子5之接合部。
根據本實施形態2，於電路基板2之電極端子5上取代突起狀電極7設有面狀電極。因此，獲得連接半導體晶片1之電極端子4與電路基板2之電極端子5之接合部之焊料含有率，即Sn之含有率較上述實施形態1增加之安裝構造，因此可使接合部之彈性模數較上述實施形態1低。因此半導體晶片1之電極端子4正下之脆弱低介電係數絕緣層3即使係較Ultra low-k層脆弱之extremely low-k(超低介電係數)層，由於可謀求低介電係數絕緣層3之剝離及龜裂(破裂)，因此亦可獲得可確保更高連接可靠性之安裝構造。
(實施形態3)
接著，針對實施形態3說明與上述實施形態1不同之處，與實施形態1重複之說明適當省略。本實施形態3在電路基板2之電極端子5上取代突起狀電極7設有以較半導體晶片1之突起狀電極6低彈性模數之金屬構成之柱狀電極之處與實施形態1不同。
圖11係用以說明本實施形態3之安裝構造之放大剖面圖。本實施形態3中，與實施形態1相同，選擇Al作為半導體晶片1之電極端子4及電路基板2之電極端子5之各個材料，針對半導體晶片1上之突起狀電極6之主成份為Ni，焊料9之主成份為Sn之情形進行說明。
再者，本實施形態3中，半導體晶片1之外形為4 mm×4 mm之矩形狀，半導體晶片1之厚度為0.2 mm。電路基板2之外形為8 mm×8 mm之矩形狀，電路基板2之厚度為0.5 mm。半導體晶片1之電極端子4與電路基板2之電極端子5都係直徑20 μm之圓形狀，以40 μm之電極端子間間距棋盤狀等間隔擴展配置。半導體晶片1之電極端子4與電路基板2之電極端子5之各個自絕緣膜露出之面都係直徑10 μm之圓形狀。電極端子4及5之各個厚度為1.0~2.0 μm。
如圖11所示，本實施形態3中，於電路基板2之電極端子5上，作為柱狀電極之一例，形成有以Cu為主成份之圓柱狀電極13，半導體晶片1之電極端子4與電路基板2之電極端子5藉由設於半導體晶片1之電極端子4上之周部具有曲率形狀之一例且球形之一部分成扁平形狀之突起狀電極6，與設於電路基板2之電極端子5上之圓柱狀電極13、第1~第3合金層14~16、較突起狀電極6、圓柱狀電極13及合金層14~16低彈性模數之金屬之一例的焊料9電性及機械連接。因此連接半導體晶片1之電極端子4與電路基板2之電極端子5之接合部包含突起狀電極6、圓柱狀電極13、第1~第3合金層14~16、及焊料9。
詳細而言，如圖11所示，於設於半導體晶片1之電極端子4上之突起狀電極6表面形成有第1合金層14，於設於電路基板2之電極端子5上之圓柱狀電極13之頂上面形成有第2合金層15。第1合金層14與第2合金層15經由焊料9及第3合金層16電性及機械連接。介於半導體晶片1上之突起狀電極6與電路基板2上之圓柱狀電極13間之第3合金層16亦 與包圍該第3合金層16周圍之焊料9接合。本實施形態3中，第1合金層14以厚度成1~5 μm之方式成長。又，第2合金層15與第3合金層16以厚度成2~10 μm之方式成長。
自半導體晶片1上之突起狀電極6成長之第1合金層14包含Ni3Sn4、Ni3Sn2、Ni3Sn、Ni3SnP等。本實施形態3中，針對第1合金層14以Ni3Sn4等Ni-Sn合金構成之情形進行說明。以下將第1合金層14稱作Ni-Sn(鎳錫)合金層14。又，本實施形態3中，自電路基板2上之圓柱狀電極13成長之第2合金層15例如以Cu3Sn、Cu6Sn5等Sn-Cu合金構成，針對在第1合金層14與第2合金層15之界面成長之第3合金層16以(Cu、Ni)6Sn5、(Ni、Cu)3Sn2等Ni-Sn-Cu合金構成之情形進行說明。以下將第2合金層15稱作Sn-Cu(錫銅)合金層15，將第3合金層16稱作Ni-Sn-Cu(鎳錫銅)合金層16。
再者，雖未圖示，但與上述實施形態1及2相同，Ni-Sn合金層14、Sn-Cu合金層15及Ni-Sn-Cu合金層16分別多數個配置於焊料9中，連接半導體晶片1之電極端子4與電路基板2之電極端子5之接合部包含以較Ni-Sn合金層14、Sn-Cu合金層15及Ni-Sn-Cu合金層16低彈性模數之金屬之一例的焊料9，分別包圍Ni-Sn合金層14、Sn-Cu合金層15及Ni-Sn-Cu合金層16之剖面構造。
接著針對本實施形態3之安裝構造之製造方法進行說明。圖12係表示本實施形態3之安裝構造之製造方法之流程圖，圖13A~圖13G分別係用以說明本實施形態3之安裝構造之製造方法之分步驟剖面圖。
如圖13A~圖13D所示，與上述實施形態1相同，首先藉由無電解鍍敷法於半導體晶片1之電極端子4上形成周部具有曲率形狀之一例，即使球形之一部分成扁平形狀之突起狀電極6(圖12之步驟a1)。接著，對該突起狀電極6上供給焊料粉9a(圖12之步驟a2)。其後加熱半導體晶片1，藉由升溫至焊料熔點以上而焊料粉9a熔融(圖12之步驟a3)。其結果，焊料9以圓頂狀預塗於突起狀電極6上。如此對半導體晶片1進行與實施形態1說明之處理相同處理之過程中，於突起狀電極6與焊料9之界面形成並成長多數個貝殼形狀之Ni-Sn合金層14。本實施形態3中，突起狀電極6之高度為10 μm，突起狀電極6底部之徑為30 μm。
另一方面，如圖13E及圖13F所示，於電路基板2之電極端子5上，藉由噴濺法、電解鍍敷法及光微影法，形成頂上面以焊料9覆蓋之圓柱狀電極13(圖12之步驟b21)。具體而言，於電路基板2之電極端子5上首先利用噴鍍法形成例如含Ti/W/Cu之薄片層17。接著利用電解鍍敷法於薄片層17上堆積Cu。其後進而利用電解鍍敷法於Cu上堆積焊料。接著利用光微影法去除不需要之薄片層17、Cu及焊料。藉此，形成頂上面以焊料9覆蓋之圓柱狀電極13。本實施形態3中，圓柱狀電極13之高度為10~15 μm，圓柱狀電極之直徑為18~22 μm。
接著，如圖13G所示，半導體晶片1之電極端子4與電路基板2之電極端子5對位後，加熱半導體晶片1及電路基板2，且半導體晶片1向電路基板2加壓，半導體晶片1搭載於 電路基板2上(圖12之步驟c21)。
具體而言，首先在N2等惰性氣體氛圍下加熱半導體晶片1及電路基板2，設於兩者之焊料9升溫至焊料熔點以上之溫度(例如220~260℃)。藉此焊料9熔融。此時，Ni-Sn合金層14在半導體晶片1上之突起狀電極6表面開始成長。
接著，半導體晶片1上之焊料9與電路基板2上之焊料9保持同時熔融之狀態下，半導體晶片1向電路基板2加壓。藉此，半導體晶片1上之熔融焊料9與電路基板2之熔融焊料9混合，且半導體晶片1上之突起狀電極6含有之Ni原子之擴散進展，突起狀電極6上之Ni-Sn合金層14成長。另一方面，電路基板2上之圓柱狀電極13含有之Cu原子向熔融之焊料中擴散，於圓柱狀電極13與焊料9之界面形成多數個貝殼形狀之Sn-Cu合金層15。
接著，半導體晶片1及電路基板2冷卻，降溫至焊料凝固點以下。藉此焊料9凝固。其後，半導體晶片1及電路基板2進而冷卻，降溫至常溫。藉此獲得安裝構造。
本實施形態3中，其後不對半導體晶片1與電路基板2給於荷重之安裝構造例如利用N2回流爐、還原回流爐等加熱機構加熱。藉此，安裝構造再次升溫至焊料熔點以上，保持焊料熔點以上之溫度維持一定時間。該過程中，Sn-Cu合金層15自圓柱狀電極13成長，另一方面，突起狀電極6上之Ni-Sn合金層14進而成長。然後，Sn-Cu合金層15到達Ni-Sn合金層14，於Ni-Sn合金層14與Sn-Cu合金層15之界面上形成Ni-Sn-Cu合金層16。
本實施形態3中，自突起狀電極6成長之Ni-Sn合金層14與自圓柱狀電極13成長之Sn-Cu合金層15相連，Ni-Sn-Cu合金層16自兩側之合金層14、15之界面成長，藉由較Ni-Sn合金層14、Sn-Cu合金層15及Ni-Sn-Cu合金層16低彈性模數之金屬之一例焊料9，安裝構造維持在焊料熔點以上之溫度，直至包圍Ni-Sn合金層14、Sn-Cu合金層15及Ni-Sn-Cu合金層16為止。較佳為突起狀電極6表面之一部分與柱狀電極13表面之一部分使Ni-Sn-Cu合金層16成長，直至僅經由Ni-Sn-Cu合金層16電性及機械連接為止。
其後，冷卻安裝構造直至降溫至焊料凝固點以下。藉此焊料9凝固，形成圖13G所示之接合部。其後，安裝構造進而冷卻，降溫至常溫。藉此獲得期望之安裝構造。
如此，獲得半導體晶片1安裝於電路基板2之安裝構造後，藉由再次加熱該安裝構造，根據使接合部內之合金層14、15及16成長之製程，利用例如N2回流爐、還原回流爐等加熱機構將降溫至常溫之複數個安裝構造一同加熱，可使各安裝構造之接合部內之合金層14、15及16一同成長，因此可謀求生產性之提高。但將半導體晶片1安裝於電路基板2時，藉由使加熱繼續亦可使合金層14、15及16成長。
如上，本實施形態3之安裝構造之製造方法包括如下步驟：使用以將設於電極端子4上且為周部具有曲率之形狀之突起狀電極6，與設於5電極端子上之柱狀電極之一例圓柱狀電極13接合之焊料9熔融，使含構成突起狀電極6之金 屬(鎳)與構成焊料9之金屬(錫)之Ni-Sn合金層14、含構成圓柱狀電極13之金屬(銅)與構成焊料9之金屬(錫)之Sn-Cu合金層15、及含構成突起狀電極6之金屬(鎳)與構成焊料9之金屬(錫)與構成圓柱狀電極13之金屬(銅)之Ni-Sn-Cu合金層16成長；以及將焊料9冷卻，以較Ni-Sn合金層14、Sn-Cu合金層15及Ni-Sn-Cu合金層16低彈性模數之焊料9，形成具有包圍Ni-Sn合金層14、Sn-Cu合金層15及Ni-Sn-Cu合金層16之剖面構造之接合電極端子4與電極端子5之接合部。再者，構成圓柱狀電極13之金屬(銅)較構成突起狀電極6之金屬(鎳)彈性模數低，因此接合部之合金層中，較構成突起狀電極6之金屬(鎳)低彈性模數之金屬之含有率亦較實施形態1增加。
根據本實施形態3，圓柱狀電極13以較構成突起狀電極6之金屬(Ni)低彈性模數之金屬(Cu)構成，因此較Ni低彈性模數之Cu含於合金層中。因此半導體晶片1之電極端子4正下之脆弱低介電係數絕緣層3即使係較Ultra low-k層脆弱之extremely low-k層，亦可謀求低介電係數絕緣層3之剝離及龜裂(破裂)之防止，可獲得可確保更高連接可靠性之安裝構造。
(實施形態4)
接著，針對實施形態4說明與上述實施形態1不同之處，與實施形態1重複之說明適當省略。本實施形態4中，於配置於半導體晶片1外周部之至少1個接合部之焊料比率成為最大之剖面位置上之焊料9之比率高於配置於半導體晶片1 中央部之至少1個接合部之焊料比率成為最大之剖面位置上之焊料9之比率之處，與上述實施形態1不同。所謂焊料比率成為最大之剖面位置，係接合部內之焊料9之比率成最高之剖面位置。
圖14A係用以說明實施形態4之安裝構造之剖面圖。本實施形態4中，半導體晶片1具有矩形狀外形。又，如圖14A所示，本實施形態4中，半導體晶片1較實施形態1薄，且較實施形態1彎曲，半導體晶片1上之突起狀電極6與電路基板2上之突起狀電極7間之距離隨著自半導體晶片1之中央部靠近半導體晶片1之角部分而增加。
圖14B係表示沿著圖14A所示之E-E線，於焊料比率成為最大之剖面位置將具有矩形狀外形之配置於半導體晶片1角部分之接合部切斷之剖面。圖14C係表示沿著圖14A所示之F-F線，於焊料比率成為最大之剖面位置將具有矩形狀外形之配置於半導體晶片1中央部之接合部切斷之剖面。
本實施形態4之安裝構造中，如由圖14B及圖14C明瞭，配置於半導體晶片1角部分之接合部之焊料比率成為最大之剖面位置上之焊料9之比率高於配置於半導體晶片1中央部之接合部之焊料比率成為最大之剖面位置上之焊料9之比率。
本實施形態4中，半導體晶片1之外形為4 mm×4 mm之矩形狀，半導體晶片1之厚度為0.05 mm。電路基板2之外形為8 mm×8 mm之矩形狀，電路基板2之厚度為0.5 mm。半 導體晶片1之電極端子4與電路基板2之電極端子5都係直徑25 μm之圓形狀，以50 μm之電極端子間間距棋盤狀等間隔擴展配置。半導體晶片1之電極端子4與電路基板2之電極端子5之各個自絕緣膜露出之面都係直徑15 μm之圓形狀。電極端子4及5之各個厚度為1.0 μm。
接著，針對本實施形態4之安裝構造之製造方法進行說明。本實施形態4之安裝構造之製造方法中，與上述實施形態1相同，於半導體晶片1上形成突起狀電極6，於該突起狀電極6上以圓頂狀預塗焊料9。另一方面與實施形態1相同，於電路基板2上形成突起狀電極7，於該突起狀電極7上以圓頂狀預塗焊料9。
其後，首先在N2等惰性氣體氛圍下加熱半導體晶片1及電路基板2，設於兩者之焊料9升溫至焊料熔點以上之溫度(例如220~260℃)。接著半導體晶片1上之焊料9與電路基板2上之焊料9一同保持熔融之狀態下，半導體晶片1向電路基板2加壓。藉此，半導體晶片1上之熔融焊料9與電路基板2上之熔融焊料9混合。
接著，本實施形態4中，停止加壓動作，半導體晶片1與電路基板2互相按壓之壓力泄壓。藉此，半導體晶片1較實施形態1彎曲。即，配置於半導體晶片1外周部(至少角部)之接合部較配置於半導體晶片1中央部之接合部高。再者，配置於半導體晶片1外周部(至少角部分)之接合部之高度較實施形態1高，配置於半導體晶片1外周部(至少角部分)之接合部之高度與配置於半導體晶片1中央部之接合部 之高度差大於實施形態1。藉此，配置於半導體晶片1外周部(至少角部分)之接合部所含之焊料9較實施形態1拉伸。因此，配置於半導體晶片1外周部(至少角部分)之接合部之剖面積較配置於半導體晶片1中央部之接合部之剖面積小。其結果，配置於半導體晶片1外周部(至少角部分)之接合部之焊料比率成為最大之剖面位置上之焊料9之比率高於配置於半導體晶片1中央部之接合部之焊料比率成為最大之位置上之焊錫焊料9之比率。
接著，冷卻半導體晶片1及電路基板2，直至降溫至凝固點以下。藉此，混合之焊料9凝固，形成焊料接合部。即，形成將半導體晶片1之電極端子4與電路基板2之電極端子5接合之接合部。其後，進而冷卻半導體晶片1及電路基板2，降溫至常溫。藉此獲得安裝構造。
如此，本實施形態4之安裝構造之製造方法中，使焊料9熔融之步驟中，以配置於半導體晶片1外周部之至少1個接合部之焊料比率成為最大之剖面位置上之焊料9之比率高於配置於半導體晶片1中央部之至少1個接合部之焊料比率成為最大之剖面位置上之焊料9之比率之方式，半導體晶片1與電路基板2互相按壓之壓力減壓。
根據本實施形態4，配置於半導體晶片1外周部(至少角部分)之接合部之彈性模數低之Sn之含有率高於實施形態1，因此半導體晶片1之外周部(至少角部分)上，半導體晶片1之電極端子4所受拉伸應力較實施形態1緩和。因此，起因於熱膨脹或震動，於作用於半導體晶片1之電極端子4 正下層之拉伸應力變最大之半導體晶片1之角部分，進而抑制配置於該半導體晶片1之角部分之電極端子4正下之脆弱低介電係數絕緣層3之剝離及龜裂(破裂)。
再者，藉由對實施形態2說明之安裝構造應用本實施形態4說明之製造方法，可使配置於半導體晶片1之外周部(半導體晶片1之外形為矩形狀之情形時，至少半導體晶片1之角部分)之接合部之焊料比率成為最大之剖面位置上之焊料9之比率高於實施形態2。同樣，藉由對實施形態3說明之安裝構造應用本實施形態4說明之製造方法，可使配置於半導體晶片1外周部(半導體晶片1之外形為矩形狀之情形時，至少半導體晶片1之角部分)之接合部之焊料比率成為最大之剖面位置上之焊料9之比率高於實施形態3。
(實施形態5)
接著，針對實施形態5說明與上述實施形態1不同之處，與實施形態1重複之說明適當省略。本實施形態5中，每單位時間流動電流之電流值大於其他接合部之接合部之焊料9之含有率小於其他接合部之處與上述實施形態1不同。因此，實際使用含本實施形態5之安裝構造之半導體裝置時大電流流動之合金層8較實施形態1成長穩定。
圖15A係用以說明本實施形態5之安裝構造之平面圖。如圖15A所示，於配置有電路基板2之電極端子5之面的配置有電極端子5之區域周圍，配置有電性連接於電源等之大電流通電用墊18、19。大電流通電用墊18、19在電路基板2之電極端子5中經由佈線電性連接於特定之電極端子5a、 5b。本實施形態5中，大電流通電用墊18、19分別電性連接於與外形矩形狀之半導體晶片1之電極端子4中配置於半導體晶片1之角部分之2個電極端子4分別對向之電極端子5a、5b上。
圖15B係表示在位於半導體晶片1上之突起狀電極6與電路基板2上之突起狀電極7間之平面上，將電性連接於大電流通電用墊18之電極端子5a上之接合部切斷之剖面。又，圖15C係表示在位於半導體晶片1上之突起狀電極6與電路基板2上之突起狀電極7間之平面上，將配置於電性連接於大電流通電用墊18之電極端子5a附近，且不電性連接於大電流通電用墊18、19之電極端子5c上之接合部切斷之剖面。即，電極端子5c亦與外形矩形狀之半導體晶片1之電極端子4中配置於半導體晶片1之角部分之電極端子4對向。但電極端子5c中不流動大電流。
如圖15B及圖15C所示，即使係配置於附近位置之電極端子5a、5c，電性連接於大電流通電用墊18之電極端子5a上之接合部內之合金層8之剖面積亦大於未電性連接於大電流通電用墊18、19之電極端子5c上之接合部內之合金層8之剖面積。即，電性連接於大電流通電用墊18之電極端子5a上之接合部內之合金層8較未電性連接於大電流通電用墊18、19之電極端子5c上之接合部內之合金層8成長穩定。
接著，針對本實施形態5之安裝構造之製造方法進行說明。本實施形態5之製造方法將半導體晶片1安裝於電路基 板2上之步驟後，具備僅在實際使用含本實施形態5之安裝構造之半導體裝置時大電流流動之接合部流動大電流，使該大電流流動之接合部內之合金層8進而成長之步驟之處，與上述實施形態1不同。詳細而言，本實施形態5之製造方法將半導體晶片1安裝於電路基板2上之步驟後，具備僅將大電流通電用墊18、19通電，促進電路基板2之電極端子5a、5b上之接合部內之合金層內8成長之步驟。
根據本實施形態5，實際使用半導體裝置時，抑制電路基板2之電極端子5a、5b上之突起狀電極6及7含有之Ni原子，及電路基板2之電極端子5a、5b上之焊料9含有之Sn原子之因電遷移現象之移動，抑制合金層8之成長。即，實際使用半導體裝置時大電流流動之電極端子5a、5b上之合金層8穩定。因此獲得可確保更穩定之連接可靠性之安裝構造。
再者，若對其他實施形態2至4說明之安裝構造應用本實施形態5說明之製造方法，則可使實際使用半導體裝置時大電流流動之接合部內之合金層成長穩定。
[產業上之可利用性]
本發明尤其在電極端子小間距化進展之半導體晶片，或將具有含低介電係數材料之層間絕緣膜之半導體晶片等安裝於電路基板之安裝領域中有用。
1‧‧‧電子零件
2‧‧‧基板
3‧‧‧介電係數絕緣層
4‧‧‧電極端子
5‧‧‧電極端子
5a‧‧‧電極端子
5b‧‧‧電極端子
5c‧‧‧電極端子
6‧‧‧凸塊
7‧‧‧突起狀電極
8‧‧‧合金
9‧‧‧金屬
9a‧‧‧焊料粉
10‧‧‧障壁金屬電極
11‧‧‧薄片層
12‧‧‧抗蝕膜
13‧‧‧圓柱狀電極
14‧‧‧合金層
15‧‧‧合金層
16‧‧‧合金層
17‧‧‧薄片層
18‧‧‧大電流通電用墊
19‧‧‧大電流通電用墊
101‧‧‧半導體晶片
102‧‧‧突起狀電極
102a‧‧‧下層電極
102b‧‧‧上層電極
102b'‧‧‧熔融焊料
103‧‧‧電路基板
104‧‧‧電極端子
圖1係用以說明實施形態1之安裝構造之剖面圖。
圖2係用以說明實施形態1之安裝構造之橫剖面圖。
圖3係用以說明實施形態1之安裝構造之放大剖面圖。
圖4A係用以說明實施形態1之安裝構造之放大橫剖面圖。
圖4B係用以說明實施形態1之安裝構造之放大橫剖面圖。
圖5係表示實施形態1之安裝構造之製造方法之流程圖。
圖6A係用以說明實施形態1之安裝構造之製造方法之分步驟剖面圖。
圖6B係用以說明實施形態1之安裝構造之製造方法之分步驟剖面圖。
圖6C係用以說明實施形態1之安裝構造之製造方法之分步驟剖面圖。
圖6D係用以說明實施形態1之安裝構造之製造方法之分步驟剖面圖。
圖6E係用以說明實施形態1之安裝構造之製造方法之分步驟剖面圖。
圖6F係用以說明實施形態1之安裝構造之製造方法之分步驟剖面圖。
圖6G係用以說明實施形態1之安裝構造之製造方法之分步驟剖面圖。
圖6H係用以說明實施形態1之安裝構造之製造方法之分步驟剖面圖。
圖6I係用以說明實施形態1之安裝構造之製造方法之分步驟剖面圖。
圖7係用以說明實施形態2之安裝構造之放大剖面圖。
圖8係用以說明實施形態2之安裝構造之放大橫剖面圖。
圖9係表示實施形態2之安裝構造之製造方法之流程圖。
圖10A係用以說明實施形態2之安裝構造之製造方法之分步驟剖面圖。
圖10B係用以說明實施形態2之安裝構造之製造方法之分步驟剖面圖。
圖10C係用以說明實施形態2之安裝構造之製造方法之分步驟剖面圖。
圖10D係用以說明實施形態2之安裝構造之製造方法之分步驟剖面圖。
圖10E係用以說明實施形態2之安裝構造之製造方法之分步驟剖面圖。
圖10F係用以說明實施形態2之安裝構造之製造方法之分步驟剖面圖。
圖10G係用以說明實施形態2之安裝構造之製造方法之分步驟剖面圖。
圖11係用以說明實施形態3之安裝構造之放大剖面圖。
圖12係表示實施形態3之安裝構造之製造方法之流程圖。
圖13A係用以說明實施形態3之安裝構造之製造方法之分步驟剖面圖。
圖13B係用以說明實施形態3之安裝構造之製造方法之分步驟剖面圖。
圖13C係用以說明實施形態3之安裝構造之製造方法之分步驟剖面圖。
圖13D係用以說明實施形態3之安裝構造之製造方法之分步驟剖面圖。
圖13E係用以說明實施形態3之安裝構造之製造方法之分步驟剖面圖。
圖13F係用以說明實施形態3之安裝構造之製造方法之分步驟剖面圖。
圖13G係用以說明實施形態3之安裝構造之製造方法之分步驟剖面圖。
圖14A係用以說明實施形態4之安裝構造之剖面圖。
圖14B係用以說明實施形態4之安裝構造之放大橫剖面圖。
圖14C係用以說明實施形態4之安裝構造之放大橫剖面圖。
圖15A係用以說明實施形態5之安裝構造之平面圖。
圖15B係用以說明實施形態5之安裝構造之放大橫剖面圖。
圖15C係用以說明實施形態5之安裝構造之放大橫剖面圖。
圖16係用以說明先前之安裝構造之剖面圖。
1‧‧‧電子零件
2‧‧‧基板
3‧‧‧介電係數絕緣層
4‧‧‧電極端子
5‧‧‧電極端子
6‧‧‧凸塊
7‧‧‧突起狀電極
8‧‧‧合金
9‧‧‧金屬

Claims (29)

  1. 一種安裝構造，其包括：電子零件，其具有複數個第1電極端子；基板，其具有複數個第2電極端子；及接合部，其包含合金與較上述合金低彈性模數之金屬，具有上述合金由上述低彈性模數之金屬包圍之剖面構造，且將上述第1電極端子與上述第2電極端子連接。
  2. 如請求項1之安裝構造，其中至少1個上述接合部具有自上述第1電極端子側成長之合金與自上述第2電極端子側成長之合金連接而成之部分，且該連接部分之合金係由上述低彈性模數之金屬包圍。
  3. 如請求項1或2之安裝構造，其中配置於上述電子零件外周部之至少1個上述接合部內之、上述低彈性模數之金屬之比率成為最大之剖面中的上述低彈性模數之金屬之比率，高於配置於上述電子零件中央部之至少1個上述接合部內之、上述低彈性模數之金屬之比率成為最大之剖面中的上述低彈性模數之金屬之比率。
  4. 如請求項1或2之安裝構造，其中上述接合部包含第1接合部與第2接合部，每單位時間流動於上述第1接合部之電流之電流值大於每單位時間流動於上述第2接合部之電流之電流值的情形時，上述第1接合部之上述低彈性模數之金屬之含有率小於上述第2接合部之上述低彈性模數之金屬之含有率。
  5. 如請求項1或2之安裝構造，其中上述接合部包含第1突起狀電極，該第1突起狀電極係設於上述電子零件之上述第1電極端子上，且為周部具有曲率之形狀。
  6. 如請求項5之安裝構造，其中上述接合部進而包含第2突起狀電極，該第2突起狀電極係設於上述基板之上述第2電極端子上，且為周部具有曲率之形狀。
  7. 如請求項6之安裝構造，其中上述低彈性模數之金屬係焊料。
  8. 如請求項5之安裝構造，其中上述接合部進而包含設於上述基板之上述第2電極端子上之面狀電極。
  9. 如請求項8之安裝構造，其中上述低彈性模數之金屬係焊料。
  10. 如請求項5之安裝構造，其中上述接合部進而包含設於上述基板之上述第2電極端子上之柱狀電極。
  11. 如請求項10之安裝構造，其中上述低彈性模數之金屬係焊料。
  12. 如請求項1或2之安裝構造，其中上述合金包含鎳錫合金，上述低彈性模數之金屬包含錫。
  13. 如請求項5之安裝構造，其中上述第1突起狀電極包含鎳，上述合金包含鎳錫合金，上述低彈性模數之金屬包含錫。
  14. 如請求項6之安裝構造，其中上述第1突起狀電極包含鎳，上述第2突起狀電極包含鎳，上述合金包含鎳錫合金，上述低彈性模數之金屬包含錫。
  15. 如請求項8之安裝構造，其中上述第1突起狀電極包含鎳，上述面狀電極包含鎳，上述合金包含鎳錫合金，上述低彈性模數之金屬包含錫。
  16. 如請求項10之安裝構造，其中上述第1突起狀電極包含鎳，上述柱狀電極包含銅，上述合金包含鎳錫合金、錫銅合金及鎳錫銅合金，上述低彈性模數之金屬包含錫。
  17. 如請求項1或2之安裝構造，其中上述合金於其表面具有微小凹凸。
  18. 一種安裝構造之製造方法，其係將具有複數個第1電極端子之電子零件安裝於具有複數個第2電極端子之基板上之安裝構造之製造方法，且其包括如下步驟：令用以將設於上述第1電極端子上且為周部具有曲率之形狀之第1突起狀電極，與設於上述第2電極端子上且為周部具有曲率之形狀之第2突起狀電極接合的焊料熔融，使含構成上述第1突起狀電極之金屬與構成上述焊料之金屬之第1合金，及含構成上述第2突起狀電極之金屬與構成上述焊料之金屬之第2合金成長；以及將上述焊料冷卻，以較上述第1及第2合金低彈性模數之上述焊料，形成具有包圍上述第1及第2合金之剖面構造且將上述第1電極端子與上述第2電極端子連接之接合部。
  19. 如請求項18之安裝構造之製造方法，其中使上述焊料熔融之步驟中，以上述第1合金與上述第2合金連接之方式，使上述第1合金與上述第2合金成長。
  20. 如請求項18或19之安裝構造之製造方法，其中使上述焊料熔融之步驟中，以配置於上述電子零件外周部之至少1個上述接合部內之、上述焊料之比率成為最大之剖面中的上述焊料比率，高於配置於上述電子零件中央部之至少1個上述接合部內之、上述焊料之比率成為最大之剖面中的上述焊料比率之方式，使上述電子零件與上述基板互相推擠之壓力減壓。
  21. 如請求項18或19之安裝構造之製造方法，其中於使上述焊料冷卻之步驟後，進而具備為使上述第1及第2合金於上述接合部中特定之接合部成長，而將上述特定之接合部通電之步驟。
  22. 一種安裝構造之製造方法，其係將具有複數個第1電極端子之電子零件安裝於具有複數個第2電極端子之基板上之安裝構造之製造方法，且其包括如下步驟：令用以接合設於上述第1電極端子上且為周部具有曲率之形狀之第1突起狀電極，與設於上述第2電極端子上之面狀電極之焊料熔融，使含構成上述第1突起狀電極之金屬與構成上述焊料之金屬之第1合金，及含構成上述面狀電極之金屬與構成上述焊料之金屬之第2合金成長；以及將上述焊料冷卻，以較上述第1及第2合金低彈性模數之上述焊料，形成具有包圍上述第1及第2合金之剖面構造且將上述第1電極端子與上述第2電極端子連接之接合部。
  23. 如請求項22之安裝構造之製造方法，其中使上述焊料熔融之步驟中，係以上述第1合金與上述第2合金連接之方式，使上述第1合金與上述第2合金成長。
  24. 如請求項22或23之安裝構造之製造方法，其中使上述焊料熔融之步驟中，以配置於上述電子零件外周部之至少1個上述接合部內之、上述焊料之比率成為最大之剖面中的上述焊料比率，高於配置於上述電子零件中央部之至少1個上述接合部內之、上述焊料之比率成為最大之剖面中的上述焊料比率之方式，使上述電子零件與上述基板互相推擠之壓力減壓。
  25. 如請求項22或23之安裝構造之製造方法，其中於使上述焊料冷卻之步驟後，進而具備為使上述第1及第2合金於上述接合部中特定之接合部成長，而將上述特定之接合部通電之步驟。
  26. 一種安裝構造之製造方法，其係將具有複數個第1電極端子之電子零件安裝於具有複數個第2電極端子之基板上之安裝構造之製造方法，且其包括如下步驟：令用以接合設於上述第1電極端子上且為周部具有曲率之形狀之突起狀電極，與設於上述第2電極端子上之柱狀電極之焊料熔融，使含構成上述突起狀電極之金屬與構成上述焊料之金屬之第1合金，及含構成上述柱狀電極之金屬與構成上述焊料之金屬之第2合金，及含構成上述突起狀電極之金屬與構成上述焊料之金屬與構成上述柱狀電極之金屬之第3合金成長；以及 將上述焊料冷卻，以較上述第1、第2及第3合金低彈性模數之上述焊料，形成具有包圍上述第1、第2及第3合金之剖面構造且將上述第1電極端子與上述第2電極端子連接之接合部；並且構成上述柱狀電極之金屬較構成上述突起狀電極之金屬為低彈性模數。
  27. 如請求項26之安裝構造之製造方法，其中使上述焊料熔融之步驟中，係以上述第1合金與上述第2合金連接，且自上述第1合金與上述第2合金之界面成長上述第3合金的方式，使上述第1合金、上述第2合金及上述第3合金成長。
  28. 如請求項26或27之安裝構造之製造方法，其中使上述焊料熔融之步驟中，以配置於上述電子零件外周部之至少1個上述接合部內之、上述焊料之比率成為最大之剖面中的上述焊料之比率，高於配置於上述電子零件中央部之至少1個上述接合部內之、上述焊料比率成為最大之剖面中的上述焊料之比率之方式，使上述電子零件與上述基板互相推擠之壓力減壓。
  29. 如請求項26或27之安裝構造之製造方法，其中於使上述焊料冷卻之步驟後，進而具備為使上述第1至第3合金於上述接合部中特定之接合部成長，而將上述特定之接合部通電之步驟。
TW101131907A 2011-09-16 2012-08-31 Installation structure and manufacturing method thereof TWI536521B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011202496 2011-09-16

Publications (2)

Publication Number Publication Date
TW201316469A true TW201316469A (zh) 2013-04-16
TWI536521B TWI536521B (zh) 2016-06-01

Family

ID=47882847

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131907A TWI536521B (zh) 2011-09-16 2012-08-31 Installation structure and manufacturing method thereof

Country Status (6)

Country Link
US (1) US9373595B2 (zh)
JP (1) JP5638144B2 (zh)
KR (1) KR101574911B1 (zh)
CN (1) CN103718280B (zh)
TW (1) TWI536521B (zh)
WO (1) WO2013038594A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6197325B2 (ja) * 2013-03-27 2017-09-20 富士通株式会社 電子装置の製造方法
US20170365569A1 (en) * 2013-12-02 2017-12-21 Smartrac Technology Gmbh Contact Bumps and Methods of Making Contact Bumps on Flexible Electronic Devices
JP2015177113A (ja) * 2014-03-17 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP6094533B2 (ja) * 2014-06-09 2017-03-15 トヨタ自動車株式会社 半導体装置
KR102311677B1 (ko) 2014-08-13 2021-10-12 삼성전자주식회사 반도체소자 및 그 제조방법
JP5944979B1 (ja) * 2014-12-26 2016-07-05 千住金属工業株式会社 はんだ転写シート、はんだバンプ及びはんだ転写シートを用いたはんだプリコート方法
JP7259942B2 (ja) * 2019-03-29 2023-04-18 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
EP3806146A1 (en) 2019-10-11 2021-04-14 Infineon Technologies Austria AG Semiconductor device with a diffusion soldered joint with precipitates of a further intermetallic compound and a corresponding manufacturing method
US11502056B2 (en) * 2020-07-08 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure in semiconductor package and manufacturing method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2709504B2 (ja) 1989-03-10 1998-02-04 新日本製鐵株式会社 半導体素子接続構造
JP3348528B2 (ja) 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JPH10303548A (ja) 1997-04-30 1998-11-13 Matsushita Electric Ind Co Ltd 半導体部品接合方法
JP3700598B2 (ja) * 2001-03-21 2005-09-28 セイコーエプソン株式会社 半導体チップ及び半導体装置、回路基板並びに電子機器
JP2003282617A (ja) 2002-03-25 2003-10-03 Citizen Watch Co Ltd 半導体装置およびその製造方法
JP4104490B2 (ja) 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
TWI278946B (en) * 2004-07-23 2007-04-11 Advanced Semiconductor Eng Structure and formation method for conductive bump
JP4908750B2 (ja) 2004-11-25 2012-04-04 ローム株式会社 半導体装置
US7951700B2 (en) * 2005-04-06 2011-05-31 Panasonic Corporation Flip chip mounting method and bump forming method
KR100902163B1 (ko) * 2007-03-28 2009-06-10 한국과학기술원 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법
KR100876646B1 (ko) * 2007-04-27 2009-01-09 한국과학기술원 취성파괴 방지를 위한 무전해 ＮｉＸＰ로 표면처리된전자부품의 접합 방법
JP5159273B2 (ja) 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
US20090297879A1 (en) * 2008-05-12 2009-12-03 Texas Instruments Incorporated Structure and Method for Reliable Solder Joints
JP5465942B2 (ja) 2009-07-16 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101119839B1 (ko) * 2010-05-23 2012-02-28 주식회사 네패스 범프 구조물 및 그 제조 방법
JP5893528B2 (ja) * 2012-07-27 2016-03-23 新日鉄住金マテリアルズ株式会社 無鉛はんだバンプ接合構造

Also Published As

Publication number Publication date
CN103718280B (zh) 2016-12-21
US9373595B2 (en) 2016-06-21
JPWO2013038594A1 (ja) 2015-03-23
CN103718280A (zh) 2014-04-09
KR101574911B1 (ko) 2015-12-04
JP5638144B2 (ja) 2014-12-10
WO2013038594A1 (ja) 2013-03-21
KR20140043131A (ko) 2014-04-08
US20140217595A1 (en) 2014-08-07
TWI536521B (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
TWI536521B (zh) Installation structure and manufacturing method thereof
JP6667765B2 (ja) 電極接続方法及び電極接続構造
TWI506739B (zh) Method for manufacturing the mounting structure of electronic parts and mounting structure of electronic parts
JP5375708B2 (ja) 半導体装置の製造方法
TWI528476B (zh) Semiconductor device manufacturing method and semiconductor device
TWI394632B (zh) 藉由添加銅以改善焊料互連
US7838954B2 (en) Semiconductor structure with solder bumps
JP2007537588A (ja) 組込方法及びこの方法により製造されたアセンブリ
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP4748317B2 (ja) 端子電極および電子部品
JP2010157693A (ja) 金属バンプを備えた半導体パッケージ基板
US20230126663A1 (en) Layer structure and chip package that includes the layer structure
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
EP1322146A1 (en) Method of electroplating solder bumps on an organic circuit board
JP6154110B2 (ja) 実装基板
JP5140961B2 (ja) 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
JP2013243318A (ja) 電子部品の実装構造体およびその製造方法
JP2010161252A (ja) 半導体装置およびその製造方法
JP2015213103A (ja) 半導体装置およびその実装構造