JPH10107038A - バンプ構造およびバンプ形成方法および半田保持フィルムおよびその製造方法 - Google Patents

バンプ構造およびバンプ形成方法および半田保持フィルムおよびその製造方法

Info

Publication number
JPH10107038A
JPH10107038A JP27901796A JP27901796A JPH10107038A JP H10107038 A JPH10107038 A JP H10107038A JP 27901796 A JP27901796 A JP 27901796A JP 27901796 A JP27901796 A JP 27901796A JP H10107038 A JPH10107038 A JP H10107038A
Authority
JP
Japan
Prior art keywords
solder
hole
film
bump
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27901796A
Other languages
English (en)
Inventor
Yoshihiro Yoshida
芳博 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP27901796A priority Critical patent/JPH10107038A/ja
Publication of JPH10107038A publication Critical patent/JPH10107038A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 微細なバンプ間ピッチに対応させることがで
き、また、バリアー層を形成せずにアスペクト比(長さ
と幅の比)の高いバンプを形成することの可能なバンプ
構造を提供する。 【解決手段】 本発明のバンプ構造は、所定の電極(例
えば、LSIのアルミ電極)10上に、Zn,Sbを含
有する半田1が接合され、該半田1上に導電粒子2が接
合されて構成されている。このような構成では、Zn,
Sbを含有する半田1を用いて導電粒子2をLSIのア
ルミ電極10に接続しているので、バリアー層を形成せ
ずにアスペクト比(長さと幅の比)の高いバンプを形成で
きる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を基板
に実装する際などに用いられるバンプ構造およびバンプ
形成方法および半田保持フィルムおよびその製造方法に
関する。
【0002】
【従来の技術】従来、半導体素子の高密度接続方式とし
て、半田バンプを形成して基板間の接続を行なうフリッ
プチップ実装法が知られている。この半田バンプの形成
方法としては、メッキや蒸着で半田を供給する方法や、
予め球形の半田ボールを用意し、これを電極部(例え
ば、LSIのアルミ電極)に配置する方法がある。
【0003】このような半田バンプを形成する場合、例
えば特開平5−251451号に示されているように、
Pb,Sn,Inを主要元素とする半田にZnやSbを
微量添加することが、LSIのアルミ電極と半田の接合
部分での高温,高湿環境下における局部電池反応を抑制
し、接合強度を向上させるのに有効である。
【0004】
【発明が解決しようとする課題】ところで、近年、LS
Iパッケージの多ピン化に伴い、LSIチップ上に形成
するバンプ構造(バンプ電極)の相互間距離をより小さく
すること(狭ピッチ化)が要求されており、これを実現す
るには、バンプ同士がショートしないこと、すなわちバ
ンプ形成用のワイヤ線径をより小さくすることが重要で
ある。しかしながら、上記従来の形成材料により作製さ
れるワイヤの線径は、30μmが限度であり、このワイ
ヤを用いてバンプを形成した場合、バンプ相互間のピッ
チは、150μmが限界であった。
【0005】また、上記従来の形成材料は急冷凝固法に
より細い合金ワイヤ状に作製することで、ワイヤ先端に
形成したボールをチップ表面の電極上に熱圧着した後、
そのワイヤを引上げればボールがワイヤから自動的に切
り離される、ワイヤボンダを用いたバンプ形成に顕著な
効果を奏するものである。しかしながら、従来の形成材
料によれば、ボール切り離し時におけるワイヤ切断位置
にばらつきが生じて、バンプ高さが一定しない不具合が
あり、これらの不具合は細線になる(線径が小さくなる)
につれて顕著に現れるものであった。
【0006】ワイヤの更なる細線化を図って、バンプ電
極の相互間距離をより小さくする(狭ピッチ化する)た
め、また、ワイヤ細線化に加えて、ボール切り離し時に
おけるワイヤ切断位置のばらつきを抑えてバンプ高さを
一定させ、耐久性及び信頼性の高い半導体装置を製作し
得るため、特開平5−251452号には、半田バンプ
形成材料として、Pb,Sn,Inのいずれか一つの主
要元素に対し、0.001wt%〜1wt%のCu、及
び、0.001wt%〜1wt%のNiを添加せしめた
材料を用い、また、前記の配合組成からなるものを急冷
凝固法により細いワイヤ状に作製する技術が提案されて
いる。
【0007】この技術によれば、Cu,Niの同時添加
によりワイヤの機械的強度向上を図って半田バンプ形成
用のワイヤ細線化に所望の効果を得、従来の形成材料で
は30μmが限界であったワイヤ線径を25μmとし、
バンプの相互間距離(ピッチ)を100μm以下まで下げ
ることが可能になったことが報告されている。
【0008】しかしながら、上述の技術によっては、バ
ンプ間のピッチを100μm以下のピッチにすることが
可能となるものの、実際、100μm以下の任意のピッ
チに対応するのは難しいという問題があった。
【0009】具体的に、半田ボールボンディングの場
合、図10(a)の状態の半田ボールを一度押しつぶし、
図10(b)のような状態にして、これをバンプとして使
用するか、あるいは、図10(b)のような状態にした
後、溶融して図10(c)のような球状バンプとして、こ
れをバンプとして使用するようにしており、いずれの場
合も、一度、図10(b)のような偏平形状の状態を経る
ために、そのプロセスで、バンプ間ピッチが制約され、
バンプ間ピッチを短かくするには限界があった。
【0010】また、例えば特開平6−45740号に
は、ポンチとダイスを用いて半田材料を打ち抜いて形成
した半田片を前記ポンチを用いて第1の基板上の予め塗
布されたフラックス層に接触させることにより前記第1
の基板の電極に前記半田片を配置し、次いで前記半田片
を溶融して球面状のバンプを形成し、その後、前記第1
の基板と第2の基板とを電極間の位置合わせをしながら
重ね合わせ、しかる後に、前記半田片を溶融して前記第
1の基板と第2の基板との電極間を接続するか、あるい
は、ポンチとダイスを用いて半田材料を打ち抜いて形成
した半田片を前記ポンチを用いて第1の基板上の予め形
成されたフラックス層に接触させることにより前記第1
の基板の電極に前記半田片を配置し、次いで前記第1の
基板と第2の基板とを電極間の位置合わせをしながら重
ね合わせ、しかる後に、前記半田片を溶融して前記第1
の基板と第2の基板との電極間を接続する半田接続方法
が示されている。
【0011】しかしながら、この半田接続方法では、加
熱(加圧)により接合するため、LSI電極上にバリアー
層及び半田と合金を形成するための層(フラックス)を形
成する必要がある。すなわち、ZnやSbを含有する半
田を用いても、LSI電極がアルミ電極の場合、加熱
(加圧)だけでは表面酸化膜の除去ができず、電極と半田
の接合はできないという問題があった。
【0012】また、この半田接合方法では、ポンチとダ
イスを用いて打ち抜いて形成された半田片は、図11に
示すような円板形状となり、このような円板形状の半田
片をバンプとして用いる場合、隣接電極とのショートを
避けるため、バンプ間のピッチを短かいものにすること
はできず、微細化に対応できないという問題もあった。
【0013】本発明は、微細なバンプ間ピッチに対応さ
せることができ、また、バリアー層を形成せずにアスペ
クト比(長さと幅の比)の高いバンプを形成することの可
能なバンプ構造およびバンプ形成方法および半田保持フ
ィルムおよびその製造方法を提供することを目的として
いる。
【0014】
【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明は、Zn,Sbを含有する半田
を用いて導電粒子を所定の電極(例えばLSIのアルミ
電極)に接続しているので、バリアー層を形成せずにア
スペクト比の高いバンプを提供できる。すなわち、微細
なバンプ間ピッチに対応させることができ、また、バリ
アー層を形成せずにアスペクト比(長さと幅の比)の高い
バンプを形成することができる。
【0015】また、請求項2記載の発明は、Zn,Sb
を含有する半田が貫通孔内に充填されている所定のフィ
ルムをLSIのアルミ電極上に重ね合せ、加圧,加熱し
ながら超音波を印加し、LSIのアルミ電極上に半田を
接合してバンプを形成するので、アルミ電極に特別な処
理を施さないで、信頼性の高い半田接合が可能となる。
【0016】また、請求項3記載の発明は、前記所定の
フィルムとして、前記LSIの1つのアルミ電極の幅よ
りも小さなピッチで複数の貫通孔が形成されたものを用
い、LSIの1つの電極上には、前記所定のフィルムの
複数の貫通孔内に充填されている半田を接合するので、
LSIの電極上にバンプを形成する際、LSIの電極と
の位置合わせが不要となる。
【0017】また、請求項4記載の発明は、前記LSI
のアルミ電極に接合された半田に、さらに、導電粒子を
付着してバンプを形成するようにしており、あらかじめ
接続用の半田層が形成されているので、用途に合わせ
て、所望の形状,大きさ,材質の導電粒子によるバンプ
を形成できるとともに、アスペクト比の高いバンプを形
成できる。
【0018】また、請求項5記載の発明は、半田保持フ
ィルムは、所定の樹脂フィルムに貫通孔が形成され、該
樹脂フィルムの一方の面には金属層が形成され、前記貫
通孔内には半田が保持されており、この半田保持フィル
ムでは、貫通孔の大きさ,ピッチにより半田量,接続ピ
ッチが規定されるので、これを用いることで、LSI電
極の微細ピッチに対応できるバンプ構造を形成できる。
また、半田と合金を形成する金属層の存在により、半田
を確実に保持できる。
【0019】また、請求項6記載の発明は、所定の樹脂
フィルムに断面が台形の貫通孔が形成され、該貫通孔の
孔径の小さい側のフィルム面に金属層が形成され、前記
貫通孔内には半田が保持されているので、貫通孔壁への
金属層の回り込みを防止し、電極との接続後フィルムと
半田との分離が容易となる。
【0020】また、請求項7記載の発明は、前記貫通孔
は、前記樹脂フィルムに複数個形成されており、樹脂フ
ィルムに形成された複数個の貫通孔のピッチは、該半田
保持フィルムが重ね合わせられるべきLSIの1つの電
極の幅よりも小さいものとなっており、半田保持フィル
ムの任意の場所でもLSI電極内に複数個の半田が接続
可能な密度で半田が保持されているので、この半田保持
フィルムを用いてLSI電極上にバンプを形成する際、
LSI電極との位置合わせをする必要がなくなる。
【0021】また、請求項8記載の発明は、エキシマレ
ーザーを用いることで、容易に断面が台形の貫通孔を形
成できる。
【0022】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1は本発明に係るバンプ構造の構
成例を示す図である。図1を参照すると、このバンプ構
造は、所定の電極(例えば、LSIのアルミ電極)10上
に、Zn,Sbを含有する半田1が接合され、該半田1
上に導電粒子2が接合されて構成されている。このよう
な構成では、Zn,Sbを含有する半田1を用いて導電
粒子2をLSIのアルミ電極10に接続しているので、
バリアー層を形成せずにアスペクト比(長さと幅の比)の
高いバンプを形成できる。
【0023】すなわち、図1のバンプ構造では、半田1
上に導電粒子2が接合されていることで、バンプの高さ
は、概略的に、半田1の厚さと導電粒子2の径とを加算
した高いものとなり、信頼性を高めることができる。
【0024】具体的に、例えば図2に示すように、基板
とLSIとの間に接合部としてバンプを形成する場合、
基板とLSIとの熱膨張係数の違いにより、接合部にせ
ん断力が加わり、バンプとLSI電極の接合面にクラッ
クが発生し、不良に至ることがある。この場合、バンプ
の高さhが高い程(すなわち、LSIと基板との間隔が
大きい程)、せん断力は緩和され、クラックが発生しに
くくなる。
【0025】従って、例えば図3(a)のバンプと図3
(b)のバンプとを比べる場合、同じ電極サイズ(底面積)
のものであっても、高さが高い図3(b)のバンプの方
が、高さの低い図3(a)のバンプに比べて信頼性が良く
なる。特に、バンプ間のピッチを狭くする場合、必然的
に電極面積を小さくする必要があり、この結果、接合部
の強度は相対的に弱くなるが、バンプの高さを高くする
ことにより、接合部の破断等を防止することができる。
【0026】図1のバンプ構造では、概略的に、半田1
の厚さにさらに導電粒子2の径を加算した高さのものと
なり、導電粒子2の径によってバンプの高さを高くする
ことができて、例えば図2に示したような基板とLSI
との接合部に、このバンプ構造を適用する場合、せん断
力が緩和され、クラックが発生しにくく、信頼性を高め
ることができる。
【0027】また、図1のバンプ構造は、後述のよう
に、図10(b)に示したような偏平形状の状態を経ずに
形成可能であり、扁平形状の状態を経ずに形成されるこ
とで、同じバンプ高さのものでも、より微細なピッチに
対応することができる。
【0028】図4は本発明に係る半田保持フィルムの構
成例を示す図である。図4を参照すると、この半田保持
フィルムは、所定の樹脂フィルム11に貫通孔12が形
成され、該樹脂フィルム11の一方の面には金属層13
が形成され、また、前記貫通孔12内には半田14が保
持されている。
【0029】ここで、上記貫通孔12は、断面が台形の
ものとして形成され、また、上記金属層13は、貫通孔
12の孔径の小さい側のフィルム面に形成されている。
【0030】なお、図4では、1つの貫通孔12しか示
されていないが、このような貫通孔12は、この半田保
持フィルムを用いてバンプが形成されるべきLSIの電
極が所定のピッチで複数個存在する場合、このようなL
SIの複数個の電極のピッチと同じピッチで複数個、樹
脂フィルム11に形成されていても良い。
【0031】図5は図4の半田保持フィルムの作製工程
例を示す図である。図5を参照すると、図4の半田保持
フィルムを作製するには、先ず、例えば、厚さ40μm
のポリイミドフィルム11にエキシマレーザーで直径d
1が40μmの貫通孔12を形成する(図5(a))。この
とき、貫通孔12は断面が台形状になる。また、図5の
例では、貫通孔12は、ポリイミドフィルム11に複数
個形成され、この場合、複数の貫通孔12は、そのピッ
チP1が、例えばLSIの電極配置(LSIの電極間ピッ
チP)と一致するように、例えば80μmでパターン状
に形成される。
【0032】このようにして、貫通孔12を形成した
後、貫通孔の孔径の小さい側のフィルム面に、半田がぬ
れる金属層(例えばCu)13をスパッタ等で形成する
(図5(b))。
【0033】次いで、Zn及びSbを0.001〜10
wt%含有する半田14を不活性ガス中で微粒子化した
ものをフラックスと混ぜ合わせペースト状にし貫通孔1
2に充填し、しかる後、これを溶融,再硬化させる(図
5(c))。これにより、図4の半田保持フィルムを作製
することができる。
【0034】図6は図4の半田保持フィルムを用いてL
SIのアルミ電極上に半田を接合する方法(バンプを形
成する方法)を説明するための図である。図6を参照す
ると、先ず、貫通孔12の孔径の大きい側の半田保持フ
ィルムの面をLSIと対向させ、貫通孔12内の半田1
4とLSIのアルミ電極10とを位置合わせする(図6
(a))。次いで、LSIのアルミ電極10を加熱しなが
ら、圧子20により加圧しながら60kHzから120
kHzの超音波振動を印加する(図6(b))。これによ
り、貫通孔12内の半田14をアルミ電極10に接合さ
せることができる。LSIの各アルミ電極10への半田
14の接合が終了後、ポリイミドフィルム11をLSI
から分離する(図6(c))。次いで、直径40μmのCu
導電粒子2を各電極10上に接続し、アルミ電極10に
半田が接合され該半田上にCu導電粒子が接合された図
1のようなバンプ構造を形成することができる。
【0035】このように、図4の半田保持フィルムを用
いて、加熱,加圧し、さらに、これに加え、超音波を印
加することにより、アルミ電極に特別な処理を施さない
で、信頼性の高い半田接合(バンプ構造の形成)が可能と
なる。すなわち、図4の半田保持フィルムを用いること
により、用途に合わせて、所望の形状,大きさ,材質の
導電粒子によるバンプを形成できるとともに、アスペク
ト比の高い(高さの高い)バンプを形成できる。
【0036】具体的に、貫通孔12の直径d1は、LS
Iの電極10の幅wよりも小さいものとなっており、こ
れにより、LSIの電極間ピッチPが微細のものであっ
ても、これに対応した微細なバンプを形成することがで
きる。すなわち、上記プロセスでは、扁平形状の状態を
経ずに、バンプを形成でき、半田保持フィルムの貫通孔
12の大きさ(径d1),ピッチP1により、半田量,接続
ピッチが規定されるので、これにより、LSIの電極間
が微細ピッチであっても、これに対応できる。また、半
田と合金を形成する金属層13の存在により、半田を確
実に保持できる。
【0037】また、図4の半田保持フィルムを用いる場
合、その貫通孔は、断面が台形形状であるので、スパッ
タ等で金属層13を形成するときに、孔径の小さい側の
面に金属層13を形成すると、貫通孔壁に金属層13の
回り込みがなく、これにより、電極10との接続後、フ
ィルム11と半田14との分離が容易となる。
【0038】また、図5の半田保持フィルムの製造工程
において、エキシマレーザーを用いることで、容易に断
面が台形の貫通孔12を形成できる。
【0039】なお、図5の例では、半田保持フィルム
は、LSIのアルミ電極との位置合わせが必要なものと
して構成されているが、半田保持フィルムを、その任意
の場所で、LSI電極に対して、複数の半田が接続でき
るような構成のものにすることもできる。
【0040】図7は図4の半田保持フィルムに比べて貫
通孔の径とピッチを小さくした半田保持フィルムの一例
を示す図である。図7の半田保持フィルムも、図4の半
田保持フィルムと同様に図5の工程によって作製するこ
とができるが、図7の半田保持フィルムでは、LSIの
1つのアルミ電極の幅wよりも小さなピッチP2で複数
個の貫通孔12が形成されている。具体的には、例え
ば、厚さ7μmのポリイミドフィルム11に対してエキ
シマレーザーで直径d2が10μmの貫通孔12をピッ
チP2が20μmで形成したものとなっている。これ以
外の構成については、図7の半田保持フィルムも図4の
半田保持フィルムと同様のものとなっており、貫通孔1
2の孔径の小さい側のフィルム面には半田がぬれる金属
層(例えばCu)13が形成され、また、貫通孔12内に
はZn,Sbを含有する半田14が充填されている。
【0041】図8は図7の半田保持フィルムを用いてL
SIのアルミ電極上に半田を接合する方法(バンプを形
成する方法)を説明するための図である。図8の工程例
においては、先ず、図7の半田保持フィルムの貫通孔1
2の孔径の大きい側の面をLSIのアルミ電極10と対
向させる(図8(a))。この際、図7の半田保持フィルム
では、半田保持フィルムの任意の場所においてLSIの
1つのアルミ電極10に相当する面積内には複数個の貫
通孔(半田)が存在するので、半田保持フィルムとLSI
のアルミ電極とを位置合わせする必要はない。
【0042】このようにして、図7の半田保持フィルム
をLSIのアルミ電極10に対向させた後、LSIのア
ルミ電極10を加熱し、圧子20により加圧しながら、
60kHzから120kHzの超音波振動を印加する。
これにより、貫通孔12内の半田14をアルミ電極10
に接合させることができる。LSIのアルミ電極10へ
の半田14の接合が終了後、ポリイミドフィルム11を
LSIから分離する(図8(b))。次いで、直径40μm
のCu導電粒子2をアルミ電極10上に接続すること
で、図8(c)に示すように、アルミ電極10に半田が接
合され該半田上にCu導電粒子が接合された図1のよう
なバンプ構造を形成することができる。
【0043】このように、図7の半田保持フィルムが用
いられるときには、この半田保持フィルムの任意の場所
においてLSI電極に相当する面積内には複数個の半田
が存在するので、半田保持フィルムとLSIとを位置合
わせする必要はない。この場合、すなわち図8の製造工
程においては、図7の半田保持フィルムに保持されてい
る半田のピッチはLSIのアルミ電極の幅に比べて小さ
いため、図8(b)の工程で、半田14が接合されていな
い電極の部分はアルミ酸化膜となり、この場合、図8
(c)で、半田14は、図9に示すように、アルミ酸化膜
の下のアルミ部分とは部分的に接合した状態になるが、
このときにも、半田14とアルミ電極10との接合状態
は良好なものに維持されている。
【0044】このように、図7の半田保持フィルムを用
いる場合には、半田保持フィルムの任意の場所でもLS
I電極内に複数個の半田が接続可能な密度で半田が保持
されているので、半田保持フィルムをLSI電極と位置
合わせをする必要がなく、より容易にバンプ構造を形成
することができる。すなわち、図7の半田保持フィルム
を用いることにより、用途に合わせて、所望の形状,大
きさ,材質の導電粒子によるバンプを形成できるととも
に、アスペクト比の高い(高さの高い)バンプを形成でき
る。
【0045】なお、上述の各例では、半田1,14とし
て、Zn,Sbを含有する半田が用いられるとしたが、
さらに、Cu,Niを含有する半田を用いることもでき
る。
【0046】
【発明の効果】以上に説明したように、請求項1記載の
発明によれば、Zn,Sbを含有する半田を用いて導電
粒子を所定の電極(例えばLSIのアルミ電極)に接続し
ているので、バリアー層を形成せずにアスペクト比の高
いバンプを提供できる。すなわち、微細なバンプ間ピッ
チに対応させることができ、また、バリアー層を形成せ
ずにアスペクト比(長さと幅の比)の高い(高さの高い)バ
ンプを形成することができる。
【0047】また、請求項2記載の発明によれば、Z
n,Sbを含有する半田が貫通孔内に充填されている所
定のフィルムをLSIのアルミ電極上に重ね合せ、加
圧,加熱しながら超音波を印加し、LSIのアルミ電極
上に半田を接合してバンプを形成するので、アルミ電極
に特別な処理を施さないで、信頼性の高い半田接合が可
能となる。
【0048】また、請求項3記載の発明によれば、前記
所定のフィルムとして、前記LSIの1つのアルミ電極
の幅よりも小さなピッチで複数の貫通孔が形成されたも
のを用い、LSIの1つの電極上には、前記所定のフィ
ルムの複数の貫通孔内に充填されている半田を接合する
ので、LSIの電極上にバンプを形成する際、LSIの
電極との位置合わせが不要となる。
【0049】また、請求項4記載の発明によれば、前記
LSIのアルミ電極に接合された半田に、さらに、導電
粒子を付着してバンプを形成するようにしており、あら
かじめ接続用の半田層が形成されているので、用途に合
わせて、所望の形状,大きさ,材質の導電粒子によるバ
ンプを形成できるとともに、アスペクト比の高い(高さ
の高い)バンプを形成できる。
【0050】また、請求項5記載の発明によれば、半田
保持フィルムは、所定の樹脂フィルムに貫通孔が形成さ
れ、該樹脂フィルムの一方の面には金属層が形成され、
前記貫通孔内には半田が保持されており、この半田保持
フィルムでは、貫通孔の大きさ,ピッチにより半田量,
接続ピッチが規定されるので、これを用いることで、L
SI電極の微細ピッチに対応できるバンプ構造を形成で
きる。また、半田と合金を形成する金属層の存在によ
り、半田を確実に保持できる。
【0051】また、請求項6記載の発明によれば、所定
の樹脂フィルムに断面が台形の貫通孔が形成され、該貫
通孔の孔径の小さい側のフィルム面に金属層が形成さ
れ、前記貫通孔内には半田が保持されているので、貫通
孔壁への金属層の回り込みを防止し、電極との接続後フ
ィルムと半田との分離が容易となる。
【0052】また、請求項7記載の発明によれば、前記
貫通孔は、前記樹脂フィルムに複数個形成されており、
樹脂フィルムに形成された複数個の貫通孔のピッチは、
該半田保持フィルムが重ね合わせられるべきLSIの1
つの電極の幅よりも小さいものとなっており、半田保持
フィルムの任意の場所でもLSI電極内に複数個の半田
が接続可能な密度で半田が保持されているので、この半
田保持フィルムを用いてLSI電極上にバンプを形成す
る際、LSI電極との位置合わせをする必要がなくな
る。
【0053】また、請求項8記載の発明によれば、エキ
シマレーザーを用いることで、容易に断面が台形の貫通
孔を形成できる。
【図面の簡単な説明】
【図1】本発明に係るバンプ構造の構成例を示す図であ
る。
【図2】基板とLSIとをバンプによって接合する場合
を示す図である。
【図3】高さの異なるバンプを示す図である。
【図4】本発明に係る半田保持フィルムの構成例を示す
図である。
【図5】図4の半田保持フィルムの作製工程例を示す図
である。
【図6】図4の半田保持フィルムを用いてLSIのアル
ミ電極上に半田を接合する方法(バンプを形成する方法)
を説明するための図である。
【図7】本発明に係る半田保持フィルムの他の構成例を
示す図である。
【図8】図7の半田保持フィルムを用いてLSIのアル
ミ電極上に半田を接合する方法(バンプを形成する方法)
を説明するための図である。
【図9】本発明に係るバンプ構造の他の構成例を示す図
である。
【図10】従来のバンプ形成方法を説明するための図で
ある。
【図11】円板形状の半田片を示す図である。
【符号の説明】
1 半田 2 導電粒子 10 LSIのアルミ電極 11 樹脂フィルム 12 貫通孔 13 金属層 14 半田

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 所定の電極上に、Zn,Sbを含有する
    半田が接合され、該半田上に導電粒子が接合されて構成
    されていることを特徴とするバンプ構造。
  2. 【請求項2】 Zn,Sbを含有する半田が貫通孔内に
    充填されている所定のフィルムをLSIのアルミ電極上
    に重ね合せ、加圧,加熱しながら超音波を印加し、前記
    所定のフィルムの貫通孔内に保持されている半田をLS
    Iのアルミ電極上に接合してバンプを形成することを特
    徴とするバンプ形成方法。
  3. 【請求項3】 請求項2記載のバンプ形成方法におい
    て、前記所定のフィルムとして、前記LSIの1つのア
    ルミ電極の幅よりも小さなピッチで複数の貫通孔が形成
    されたものを用い、LSIの1つの電極上には、前記所
    定のフィルムの複数の貫通孔内に充填されている半田を
    接合することを特徴とするバンプ形成方法。
  4. 【請求項4】 請求項2または請求項3記載のバンプ形
    成方法において、前記LSIのアルミ電極に接合された
    半田に、さらに、導電粒子を付着してバンプを形成する
    ことを特徴とするバンプ形成方法。
  5. 【請求項5】 所定の樹脂フィルムに貫通孔が形成さ
    れ、該樹脂フィルムの一方の面には金属層が形成され、
    前記貫通孔内には半田が保持されていることを特徴とす
    る半田保持フィルム。
  6. 【請求項6】 所定の樹脂フィルムに断面が台形の貫通
    孔が形成され、該貫通孔の孔径の小さい側のフィルム面
    に金属層が形成され、前記貫通孔内には半田が保持され
    ていることを特徴とする半田保持フィルム。
  7. 【請求項7】 請求項5または請求項6記載の半田保持
    フィルムにおいて、前記貫通孔は、前記樹脂フィルムに
    複数個形成されており、樹脂フィルムに形成された複数
    個の貫通孔のピッチは、該半田保持フィルムが重ね合わ
    せられるべきLSIの1つの電極の幅よりも小さいこと
    を特徴とする半田保持フィルム。
  8. 【請求項8】 所定の樹脂フィルムにエキシマレーザー
    で断面が台形の貫通孔を形成し、該貫通孔の孔径の小さ
    い側のフィルム面に金属層を形成し、前記貫通孔内に半
    田を保持することを特徴とする半田保持フィルムの製造
    方法。
JP27901796A 1996-09-30 1996-09-30 バンプ構造およびバンプ形成方法および半田保持フィルムおよびその製造方法 Pending JPH10107038A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27901796A JPH10107038A (ja) 1996-09-30 1996-09-30 バンプ構造およびバンプ形成方法および半田保持フィルムおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27901796A JPH10107038A (ja) 1996-09-30 1996-09-30 バンプ構造およびバンプ形成方法および半田保持フィルムおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH10107038A true JPH10107038A (ja) 1998-04-24

Family

ID=17605240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27901796A Pending JPH10107038A (ja) 1996-09-30 1996-09-30 バンプ構造およびバンプ形成方法および半田保持フィルムおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH10107038A (ja)

Similar Documents

Publication Publication Date Title
US4842662A (en) Process for bonding integrated circuit components
US7745258B2 (en) Manufacturing method of semiconductor device
JPH0644584B2 (ja) 合金結合インジュウムバンプおよびその処理方法
US20070200251A1 (en) Method of fabricating ultra thin flip-chip package
JP2003197673A (ja) 半導体装置およびその製造方法
JP2558976B2 (ja) 電子部品の電極とリードとの接合方法
JP3303849B2 (ja) バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置
KR20140043131A (ko) 실장 구조 및 그 제조 방법
JPH10270498A (ja) 電子装置の製造方法
JP3356649B2 (ja) 半導体装置及びその製造方法
US8154123B2 (en) Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure
JP4011214B2 (ja) 半導体装置及び半田による接合方法
JP2010123817A (ja) ワイヤボンディング方法および電子装置とその製造方法
JPH10303330A (ja) 配線基板
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JPH10209591A (ja) 配線基板
JP2004047537A (ja) 半導体装置及びその製造方法
JPH10107038A (ja) バンプ構造およびバンプ形成方法および半田保持フィルムおよびその製造方法
US7015132B2 (en) Forming an electrical contact on an electronic component
JP2003297874A (ja) 電子部品の接続構造及び接続方法
JPH02312240A (ja) バンプ形成方法およびバンプ形成装置およびバンプ
JP2018190782A (ja) 半導体装置の製造方法および半導体装置
JPH08316641A (ja) 一括接続法による多層配線基板
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法
US6407457B1 (en) Contact-bumpless chip contacting method and an electronic circuit produced by said method