KR20160013737A - 솔더 조인트를 갖는 반도체 소자 및 그 형성 방법 - Google Patents

솔더 조인트를 갖는 반도체 소자 및 그 형성 방법 Download PDF

Info

Publication number
KR20160013737A
KR20160013737A KR1020140095964A KR20140095964A KR20160013737A KR 20160013737 A KR20160013737 A KR 20160013737A KR 1020140095964 A KR1020140095964 A KR 1020140095964A KR 20140095964 A KR20140095964 A KR 20140095964A KR 20160013737 A KR20160013737 A KR 20160013737A
Authority
KR
South Korea
Prior art keywords
temperature solder
barrier layer
conductive pad
high temperature
solder
Prior art date
Application number
KR1020140095964A
Other languages
English (en)
Other versions
KR102192195B1 (ko
Inventor
김순범
김태은
박은혜
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140095964A priority Critical patent/KR102192195B1/ko
Priority to US14/686,775 priority patent/US9646945B2/en
Priority to JP2015136846A priority patent/JP6564261B2/ja
Publication of KR20160013737A publication Critical patent/KR20160013737A/ko
Application granted granted Critical
Publication of KR102192195B1 publication Critical patent/KR102192195B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05613—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/0562—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05623—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05649—Manganese [Mn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05672—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H01L2224/1111—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13123—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13149—Manganese [Mn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13172—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

높은 신뢰성의 솔더 조인트를 갖는 반도체 소자에 관한 것이다. 도전성 패드 상에 고온 솔더가 형성된다. 상기 고온 솔더 상에 상기 고온 솔더보다 낮은 융점을 갖는 저온 솔더가 형성된다. 상기 고온 솔더 및 상기 저온 솔더 사이에 배리어 층이 형성된다. 상기 고온 솔더 내의 Sn 함량은 상기 저온 솔더보다 높다.

Description

솔더 조인트를 갖는 반도체 소자 및 그 형성 방법{Semiconductor device having solder joint and method of forming the same}
높은 신뢰성의 솔더 조인트를 갖는 반도체 소자에 관한 것이다.
반도체 패키지들, 반도체 칩들, 및 메인 보드(main board) 사이의 전기적 접속을 위하여 솔더 조인트를 이용하는 다양한 방법들이 연구되고 있다. 상기 솔더 조인트의 신뢰성은 솔더 포스트, 솔더 범프, 또는 솔더 볼의 구조 및 물질에 의하여 결정될 수 있다. 상기 솔더 조인트에 발생하는 크랙(crack)과 같은 다양한 종류의 결함들에 의하여 반도체 칩들이 탑재된 전자 시스템의 특성 저하 및 수명 단축 사례가 보고되고 있다.
본 발명이 해결하고자 하는 과제는, 높은 신뢰성의 솔더 조인트를 갖는 반도체 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 과제는, 높은 신뢰성의 솔더 조인트를 갖는 반도체 소자의 형성 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다양한 과제들은 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위하여 본 발명 기술적 사상의 실시 예들은, 반도체 소자를 제공한다. 이 소자는 도전성 패드 상의 고온 솔더를 포함한다. 상기 고온 솔더 상에 상기 고온 솔더보다 낮은 융점을 갖는 저온 솔더가 형성된다. 상기 고온 솔더 및 상기 저온 솔더 사이에 배리어 층이 형성된다. 상기 고온 솔더 내의 Sn 함량은 상기 저온 솔더보다 높다.
상기 고온 솔더는 순수-주석(pure-Sn)을 포함할 수 있다.
상기 고온 솔더는 90 wt% 이상의 Sn 함량을 갖는 혼합물을 포함할 수 있다.
상기 고온 솔더는 플럭스를 포함하지 않으며, 상기 저온 솔더는 플럭스를 포함할 수 있다.
상기 고온 솔더의 측면에 형성된 측면 산화물을 포함할 수 있다. 상기 측면 산화물은 SnO를 포함할 수 있다.
상기 고온 솔더의 측면은 콘케이브(concave)한 프로파일을 포함할 수 있다. 상기 저온 솔더의 측면은 콘백스(convex)한 프로파일을 포함할 수 있다.
상기 고온 솔더의 측면은 상기 배리어 층에 가까워질수록 상기 도전성 패드의 상부표면에 대하여 수직한 프로파일을 포함하고, 상기 고온 솔더의 측면은 상기 도전성 패드에 가까워질수록 콘케이브(concave)한 프로파일을 포함할 수 있다.
상기 고온 솔더의 측면은 상기 도전성 패드의 상부표면에 대하여 수직한 프로파일을 포함하고, 상기 저온 솔더의 측면은 콘백스(convex)한 프로파일을 포함할 수 있다.
상기 배리어 층 및 상기 고온 솔더 사이에 제1 금속간 화합물(Inter-Metallic Compound; IMC)이 형성될 수 있다. 상기 배리어 층 및 상기 저온 솔더 사이에 제2 금속간 화합물(IMC)이 형성될 수 있다.
상기 배리어 층은 제1 배리어 층 및 상기 제1 배리어 층 상의 제2 배리어 층을 포함할 수 있다. 상기 제1 배리어 층은 상기 제2 배리어 층보다 두꺼울 수 있다. 상기 제1 배리어 층은 Ni을 포함할 수 있다. 상기 제2 배리어 층은 Bi를 포함할 수 있다.
상기 제2 금속간 화합물(IMC) 및 상기 저온 솔더 사이에 제1 확산 영역이 형성될 수 있다. 상기 제1 확산 영역은 상기 제2 배리어 층 및 상기 저온 솔더의 물질들을 포함할 수 있다.
상기 제1 배리어 층 상에 제3 배리어 층이 형성될 수 있다. 상기 제1 배리어 층은 상기 제2 배리어 층 및 상기 제3 배리어 층 사이에 형성될 수 있다. 상기 제3 배리어 층은 Bi를 포함할 수 있다.
상기 제1 금속간 화합물(IMC) 및 상기 고온 솔더 사이에 제2 확산 영역이 형성될 수 있다. 상기 제2 확산 영역은 상기 제3 배리어 층 및 상기 고온 솔더의 물질들을 포함할 수 있다.
또한, 본 발명 기술적 사상의 실시 예들은, 다른 반도체 소자를 제공한다. 이 소자는 제1 도전성 패드와 마주보는 제2 도전성 패드를 포함한다. 상기 제1 도전성 패드 및 상기 제2 도전성 패드 사이에 고온 솔더가 형성된다. 상기 고온 솔더 및 상기 제2 도전성 패드 사이에 상기 고온 솔더보다 낮은 융점을 갖는 저온 솔더가 형성된다. 상기 고온 솔더 및 상기 저온 솔더 사이에 배리어 층이 형성된다. 상기 고온 솔더 내의 Sn 함량은 상기 저온 솔더보다 높다.
상기 저온 솔더 및 상기 제2 도전성 패드에 가깝고 상기 고온 솔더 및 상기 제1 도전성 패드에 멀리 떨어진 플럭스 찌꺼기를 포함할 수 있다.
이에 더하여, 본 발명 기술적 사상의 실시 예들은, 다른 반도체 소자를 제공한다. 이 소자는 반도체 패키지의 일면에 형성된 도전성 패드를 포함한다. 상기 도전성 패드 상에 고온 솔더가 형성된다. 상기 고온 솔더 상에 상기 고온 솔더보다 낮은 융점을 갖는 저온 솔더가 형성된다. 상기 고온 솔더 및 상기 저온 솔더 사이에 배리어 층이 형성된다. 상기 고온 솔더의 측면은 상기 저온 솔더와 다른 모양을 갖는다.
상기 고온 솔더의 측면은 콘케이브(concave)한 프로파일을 포함할 수 있다.
상기 고온 솔더의 측면은 상기 배리어 층에 가까워질수록 상기 도전성 패드의 상부표면에 대하여 수직한 프로파일을 포함하고, 상기 고온 솔더의 측면은 상기 도전성 패드에 가까워질수록 콘케이브(concave)한 프로파일을 포함할 수 있다.
상기 저온 솔더의 측면은 콘백스(convex)한 프로파일을 포함할 수 있다.
상기 고온 솔더의 측면은 상기 도전성 패드의 상부표면에 대하여 수직한 프로파일을 포함할 수 있다.
나아가서, 본 발명 기술적 사상의 실시 예들은, 반도체 소자의 형성 방법을 제공한다. 이 방법은 도전성 패드를 형성하는 것을 포함한다. 상기 도전성 패드 상에 고온 솔더가 형성된다. 상기 고온 솔더 상에 배리어 층이 형성된다. 상기 배리어 층 상에 상기 고온 솔더보다 낮은 융점을 갖는 저온 솔더가 형성된다. 상기 고온 솔더 내의 Sn 함량은 상기 저온 솔더보다 높다.
상기 고온 솔더, 상기 배리어 층, 및 상기 저온 솔더를 형성하는 것은 희생 플레이트 상에 관통 홀을 갖는 필름을 형성하는 것을 포함할 수 있다. 상기 관통 홀 내에 상기 고온 솔더, 상기 배리어 층, 및 상기 저온 솔더를 형성할 수 있다. 상기 희생 플레이트를 제거할 수 있다. 상기 도전성 패드 상에 상기 고온 솔더를 접착할 수 있다. 상기 필름을 제거할 수 있다.
상기 도전성 패드 상에 상기 고온 솔더를 접착하는 것은 TC(thermo-compression) bonding, TS(thermo-sonic) bonding, 또는 이들의 조합을 이용하여 수행할 수 있다.
리플로우(reflow) 공정을 이용하여 상기 저온 솔더의 표면을 둥글게 형성할 수 있다.
상기 고온 솔더는 순수-주석(pure-Sn)을 포함할 수 있다.
상기 고온 솔더는 플럭스를 포함하지 않으며, 상기 저온 솔더는 플럭스를 포함할 수 있다
상기 고온 솔더의 측면에 측면 산화물을 형성할 수 있다. 상기 측면 산화물은 SnO를 포함할 수 있다.
상기 고온 솔더의 측면은 콘케이브(concave)한 프로파일을 포함하고, 상기 저온 솔더의 측면은 콘백스(convex)한 프로파일을 포함할 수 있다.
상기 고온 솔더의 측면은 상기 배리어 층에 가까워질수록 상기 도전성 패드의 상부표면에 대하여 수직한 프로파일을 포함하고, 상기 고온 솔더의 측면은 상기 도전성 패드에 가까워질수록 콘케이브(concave)한 프로파일을 포함할 수 있다.
상기 고온 솔더의 측면은 상기 도전성 패드의 상부표면에 대하여 수직한 프로파일을 포함하고, 상기 저온 솔더의 측면은 콘백스(convex)한 프로파일을 포함할 수 있다.
상기 배리어 층 및 상기 고온 솔더 사이에 제1 금속간 화합물(Inter-Metallic Compound; IMC)을 형성할 수 있다. 상기 배리어 층 및 상기 저온 솔더 사이에 제2 금속간 화합물(IMC)을 형성할 수 있다.
상기 배리어 층을 형성하는 것은 제1 배리어 층을 형성하고, 상기 제1 배리어 층 상에 제2 배리어 층을 형성하는 것을 포함할 수 있다. 상기 제1 배리어 층은 상기 제2 배리어 층보다 두꺼울 수 있다. 상기 제1 배리어 층은 Ni을 포함할 수 있다. 상기 제2 배리어 층은 Bi를 포함할 수 있다.
상기 제2 금속간 화합물(IMC) 및 상기 저온 솔더 사이에 제1 확산 영역을 형성할 수 있다. 상기 제1 확산 영역은 상기 제2 배리어 층 및 상기 저온 솔더의 물질들을 포함할 수 있다.
상기 제1 배리어 층 상에 제3 배리어 층을 형성할 수 있다. 상기 제1 배리어 층은 상기 제2 배리어 층 및 상기 제3 배리어 층 사이에 형성되고, 상기 제3 배리어 층은 Bi를 포함할 수 있다.
상기 제1 금속간 화합물(IMC) 및 상기 고온 솔더 사이에 제2 확산 영역을 형성할 수 있다. 상기 제2 확산 영역은 상기 제3 배리어 층 및 상기 고온 솔더의 물질들을 포함할 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명 기술적 사상의 실시 예들에 따르면, 도전성 패드 상에 고온 솔더, 배리어 층, 및 저온 솔더가 차례로 형성된다. 상기 고온 솔더는 상기 도전성 패드 및 상기 저온 솔더 사이의 스트레스를 완화하는 역할을 할 수 있다. 상기 배리어 층은 상기 고온 솔더 및 상기 저온 솔더가 서로 혼합되는 것을 방지하는 역할을 할 수 있다. 높은 신뢰성의 솔더 조인트를 갖는 반도체 소자를 구현할 수 있다.
도 1내지 도 13은 본 발명 기술적 사상의 실시 예들에 따른 반도체 소자를 설명하기 위한 단면도들 이다.
도 14 내지 도 25는 본 발명 기술적 사상의 실시 예들에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들 이다.
도 26 및 도 27은 본 발명의 기술적 사상의 실시 예들에 따른 전자 장치의 시스템 블록도들 이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
하나의 소자(elements)가 다른 소자와 '접속된(connected to)' 또는 '커플링된(coupled to)' 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 '직접 접속된(directly connected to)' 또는 '직접 커플링된(directly coupled to)'으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. '및/또는'은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 '아래(below)', '아래(beneath)', '하부(lower)', '위(above)', '상부(upper)' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below)' 또는 '아래(beneath)'로 기술된 소자는 다른 소자의 '위(above)'에 놓여질 수 있다. 따라서, 예시적인 용어인 '아래'는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드 지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
본 명세서에서 '전면(front side)'과 '후면(back side)'는 본 발명의 기술적 사상을 이해하기 쉽도록 설명하기 위하여 상대적인 개념으로 사용된 것이다. 따라서, '전면'과 '후면'은 특정한 방향, 위치 또는 구성 요소를 지칭하는 것이 아니고 서로 호환될 수 있다. 예를 들어, '전면'이 '후면'이라고 해석될 수도 있고 '후면'이 '전면'으로 해석될 수도 있다. 따라서, '전면'을 '제1'이라고 표현하고 '후면'을 '제2'라고 표현할 수도 있고, '후면'을 '제1'로 표현하고 '전면'을 '제2'라고 표현할 수도 있다. 그러나, 하나의 실시 예 내에서는 '전면'과 '후면'이 혼용되지 않는다.
본 명세서에서 '가깝다(near)'라는 표현은 대칭적 개념을 갖는 둘 이상의 구성 요소들 중 어느 하나가 다른 특정한 구성 요소에 대해 상대적으로 가깝게 위치하는 것을 의미한다. 예를 들어, 제1 단부(first end)가 제1 면(first side)에 가깝다는 표현은 제1 단부가 제2 단부보다 제1 면에 더 가깝다는 의미이거나, 제1 단부가 제2 면보다 제1 면에 더 가깝다는 의미로 이해될 수 있다.
도 1내지 도 13은 본 발명 기술적 사상의 실시 예들에 따른 반도체 소자를 설명하기 위한 단면도들 이다.
도 1을 참조하면, 반도체 패키지(21)의 일면에 도전성 패드(23)가 형성될 수 있다. 상기 도전성 패드(23) 상에 고온 솔더(31), 배리어 층(45), 및 저온 솔더(51)가 형성될 수 있다. 상기 저온 솔더(51)는 상기 고온 솔더(31)에 비하여 낮은 융점을 가질 수 있다. 예를 들면, 상기 고온 솔더(31)는 상기 저온 솔더(51)에 비하여 15 ℃ 이상 높은 융점을 보일 수 있다. 상기 저온 솔더(51)는 230℃ 미만의 융점을 갖는 물질을 포함할 수 있다.
상기 반도체 패키지(21)는 반도체 칩, 인쇄회로기판, 및 봉지재와 같은 다양한 구성을 선택적으로 포함할 수 있으나 간략한 설명을 위하여 생략하기로 한다. 상기 도전성 패드(23)는 상기 반도체 패키지(21) 내의 인쇄회로기판 상에 형성될 수 있다. 상기 도전성 패드(23)는 핑거 전극 또는 랜딩 패드에 해당될 수 있다. 상기 도전성 패드(23)는 Cu 또는 Al과 같은 도전성 물질을 포함할 수 있다.
상기 도전성 패드(23)의 상부 표면에 마감 층(finish layer; 25)이 형성될 수 있다. 상기 마감 층(25)의 두께는 상기 도전성 패드(23)보다 얇을 수 있다. 상기 마감 층(25)은 상기 도전성 패드(23)의 상부 표면을 덮을 수 있다. 상기 마감 층(25)은 Ni, Au, Ag, Pt, Zn, P, In, Cd, Sb, Sn, Bi, As, Cr, Ti, Ta, Pd, Co, Mn, V, Mg, 또는 이들의 조합을 포함할 수 있다. 상기 마감 층(25)은 UBM(under bump metal)에 해당될 수 있다. 상기 마감 층(25)은 상기 도전성 패드(23) 및 상기 고온 솔더(31) 사이에 보존될 수 있다.
상기 반도체 패키지(21)의 일면에 솔더레지스트와 같은 패키지 절연 막(27)이 형성될 수 있다. 상기 패키지 절연 막(27)은 상기 마감 층(25)의 가장자리를 덮을 수 있다. 다른 실시 예에서, 상기 마감 층(25)이 생략된 경우, 상기 패키지 절연 막(27)은 상기 도전성 패드(23)의 가장자리를 덮을 수 있다.
상기 고온 솔더(31)는 제1 금속간 화합물(Inter-Metallic Compound; IMC; 33), 제1 확산 영역(37), 및 제2 금속간 화합물(IMC; 35)을 포함할 수 있다. 상기 고온 솔더(31)의 측면에 측면 산화물(39)이 형성될 수 있다. 상기 배리어 층(45)은 제1 배리어 층(41), 제2 배리어 층(42), 및 제3 배리어 층(43)을 포함할 수 있다. 상기 저온 솔더(51)는 제3 금속간 화합물(IMC; 55) 및 제2 확산 영역(57)을 포함할 수 있다.
상기 고온 솔더(31)는 상기 저온 솔더(51)에 비하여 높은 융점을 가질 수 있다. 상기 고온 솔더(31)는 230℃ 이상의 융점을 갖는 물질을 포함할 수 있다. 예를 들면, 상기 고온 솔더(31)는 250℃ 이상의 융점을 보일 수 있다. 상기 고온 솔더(31)는 90 wt% 이상의 Sn 함량을 갖는 혼합물 또는 합금일 수 있다. 상기 고온 솔더(31)는 순수-주석(pure-tin; pure-Sn)일 수 있다. 상기 고온 솔더(31) 내의 Sn 함량은 상기 저온 솔더(51)에 비하여 높을 수 있다.
상기 제1 금속간 화합물(Inter-Metallic Compound; IMC; 33)은 상기 마감 층(25) 및 상기 고온 솔더(31) 사이에 형성될 수 있다. 상기 제1 금속간 화합물(IMC; 33)은 상기 마감 층(25) 및 상기 고온 솔더(31)의 물질들을 포함할 수 있다. 다른 실시 예에서, 상기 제1 금속간 화합물(IMC; 33)은 상기 마감 층(25), 상기 도전성 패드(23) 및 상기 고온 솔더(31)의 물질들을 포함할 수 있다. 상기 마감 층(25)이 생략된 경우, 상기 제1 금속간 화합물(IMC; 33)은 상기 도전성 패드(23) 및 상기 고온 솔더(31)의 물질들을 포함할 수 있다.
상기 제1 확산 영역(37)은 상기 제2 금속간 화합물(IMC; 35) 및 상기 고온 솔더(31) 사이에 형성될 수 있다. 상기 제1 확산 영역(37)은 상기 제2 배리어 층(42) 및 상기 고온 솔더(31)의 물질들을 포함할 수 있다. 상기 고온 솔더(31)는 상기 제1 금속간 화합물(IMC; 33) 및 상기 제1 확산 영역(37) 사이에 보존될 수 있다. 다른 실시 예에서, 상기 제1 확산 영역(37)은 생략될 수 있다.
상기 제2 금속간 화합물(IMC; 35)은 상기 제2 배리어 층(42) 및 상기 제1 확산 영역(37) 사이에 형성될 수 있다. 상기 제2 금속간 화합물(IMC; 35)은 상기 제2 배리어 층(42) 및 상기 고온 솔더(31)의 물질들을 포함할 수 있다. 다른 실시 예에서, 상기 제2 금속간 화합물(IMC; 35)은 상기 제1 배리어 층(41), 상기 제2 배리어 층(42) 및 상기 고온 솔더(31)의 물질들을 포함할 수 있다. 상기 제2 배리어 층(42)이 생략된 경우, 상기 제2 금속간 화합물(IMC; 35)은 상기 제1 배리어 층(41) 및 상기 고온 솔더(31)의 물질들을 포함할 수 있다.
상기 측면 산화물(39)은 상기 고온 솔더(31)의 노출된 표면을 따라 형성될 수 있다. 상기 측면 산화물(39)은 SnO(tin oxide)를 포함할 수 있다. 상기 저온 솔더(51)는 플럭스를 포함할 수 있는 반면, 상기 고온 솔더(31)는 플럭스를 포함하지 않는다.
상기 배리어 층(45)은 상기 고온 솔더(31) 및 상기 저온 솔더(51) 사이에 형성될 수 있다. 상기 배리어 층(45)은 상기 고온 솔더(31) 및 상기 저온 솔더(51)가 혼합되는 것을 방지하는 역할을 할 수 있다. 상기 배리어 층(45)은 Ni, Au, Ag, Pt, Zn, P, In, Cd, Sb, Sn, Bi, Cu, As, Cr, Ti, Ta, Pd, Co, Mn, V, Mg, Al, 또는 이들의 조합을 포함할 수 있다. 상기 제1 배리어 층(41)은 상기 제2 배리어 층(42) 및 상기 제3 배리어 층(43) 사이에 형성될 수 있다. 상기 제1 배리어 층(41)은 상기 제2 배리어 층(42) 또는 상기 제3 배리어 층(43) 보다 두꺼울 수 있다. 예를 들면, 상기 제1 배리어 층(41)은 Ni, Cu, 또는 이들의 조합을 포함할 수 있다.
상기 제2 배리어 층(42)은 상기 제2 금속간 화합물(IMC; 35) 및 상기 제1 배리어 층(41) 사이에 보존될 수 있다. 예를 들면, 상기 제2 배리어 층(42)은 Bi를 포함할 수 있다. 다른 실시 예에서, 상기 제2 배리어 층(42)은 상기 제2 금속간 화합물(IMC; 35) 및 상기 제1 확산 영역(37) 내부로 모두 확산될 수 있다. 상기 제2 금속간 화합물(IMC; 35)은 상기 제1 배리어 층(41)에 직접적으로 접촉될 수 있다. 상기 제2 배리어 층(42)은 생략될 수 있다.
상기 제3 배리어 층(43)은 상기 제3 금속간 화합물(IMC; 55) 및 상기 제1 배리어 층(41) 사이에 보존될 수 있다. 예를 들면, 상기 제3 배리어 층(43)은 Bi를 포함할 수 있다. 다른 실시 예에서, 상기 제3 배리어 층(43)은 상기 제3 금속간 화합물(IMC; 55) 및 상기 제2 확산 영역(57) 내부로 모두 확산될 수 있다. 상기 제3 금속간 화합물(IMC; 55)은 상기 제1 배리어 층(41)에 직접적으로 접촉될 수 있다. 상기 제3 배리어 층(43)은 생략될 수 있다.
상기 저온 솔더(51)는 상기 고온 솔더(31)에 비하여 낮은 융점을 가질 수 있다. 상기 저온 솔더(51)는 Sn 을 포함할 수 있다. 상기 저온 솔더(51) 내의 Sn 함량은 상기 고온 솔더(31)에 비하여 낮을 수 있다. 상기 제3 금속간 화합물(IMC; 55)은 상기 제3 배리어 층(43) 및 상기 제2 확산 영역(57) 사이에 형성될 수 있다. 상기 제3 금속간 화합물(IMC; 55)은 상기 제3 배리어 층(43) 및 상기 저온 솔더(51)의 물질들을 포함할 수 있다. 다른 실시 예에서, 상기 제3 금속간 화합물(IMC; 55)은 상기 제1 배리어 층(41), 상기 제3 배리어 층(43) 및 상기 저온 솔더(51)의 물질들을 포함할 수 있다. 상기 제3 배리어 층(43)이 생략된 경우, 상기 제3 금속간 화합물(IMC; 55)은 상기 제1 배리어 층(41) 및 상기 저온 솔더(51)의 물질들을 포함할 수 있다.
상기 제2 확산 영역(57)은 상기 제3 금속간 화합물(IMC; 55) 및 상기 저온 솔더(51) 사이에 형성될 수 있다. 상기 제2 확산 영역(57)은 상기 제3 배리어 층(43) 및 상기 저온 솔더(51)의 물질들을 포함할 수 있다. 상기 저온 솔더(51)는 상기 제2 확산 영역(57) 상에 보존될 수 있다. 다른 실시 예에서, 상기 제2 확산 영역(57)은 생략될 수 있다.
상기 저온 솔더(51)의 측면은 상기 고온 솔더(31)의 측면과 다른 모양을 보일 수 있다. 상기 저온 솔더(51)의 표면은 둥글게 형성될 수 있다. 상기 고온 솔더(31)의 수평 폭은 상기 도전성 패드(23)에 가까워질수록 확장될 수 있다. 상기 고온 솔더(31)의 측면은 상기 배리어 층(45)에 가까워질수록 상기 도전성 패드(23)의 상부표면에 대하여 수직에 가까운 프로파일을 보일 수 있다. 상기 고온 솔더(31)의 측면은 상기 도전성 패드(23)에 가까워질수록 콘케이브(concave)한 프로파일을 보일 수 있다. 상기 저온 솔더(51)의 측면은 콘백스(convex)한 프로파일을 보일 수 있다.
상기 측면 산화물(39) 및 상기 패키지 절연 막(27) 사이에 상기 마감 층(25)이 노출될 수 있다. 다른 실시 예에서, 상기 고온 솔더(31) 및 상기 패키지 절연 막(27) 사이에 상기 도전성 패드(23)가 노출될 수 있다. 상기 도전성 패드(23)는 상기 고온 솔더(31)보다 큰 폭을 보일 수 있다.
다른 실시 예에서, 상기 도전성 패드(23)는 상기 반도체 패키지(21) 내의 반도체 칩 상에 형성될 수 있다. 상기 도전성 패드(23)는 반도체 웨이퍼의 일면에 형성될 수 있다. 상기 도전성 패드(23)는 재 배선 층(redistribution layer; RDL)에 해당될 수 있다.
상기 고온 솔더(31), 상기 배리어 층(45), 및 상기 저온 솔더(51)는 솔더 포스트, 솔더 볼, 또는 솔더 범프로 해석될 수 있다.
도 2를 참조하면, 제2 금속간 화합물(IMC; 35)은 제1 배리어 층(41)에 직접적으로 접촉될 수 있다. 제3 금속간 화합물(IMC; 55)은 상기 제1 배리어 층(41)에 직접적으로 접촉될 수 있다. 상기 제1 배리어 층(41)은 상기 제2 금속간 화합물(IMC; 35) 및 상기 제3 금속간 화합물(IMC; 55) 사이에 보존될 수 있다.
도 3을 참조하면, 배리어 층(45)은 제1 배리어 층(41) 및 제3 배리어 층(43)을 포함할 수 있다. 상기 제2 배리어 층(도 1의 42) 및 상기 제1 확산 영역(도 1의 37)은 생략될 수 있다. 제2 금속간 화합물(IMC; 35)은 상기 제1 배리어 층(41)에 직접적으로 접촉될 수 있다. 제3 금속간 화합물(IMC; 55)은 상기 제3 배리어 층(43)에 직접적으로 접촉될 수 있다.
도 4를 참조하면, 고온 솔더(31)의 측면은 노출될 수 있다. 상기 측면 산화물(도 1의 39)은 생략될 수 있다.
도 5를 참조하면, 고온 솔더(31)의 측면은 도전성 패드(23)의 상부표면에 대하여 수직에 가까운 프로파일을 보일 수 있다. 저온 솔더(51)의 측면은 콘백스(convex)한 프로파일을 보일 수 있다.
도 6을 참조하면, 반도체 패키지(22) 상에 도전성 패드(23)가 형성될 수 있다. 상기 반도체 패키지(22)는 반도체 웨이퍼 또는 반도체 칩을 포함할 수 있다. 상기 도전성 패드(23)는 재 배선 층(redistribution layer; RDL)에 해당될 수 있다. 상기 도전성 패드(23) 상에 마감 층(finish layer; 25)이 형성될 수 있다. 상기 반도체 패키지(22)의 일면에 패키지 절연 막(27)이 형성될 수 있다. 상기 패키지 절연 막(27)은 상기 마감 층(25)의 가장자리를 덮을 수 있다. 상기 도전성 패드(23) 상에 고온 솔더(31), 배리어 층(45), 및 저온 솔더(51)가 형성될 수 있다. 상기 고온 솔더(31), 상기 배리어 층(45), 및 상기 저온 솔더(51)는 솔더 범프로 해석될 수 있다. 상기 패키지 절연 막(27)은 측면 산화물(39)과 접촉될 수 있다. 상기 고온 솔더(31)의 측면은 상기 도전성 패드(23)의 상부표면에 대하여 수직에 가까운 프로파일을 보일 수 있다.
도 7을 참조하면, 고온 솔더(31)의 측면은 노출될 수 있다. 상기 고온 솔더(31)의 측면은 도전성 패드(23)의 상부표면에 대하여 수직에 가까운 프로파일을 보일 수 있다. 패키지 절연 막(27)은 제1 금속간 화합물(IMC; 33)과 접촉될 수 있다.
도 8을 참조하면, 반도체 패키지(21) 상에 상부 반도체 패키지(121)가 탑재될 수 있다. 상기 반도체 패키지(21)의 일면에 도전성 패드(23)가 형성될 수 있다. 상기 도전성 패드(23) 상에 마감 층(finish layer; 25)이 형성될 수 있다. 상기 마감 층(finish layer; 25) 상에 고온 솔더(31) 및 배리어 층(45)이 차례로 적층될 수 있다. 상기 고온 솔더(31)는 제1 금속간 화합물(Inter-Metallic Compound; IMC; 33), 제1 확산 영역(37), 및 제2 금속간 화합물(IMC; 35)을 포함할 수 있다. 상기 고온 솔더(31)의 측면에 측면 산화물(39)이 형성될 수 있다. 상기 배리어 층(45)은 제1 배리어 층(41), 제2 배리어 층(42), 및 제3 배리어 층(43)을 포함할 수 있다.
상기 상부 반도체 패키지(121)의 일면에 상부 도전성 패드(123)가 형성될 수 있다. 상기 상부 도전성 패드(123) 상에 상부 마감 층(125)이 형성될 수 있다. 상기 상부 반도체 패키지(121)의 일면에 솔더레지스트와 같은 상부 패키지 절연 막(127)이 형성될 수 있다. 상기 상부 패키지 절연 막(127)은 상기 상부 마감 층(125)의 가장자리를 덮을 수 있다. 상기 상부 마감 층(125) 상에 상부 고온 솔더(131) 및 상부 배리어 층(145)이 차례로 적층될 수 있다. 상기 상부 고온 솔더(131)는 제1 상부 금속간 화합물(133), 제1 상부 확산 영역(137), 및 제2 상부 금속간 화합물(135)을 포함할 수 있다. 상기 상부 고온 솔더(131)의 측면에 상부 측면 산화물(139)이 형성될 수 있다. 상기 상부 배리어 층(145)은 제1 상부 배리어 층(141), 제2 상부 배리어 층(142), 및 제3 상부 배리어 층(143)을 포함할 수 있다.
상기 상부 고온 솔더(131), 상기 상부 배리어 층(145), 상기 제1 상부 금속간 화합물(133), 상기 제1 상부 확산 영역(137), 상기 제2 상부 금속간 화합물(135), 상기 상부 측면 산화물(139), 상기 제1 상부 배리어 층(141), 상기 제2 상부 배리어 층(142), 및 상기 제3 상부 배리어 층(143)은 도 1 내지 도 7을 통하여 설명된 것과 유사한 다양한 구성을 포함할 수 있다.
상기 배리어 층(45) 및 상기 상부 배리어 층(145) 사이에 저온 솔더(51)가 형성될 수 있다. 상기 저온 솔더(51)는 제3 금속간 화합물(IMC; 55), 제2 확산 영역(57), 제3 상부 금속간 화합물(IMC; 155), 제2 상부 확산 영역(157)을 포함할 수 있다. 상기 저온 솔더(51)의 측면은 콘백스(convex)한 프로파일을 보일 수 있다.
도 9를 참조하면, 저온 솔더(51)는 배리어 층(45) 및 상부 마감 층(125) 사이에 형성될 수 있다. 제3 상부 금속간 화합물(155)은 상기 상부 마감 층(125) 및 상기 저온 솔더(51) 사이에 형성될 수 있다. 상기 제3 상부 금속간 화합물(155)은 상기 상부 마감 층(125)에 직접적으로 접촉될 수 있다. 상기 상부 마감 층(125)이 생략된 경우, 상기 제3 상부 금속간 화합물(155)은 상부 도전성 패드(123)에 직접적으로 접촉될 수 있다.
도 10을 참조하면, 상기 저온 솔더(51)는 플럭스를 포함할 수 있는 반면, 상기 고온 솔더(31)는 플럭스를 포함하지 않는다. 상기 저온 솔더(51)의 측면 및 상부 패키지 절연 막(127) 상에 플럭스 찌꺼기(138)가 부착될 수 있다. 상기 플럭스 찌꺼기(138)는 제3 상부 금속간 화합물(IMC; 155), 상부 마감 층(125) 및 상기 상부 패키지 절연 막(127)에 직접적으로 접촉될 수 있다. 측면 산화물(39), 마감 층(25), 및 패키지 절연 막(27) 주변에는 플럭스 찌꺼기가 부착되지 않는다.
도 11을 참조하면, 반도체 패키지(22), 도전성 패드(23), 마감 층(finish layer; 25), 고온 솔더(31), 제1 금속간 화합물(Inter-Metallic Compound; IMC; 33), 제1 확산 영역(37), 제2 금속간 화합물(IMC; 35), 측면 산화물(39), 배리어 층(45), 제1 배리어 층(41), 제2 배리어 층(42), 제3 배리어 층(43), 상부 반도체 패키지(122), 상부 도전성 패드(123), 상부 마감 층(125), 상부 패키지 절연 막(127), 상부 고온 솔더(131), 제1 상부 금속간 화합물(133), 제1 상부 확산 영역(137), 및 제2 상부 금속간 화합물(135), 상부 측면 산화물(139), 상부 배리어 층(145), 제1 상부 배리어 층(141), 제2 상부 배리어 층(142), 및 제3 상부 배리어 층(143)은 도 6을 통하여 설명된 것과 유사한 다양한 구성을 포함할 수 있다.
상기 배리어 층(45) 및 상기 상부 배리어 층(145) 사이에 저온 솔더(51)가 형성될 수 있다. 상기 저온 솔더(51)는 제3 금속간 화합물(IMC; 55), 제2 확산 영역(57), 제3 상부 금속간 화합물(IMC; 155), 제2 상부 확산 영역(157)을 포함할 수 있다. 상기 저온 솔더(51)의 측면은 콘백스(convex)한 프로파일을 보일 수 있다.
도 12를 참조하면, 저온 솔더(51)는 배리어 층(45) 및 상부 마감 층(125) 사이에 형성될 수 있다. 제3 상부 금속간 화합물(155)은 상기 상부 마감 층(125) 및 상기 저온 솔더(51) 사이에 형성될 수 있다. 상기 제3 상부 금속간 화합물(155)은 상기 상부 마감 층(125)에 직접적으로 접촉될 수 있다. 상기 상부 마감 층(125)이 생략된 경우, 상기 제3 상부 금속간 화합물(155)은 상부 도전성 패드(123)에 직접적으로 접촉될 수 있다. 상부 패키지 절연 막(127)은 상기 제3 상부 금속간 화합물(155)에 직접적으로 접촉될 수 있다.
도 13을 참조하면, 상기 저온 솔더(51)는 플럭스를 포함할 수 있는 반면, 상기 고온 솔더(31)는 플럭스를 포함하지 않는다. 상기 저온 솔더(51)의 측면 및 상부 패키지 절연 막(127) 상에 플럭스 찌꺼기(138)가 부착될 수 있다. 측면 산화물(39) 및 패키지 절연 막(27) 주변에는 플럭스 찌꺼기가 부착되지 않는다.
도 14 내지 도 25는 본 발명 기술적 사상의 실시 예들에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들 이다.
도 14를 참조하면, 희생 플레이트(13) 상에 다수의 관통홀들(14H)을 갖는 필름(14)이 형성될 수 있다. 상기 희생 플레이트(13)는 일면이 평평한 구성을 갖는 유리 판, 금속 판, 플라스틱 판, 세라믹 판, 또는 이들의 조합을 포함할 수 있다. 상기 필름(14)은 합성 수지를 포함할 수 있다. 상기 필름(14)은 연성 필름(flexible film)을 포함할 수 있다. 예를 들면, 상기 필름(14)은 드라이 필름(dry film)을 포함할 수 있다. 상기 관통홀들(14H)의 각각은 서로 떨어질 수 있다. 상기 관통홀들(14H)의 바닥들에 상기 희생 플레이트(13)의 일면이 노출될 수 있다.
도 15를 참조하면, 상기 관통홀들(14H) 내에 고온 솔더(31), 배리어 층(45), 및 저온 솔더(51)가 형성될 수 있다. 상기 고온 솔더(31)는 상기 희생 플레이트(13)에 접촉될 수 있다. 상기 배리어 층(45)은 상기 고온 솔더(31) 상에 형성될 수 있다. 상기 저온 솔더(51)는 상기 배리어 층(45) 상에 형성될 수 있다. 상기 저온 솔더(51)의 상단은 노출될 수 있다.
도 16을 참조하면, 상기 희생 플레이트(13)를 제거하여 상기 고온 솔더(31)의 바닥이 노출될 수 있다. 상기 고온 솔더(31), 상기 배리어 층(45), 및 상기 저온 솔더(51)는 솔더 포스트(solder post)를 구성할 수 있다.
도 17을 참조하면, 도전성 패드(23) 상에 상기 고온 솔더(31)가 부착될 수 있다.
상기 도전성 패드(23)는 반도체 패키지(21)의 일면에 형성될 수 있다. 상기 도전성 패드(23) 상에 상기 고온 솔더(31)를 부착하는 공정은 TC(thermo-compression) bonding, TS(thermo-sonic) bonding, 또는 이들의 조합이 적용될 수 있다. 상기 고온 솔더(31)의 수평 폭은 상기 도전성 패드(23)에 가까워질수록 확장될 수 있다. 상기 고온 솔더(31)의 측면들은 상기 저온 솔더(51)의 측면들과 다른 모양을 보일 수 있다. 상기 고온 솔더(31)의 측면들은 상기 배리어 층(45)에 가까워질수록 상기 도전성 패드(23)의 상부표면에 대하여 수직에 가까운 프로파일을 보일 수 있다. 상기 고온 솔더(31)의 측면들은 상기 도전성 패드(23)에 가까워질수록 콘케이브(concave)한 프로파일을 보일 수 있다.
다른 실시 예에서, 상기 도전성 패드(23)는 반도체 칩 또는 반도체 웨이퍼의 일면에 형성될 수 있다.
도 18을 참조하면, 상기 필름(14)이 제거될 수 있다.
도 19를 참조하면, 리플로우(reflow) 공정을 이용하여 상기 저온 솔더(51)의 표면이 둥글게 형성될 수 있다. 도 1내지 도 4는 도 19에 도시된 반도체 소자의 일부분을 상세히 보여주는 확대도일 수 있다. 상기 도전성 패드(23), 상기 고온 솔더(31), 상기 배리어 층(45), 및 상기 저온 솔더(51)는 도 1내지 도 4를 통하여 설명된 것과 유사한 구성을 보일 수 있다.
도 20을 참조하면, 반도체 패키지(21) 상에 상부 반도체 패키지(121)가 탑재될 수 있다. 도 8은 도 20에 도시된 반도체 소자의 일부분을 상세히 보여주는 확대도일 수 있다. 도전성 패드(23), 고온 솔더(31), 배리어 층(45), 저온 솔더(51), 상부 도전성 패드(123), 상부 고온 솔더(131), 및 상부 배리어 층(145)은 도 8을 통하여 설명된 것과 유사한 구성을 보일 수 있다.
도 21을 참조하면, 반도체 패키지(21) 상에 상부 반도체 패키지(121)가 탑재될 수 있다. 도 9는 도 21에 도시된 반도체 소자의 일부분을 상세히 보여주는 확대도일 수 있다. 도전성 패드(23), 고온 솔더(31), 배리어 층(45), 저온 솔더(51), 및 상부 도전성 패드(123)는 도 9를 통하여 설명된 것과 유사한 구성을 보일 수 있다.
도 22를 참조하면, 반도체 패키지(22) 상에 도전성 패드(23)가 형성될 수 있다. 상기 반도체 패키지(22)는 반도체 웨이퍼 또는 반도체 칩을 포함할 수 있다. 상기 도전성 패드(23)는 재 배선 층(redistribution layer; RDL)에 해당될 수 있다. 상기 도전성 패드(23) 상에 고온 솔더(31), 배리어 층(45), 및 저온 솔더(51)가 형성될 수 있다. 상기 고온 솔더(31), 상기 배리어 층(45), 및 상기 저온 솔더(51)는 솔더 범프로 해석될 수 있다. 상기 고온 솔더(31)의 측면은 상기 도전성 패드(23)의 상부표면에 대하여 수직에 가까운 프로파일을 보일 수 있다.
도 23을 참조하면, 리플로우(reflow) 공정을 이용하여 상기 저온 솔더(51)의 표면이 둥글게 형성될 수 있다. 도 6및 도 7은 도 23에 도시된 반도체 소자의 일부분을 상세히 보여주는 확대도일 수 있다. 상기 도전성 패드(23), 상기 고온 솔더(31), 상기 배리어 층(45), 및 상기 저온 솔더(51)는 도 6및 도 7을 통하여 설명된 것과 유사한 구성을 보일 수 있다.
도 24를 참조하면, 반도체 패키지(22) 상에 상부 반도체 패키지(122)가 탑재될 수 있다. 도 11은 도 24에 도시된 반도체 소자의 일부분을 상세히 보여주는 확대도일 수 있다. 도전성 패드(23), 고온 솔더(31), 배리어 층(45), 저온 솔더(51), 상부 도전성 패드(123), 상부 고온 솔더(131), 및 상부 배리어 층(145)은 도 11을 통하여 설명된 것과 유사한 구성을 보일 수 있다.
도 25를 참조하면, 반도체 패키지(22) 상에 상부 반도체 패키지(122)가 탑재될 수 있다. 도 12는 도 25에 도시된 반도체 소자의 일부분을 상세히 보여주는 확대도일 수 있다. 도전성 패드(23), 고온 솔더(31), 배리어 층(45), 저온 솔더(51), 및 상부 도전성 패드(123)는 도 12를 통하여 설명된 것과 유사한 구성을 보일 수 있다.
도 26 및 도 27은 본 발명의 기술적 사상의 실시 예에 따른 전자 장치의 시스템 블록도들 이다.
도 26을 참조하면, 도 1 내지 도 25를 참조하여 설명한 것과 유사한 반도체 소자는 전자 시스템(2100)에 적용될 수 있다. 상기 전자 시스템(2100)은 바디(Body; 2110), 마이크로프로세서 (MicroProcessor; 2120), 파워(Power; 2130), 기능 유닛(Function Unit; 2140), 및 디스플레이 컨트롤러(Display Controller; 2150)를 포함할 수 있다. 상기 바디(2110)는 인쇄 회로기판(PCB)으로 형성된 마더 보드(Mother Board)일 수 있다. 상기 마이크로프로세서(2120), 상기 파워(2130), 상기 기능 유닛(2140), 및 상기 디스플레이 컨트롤러(2150)는 상기 바디(2110)에 장착될 수 있다. 상기 바디(2110)의 내부 혹은 상기 바디(2110)의 외부에 디스플레이(2160)가 배치될 수 있다. 예를 들면, 상기 디스플레이(2160)는 상기 바디(2110)의 표면에 배치되어 상기 디스플레이 컨트롤러(2150)에 의해 프로세스 된 이미지를 표시할 수 있다.
상기 파워(2130)는 외부 배터리 등으로부터 일정 전압을 공급받아 이를 요구되는 전압 레벨로 분기하여 상기 마이크로프로세서(2120), 상기 기능 유닛(2140), 상기 디스플레이 컨트롤러(2150) 등으로 공급하는 역할을 할 수 있다. 상기 마이크로프로세서(2120)는 상기 파워(2130)로부터 전압을 공급받아 상기 기능 유닛(2140)과 상기 디스플레이(2160)를 제어할 수 있다. 상기 기능 유닛(2140)은 다양한 전자 시스템(2100)의 기능을 수행할 수 있다. 예를 들어, 상기 전자 시스템(2100)이 스마트 폰인 경우 상기 기능 유닛(2140)은 다이얼링, 또는 외부 장치(External Apparatus; 2170)와의 교신으로 상기 디스플레이(2160)로의 영상 출력, 스피커로의 음성 출력 등과 같은 휴대폰 기능을 수행할 수 있는 여러 구성요소들을 포함할 수 있으며, 카메라가 함께 장착된 경우 카메라 이미지 프로세서(Camera Image Processor)의 역할을 할 수 있다.
응용 실시 예에서, 상기 전자 시스템(2100)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 상기 기능 유닛(2140)은 메모리 카드 컨트롤러일 수 있다. 상기 기능 유닛(2140)은 유선 혹은 무선의 통신 유닛(Communication Unit; 2180)을 통해 상기 외부 장치(2170)와 신호를 주고 받을 수 있다. 더 나아가서, 상기 전자 시스템(2100)이 기능 확장을 위해 유에스비(Universal Serial Bus; USB) 등을 필요로 하는 경우, 상기 기능 유닛(2140)은 인터페이스 컨트롤러(Interface Controller)의 역할을 할 수 있다. 이에 더하여, 상기 기능 유닛(2140)은 대용량 저장 장치를 포함할 수 있다.
도 1 내지 도 25를 참조하여 설명한 것과 유사한 반도체 소자는 상기 기능 유닛(2140) 또는 상기 마이크로 프로세서(2120)에 적용될 수 있다. 예를 들면, 상기 마이크로프로세서(2120)는 상기 도전성 패드(23), 상기 고온 솔더(31), 상기 배리어 층(45), 및 상기 저온 솔더(51)를 포함할 수 있다.
도 27을 참조하면, 전자 시스템(2400)은 본 발명 기술적 사상의 다양한 실시 예들에 의한 반도체 소자들 중 적어도 하나를 포함할 수 있다. 전자 시스템(2400)은 모바일 기기 또는 컴퓨터를 제조하는데 사용될 수 있다. 예를 들어, 상기 전자 시스템(2400)은 메모리 시스템(2412), 마이크로프로세서(2414), 램(2416), 버스(2420), 및 유저 인터페이스(2418)를 포함할 수 있다. 상기 마이크로프로세서(2414), 상기 메모리 시스템(2412), 및 상기 유저 인터페이스(2418)는 상기 버스(2420)를 경유하여 상호 접속될 수 있다. 상기 유저 인터페이스(2418)는 상기 전자 시스템(2400)으로 데이터를 입력하거나 상기 전자 시스템(2400)으로부터 데이터를 출력하는데 사용될 수 있다. 상기 마이크로프로세서(2414)는 상기 전자 시스템(2400)을 프로그램 및 컨트롤할 수 있다. 상기 램(2416)은 상기 마이크로프로세서(2414)의 동작 메모리로 사용될 수 있다. 상기 마이크로프로세서(2414), 상기 램(2416) 및/또는 다른 구성 요소들은 단일 패키지 내에 조립될 수 있다. 상기 메모리 시스템(2412)은 상기 마이크로프로세서(2414) 동작용 코드들, 상기 마이크로프로세서(2414)에 의해 처리된 데이터, 또는 외부 입력 데이터를 저장할 수 있다. 상기 메모리 시스템(2412)은 컨트롤러 및 메모리를 포함할 수 있다.
도 1 내지 도 25를 참조하여 설명한 것과 유사한 반도체 소자는 상기 마이크로프로세서(2414), 상기 램(2416), 또는 상기 메모리 시스템(2412)에 적용될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
13: 희생 플레이트 14: 필름
21, 22, 121, 122: 반도체 패키지 23, 123: 도전성 패드
25, 125: 마감 층(finish layer) 27, 127: 패키지 절연 막
31, 131: 고온 솔더
33, 35, 55, 133, 135, 155: 금속간 화합물(Inter-Metallic Compound; IMC)
37, 57, 137, 157: 확산 영역 39, 139: 측면 산화물
41, 42, 43, 45, 141, 142, 143, 145: 배리어 층
138: 플럭스 찌꺼기
2100: 전자 시스템
2110: 바디 2120: 마이크로 프로세서
2130: 파워 2140: 기능 유닛
2150: 디스플레이 컨트롤러 2160: 디스플레이
2170: 외부 장치 2180: 통신 유닛
2400: 전자 시스템
2412: 메모리 시스템 2414: 마이크로프로세서
2416: 램 2418: 유저 인터페이스
2420: 버스

Claims (20)

  1. 도전성 패드;
    상기 도전성 패드 상의 고온 솔더;
    상기 고온 솔더 상에 형성되고 상기 고온 솔더보다 낮은 융점을 갖는 저온 솔더; 및
    상기 고온 솔더 및 상기 저온 솔더 사이의 배리어 층을 포함하되,
    상기 고온 솔더 내의 Sn 함량은 상기 저온 솔더보다 높은 반도체 소자.
  2. 제1 항에 있어서,
    상기 고온 솔더는 순수-주석(pure-Sn)을 포함하는 반도체 소자.
  3. 제1 항에 있어서,
    상기 고온 솔더는 90 wt% 이상의 Sn 함량을 갖는 혼합물을 포함하는 반도체 소자.
  4. 제1 항에 있어서,
    상기 저온 솔더는 플럭스를 포함하되, 상기 고온 솔더는 플럭스를 포함하지 않는 반도체 소자.
  5. 제1 항에 있어서,
    상기 고온 솔더의 측면에 형성된 측면 산화물을 더 포함하는 반도체 소자.
  6. 제5 항에 있어서,
    상기 측면 산화물은 SnO를 포함하는 반도체 소자.
  7. 제1 항에 있어서,
    상기 고온 솔더의 측면은 콘케이브(concave)한 프로파일을 포함하고, 상기 저온 솔더의 측면은 콘백스(convex)한 프로파일을 포함하는 반도체 소자.
  8. 제1 항에 있어서,
    상기 고온 솔더의 측면은 상기 배리어 층에 가까워질수록 상기 도전성 패드의 상부표면에 대하여 수직한 프로파일을 포함하고, 상기 고온 솔더의 측면은 상기 도전성 패드에 가까워질수록 콘케이브(concave)한 프로파일을 포함하는 반도체 소자.
  9. 제1 항에 있어서,
    상기 고온 솔더의 측면은 상기 도전성 패드의 상부표면에 대하여 수직한 프로파일을 포함하고, 상기 저온 솔더의 측면은 콘백스(convex)한 프로파일을 포함하는 반도체 소자.
  10. 제1 항에 있어서,
    상기 배리어 층 및 상기 고온 솔더 사이의 제1 금속간 화합물(Inter-Metallic Compound; IMC); 및
    상기 배리어 층 및 상기 저온 솔더 사이의 제2 금속간 화합물(IMC)을 더 포함하는 반도체 소자.
  11. 제10 항에 있어서,
    상기 배리어 층은
    제1 배리어 층; 및
    상기 제1 배리어 층 상의 제2 배리어 층을 포함하되, 상기 제1 배리어 층은 상기 제2 배리어 층보다 두꺼운 반도체 소자.
  12. 제11 항에 있어서,
    상기 제1 배리어 층은 Ni을 포함하고, 상기 제2 배리어 층은 Bi를 포함하는 반도체 소자.
  13. 제11 항에 있어서,
    상기 제2 금속간 화합물(IMC) 및 상기 저온 솔더 사이의 제1 확산 영역을 더 포함하되, 상기 제1 확산 영역은 상기 제2 배리어 층 및 상기 저온 솔더의 물질들을 포함하는 반도체 소자.
  14. 제11 항에 있어서,
    상기 제1 배리어 층 상의 제3 배리어 층을 더 포함하되,
    상기 제1 배리어 층은 상기 제2 배리어 층 및 상기 제3 배리어 층 사이에 형성되고, 상기 제3 배리어 층은 Bi를 포함하는 반도체 소자.
  15. 제14 항에 있어서,
    상기 제1 금속간 화합물(IMC) 및 상기 고온 솔더 사이의 제2 확산 영역을 더 포함하되, 상기 제2 확산 영역은 상기 제3 배리어 층 및 상기 고온 솔더의 물질들을 포함하는 반도체 소자.
  16. 제1 도전성 패드;
    상기 제1 도전성 패드와 마주보는 제2 도전성 패드;
    상기 제1 도전성 패드 및 상기 제2 도전성 패드 사이의 고온 솔더;
    상기 고온 솔더 및 상기 제2 도전성 패드 사이에 형성되고 상기 고온 솔더보다 낮은 융점을 갖는 저온 솔더; 및
    상기 고온 솔더 및 상기 저온 솔더 사이의 배리어 층을 포함하되,
    상기 고온 솔더 내의 Sn 함량은 상기 저온 솔더보다 높은 반도체 소자.
  17. 제16 항에 있어서,
    상기 저온 솔더 및 상기 제2 도전성 패드에 가깝고 상기 고온 솔더 및 상기 제1 도전성 패드에 멀리 떨어진 플럭스 찌꺼기를 더 포함하는 반도체 소자.
  18. 반도체 패키지의 일면에 형성된 도전성 패드;
    상기 도전성 패드 상의 고온 솔더;
    상기 고온 솔더 상에 형성되고 상기 고온 솔더보다 낮은 융점을 갖는 저온 솔더; 및
    상기 고온 솔더 및 상기 저온 솔더 사이의 배리어 층을 포함하되,
    상기 고온 솔더의 측면은 상기 저온 솔더와 다른 모양을 갖는 반도체 소자.
  19. 제18 항에 있어서,
    상기 고온 솔더의 측면은 콘케이브(concave)한 프로파일을 포함하는 반도체 소자.
  20. 제18 항에 있어서,
    상기 고온 솔더의 측면은 상기 배리어 층에 가까워질수록 상기 도전성 패드의 상부표면에 대하여 수직한 프로파일을 포함하고, 상기 고온 솔더의 측면은 상기 도전성 패드에 가까워질수록 콘케이브(concave)한 프로파일을 포함하는 반도체 소자.
KR1020140095964A 2014-07-28 2014-07-28 솔더 조인트를 갖는 반도체 소자 및 그 형성 방법 KR102192195B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140095964A KR102192195B1 (ko) 2014-07-28 2014-07-28 솔더 조인트를 갖는 반도체 소자 및 그 형성 방법
US14/686,775 US9646945B2 (en) 2014-07-28 2015-04-14 Semiconductor device having solder joint and method of forming the same
JP2015136846A JP6564261B2 (ja) 2014-07-28 2015-07-08 半田ジョイントを有する半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140095964A KR102192195B1 (ko) 2014-07-28 2014-07-28 솔더 조인트를 갖는 반도체 소자 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20160013737A true KR20160013737A (ko) 2016-02-05
KR102192195B1 KR102192195B1 (ko) 2020-12-17

Family

ID=55167330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140095964A KR102192195B1 (ko) 2014-07-28 2014-07-28 솔더 조인트를 갖는 반도체 소자 및 그 형성 방법

Country Status (3)

Country Link
US (1) US9646945B2 (ko)
JP (1) JP6564261B2 (ko)
KR (1) KR102192195B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180066379A (ko) * 2016-12-08 2018-06-19 삼성전자주식회사 반도체 발광 소자

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017104276B4 (de) * 2017-03-01 2020-01-16 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen und elektronisches Bauelement
US10593638B2 (en) * 2017-03-29 2020-03-17 Xilinx, Inc. Methods of interconnect for high density 2.5D and 3D integration
DE102017108422A1 (de) 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen und elektronisches Bauelement
US10403591B2 (en) * 2017-10-31 2019-09-03 Xilinx, Inc. Chip package assembly with enhanced interconnects and method for fabricating the same
US10811377B2 (en) * 2017-12-14 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with a barrier layer and method for forming the same
US10453817B1 (en) 2018-06-18 2019-10-22 Texas Instruments Incorporated Zinc-cobalt barrier for interface in solder bond applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110128388A (ko) * 2010-05-23 2011-11-30 주식회사 네패스 범프 구조물 및 그 제조 방법
JP2013042018A (ja) * 2011-08-18 2013-02-28 Fujitsu Ltd 半導体装置およびその製造方法並びに電子装置
KR20140017295A (ko) * 2012-07-31 2014-02-11 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자 및 그 제조방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739917A (en) * 1987-01-12 1988-04-26 Ford Motor Company Dual solder process for connecting electrically conducting terminals of electrical components to printed circuit conductors
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5542174A (en) * 1994-09-15 1996-08-06 Intel Corporation Method and apparatus for forming solder balls and solder columns
US5803343A (en) * 1995-10-30 1998-09-08 Delco Electronics Corp. Solder process for enhancing reliability of multilayer hybrid circuits
US5803344A (en) * 1996-09-09 1998-09-08 Delco Electronics Corp. Dual-solder process for enhancing reliability of thick-film hybrid circuits
US5953623A (en) * 1997-04-10 1999-09-14 International Business Machines Corporation Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
US6483195B1 (en) * 1999-03-16 2002-11-19 Sumitomo Bakelite Company Limited Transfer bump street, semiconductor flip chip and method of producing same
US6281106B1 (en) * 1999-11-25 2001-08-28 Delphi Technologies, Inc. Method of solder bumping a circuit component
US6492197B1 (en) * 2000-05-23 2002-12-10 Unitive Electronics Inc. Trilayer/bilayer solder bumps and fabrication methods therefor
US20030234276A1 (en) * 2002-06-20 2003-12-25 Ultratera Corporation Strengthened bonding mechanism for semiconductor package
JP2004260157A (ja) * 2003-02-07 2004-09-16 Toshiba Corp 半導体装置、半導体装置の製造方法及び組立方法
US6893799B2 (en) 2003-03-06 2005-05-17 International Business Machines Corporation Dual-solder flip-chip solder bump
JP2005011838A (ja) * 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
US7112524B2 (en) * 2003-09-29 2006-09-26 Phoenix Precision Technology Corporation Substrate for pre-soldering material and fabrication method thereof
US20050199996A1 (en) 2004-03-10 2005-09-15 Ho Tony H. Two solder array structure with two high melting solder joints
US20070036670A1 (en) 2005-08-12 2007-02-15 John Pereira Solder composition
US20080248610A1 (en) 2007-04-03 2008-10-09 Advanpack Solutions Pte Ltd Thermal bonding process for chip packaging
US8348139B2 (en) 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
US8671560B2 (en) * 2010-03-30 2014-03-18 Research Triangle Institute In system reflow of low temperature eutectic bond balls
WO2012016932A1 (en) 2010-08-02 2012-02-09 Atotech Deutschland Gmbh Method to form solder deposits and non-melting bump structures on substrates
TWI440518B (zh) 2011-08-26 2014-06-11 Univ Nat Taiwan Science Tech 多層結構之高溫焊料及其製造方法
US9368429B2 (en) * 2011-10-25 2016-06-14 Intel Corporation Interposer for hermetic sealing of sensor chips and for their integration with integrated circuit chips

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110128388A (ko) * 2010-05-23 2011-11-30 주식회사 네패스 범프 구조물 및 그 제조 방법
JP2013042018A (ja) * 2011-08-18 2013-02-28 Fujitsu Ltd 半導体装置およびその製造方法並びに電子装置
KR20140017295A (ko) * 2012-07-31 2014-02-11 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180066379A (ko) * 2016-12-08 2018-06-19 삼성전자주식회사 반도체 발광 소자

Also Published As

Publication number Publication date
KR102192195B1 (ko) 2020-12-17
JP2016032104A (ja) 2016-03-07
JP6564261B2 (ja) 2019-08-21
US9646945B2 (en) 2017-05-09
US20160027751A1 (en) 2016-01-28

Similar Documents

Publication Publication Date Title
KR102192195B1 (ko) 솔더 조인트를 갖는 반도체 소자 및 그 형성 방법
JP5624649B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
US8101866B2 (en) Packaging substrate with conductive structure
US20140335657A1 (en) Stack packages having fastening element and halogen-free inter-package connector
KR20160019739A (ko) 필라를 포함하는 반도체 소자 및 패키지 기판, 및 그것을 포함하는 반도체 패키지 및 패키지 적층 구조체
TW201232681A (en) Semiconductor device and method of forming bump-on-lead interconnection
KR20140017295A (ko) 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자 및 그 제조방법
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
US7679188B2 (en) Semiconductor device having a bump formed over an electrode pad
US20130087912A1 (en) Semiconductor device, electronic device, and semiconductor device manufacturing method
US11908820B2 (en) Dual solder methodologies for ultrahigh density first level interconnections
US20150162292A1 (en) Semiconductor package and method of manufacturing semiconductor package
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP5420361B2 (ja) 半導体装置の実装方法および半導体装置の製造方法
CN104584206B (zh) 用于互连附着的迹线沾焊料技术
CN216958013U (zh) 电子组件及电子设备
JP2004281540A (ja) 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器
US8698309B2 (en) Semiconductor device
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
US9601374B2 (en) Semiconductor die assembly
TW201931543A (zh) 具有增進的互連之晶片封裝組件以及製造其之方法
JP6593119B2 (ja) 電極構造、接合方法及び半導体装置
JP2008071792A (ja) 半導体装置の製造方法
JP2011071378A (ja) 半導体装置
KR20160034055A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right