JP5860244B2 - レジストパターン形成方法、並びにそれを用いたナノインプリント用モールド、フォトマスク及び半導体デバイスの製造方法 - Google Patents

レジストパターン形成方法、並びにそれを用いたナノインプリント用モールド、フォトマスク及び半導体デバイスの製造方法 Download PDF

Info

Publication number
JP5860244B2
JP5860244B2 JP2011183160A JP2011183160A JP5860244B2 JP 5860244 B2 JP5860244 B2 JP 5860244B2 JP 2011183160 A JP2011183160 A JP 2011183160A JP 2011183160 A JP2011183160 A JP 2011183160A JP 5860244 B2 JP5860244 B2 JP 5860244B2
Authority
JP
Japan
Prior art keywords
resist pattern
substrate
resist
forming method
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011183160A
Other languages
English (en)
Other versions
JP2013045908A (ja
Inventor
法元 盛久
盛久 法元
雅治 福田
雅治 福田
佑介 河野
佑介 河野
中川 勝
勝 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Dai Nippon Printing Co Ltd
Original Assignee
Tohoku University NUC
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Dai Nippon Printing Co Ltd filed Critical Tohoku University NUC
Priority to JP2011183160A priority Critical patent/JP5860244B2/ja
Publication of JP2013045908A publication Critical patent/JP2013045908A/ja
Application granted granted Critical
Publication of JP5860244B2 publication Critical patent/JP5860244B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、レジストパターンを形成する方法、並びにその方法を用いてナノインプリント用モールド、フォトマスク及び半導体デバイスを製造する方法に関する。
近年、半導体デバイス(例えば、半導体メモリ等)等の製造において、基板の表面に微細な凹凸構造を形成した型部材(モールド)を用い、凹凸構造を基板等の被加工物に転写することで微細凹凸構造を等倍転写するパターン形成技術であるナノインプリント技術や、微細なパターンを有するフォトマスク等を用いたリソグラフィー技術が注目されている。
このような微細凹凸構造や微細パターンを有するナノインプリント用モールドやフォトマスク等は、一般に、基板の表面に設けたレジスト膜に対して露光・現像を行うことにより、微細凹凸構造や微細パターンに対応するレジストパターンを形成し、その後、当該レジストパターンが形成された基板を、そのレジストパターンをマスクとするエッチング処理に付することにより製造される。
半導体メモリ等の半導体デバイスもまた、上記ナノインプリント用モールドやフォトマスク等と同様に、基板の表面に設けたレジスト膜に対して露光・現像を行うことにより微細なレジストパターンを形成し、当該レジストパターンが形成された基板をエッチング処理に付して基板上に微細凹凸構造を形成した後、所定の工程により製造される。
微細凹凸構造や微細パターンを有するナノインプリント用モールド、フォトマスク、半導体デバイス等を製造するためには、当該微細凹凸構造や微細パターンに対応する微細なレジストパターンを基板上に形成する必要がある。レジストパターンを微細化する方法としては、例えば、露光光源を短波長化する方法が挙げられ、かかる露光光源としては、DUV、EUV、電子線等が用いられている。
基板上に微細なレジストパターンを形成するにあたり、基板とレジスト膜との密着不良や、レジストパターンの高アスペクト比等が主な原因となり、露光・現像により形成したレジストパターンの倒れやスライドが生じることがあり、その結果、ナノインプリント用モールド、フォトマスク、半導体デバイス等の微細凹凸構造や微細パターンに欠陥が生じてしまう。そのため、リソグラフィー技術においては、基板とレジスト膜との密着性が重要視されている。このような観点から、従来、基板とレジスト膜との間にヘキサメチルジシラザン(HMDS)等からなる層(HMDS層)を設けることで、基板とレジスト膜との密着性を向上させる方法が提案されている(特許文献1参照)。
なお、ナノインプリント用モールド、フォトマスク、半導体デバイス等の微細凹凸構造や微細パターンを形成する技術ではないが、従来、無機材料からなる基板上に有機材料からなるポリマーを接着させる技術として、末端にベンゾフェノン基を有するシランカップリング剤からなる層を基板上に設け、その上にポリマー層を形成するとともに、紫外線を照射することによりベンゾフェノン基とポリマーとのグラフト重合反応を生じさせる技術が提案されている(非特許文献1参照)。
米国特許第3,549,368号明細書
Oswald Prucker, et al., J. Am. Chem. Soc., 121, p.8766-8770, 1999
上記特許文献1に開示された技術においては、HMDS層を基板とレジスト膜との間に介在させることで、基板とレジスト膜との密着性を向上させることができるが、形成しようとするレジストパターンのさらなる微細化により当該レジストパターンのアスペクト比が高くなり、それに従い、基板上に形成したレジストパターンが倒れたり、スライドしたりしてしまうという問題がある。すなわち、HMDS層を介在させるのみでは、基板とレジスト膜との密着性が不十分となってきているという問題がある。
基板上に形成されるレジスト膜を薄膜化し、レジストパターンのアスペクト比を小さくすることでレジストパターンの倒れやスライド等を防止し得るが、アスペクト比を小さくしてしまうと、その後のエッチング工程におけるエッチング耐性が低下してしまうという問題がある。
また、上記非特許文献1に開示された技術においては、無機材料からなる基板の全面にポリマー層を接着させることを目的とするものであって、微細なレジストパターンを形成することを目的とするものではない。
上記のような現状に鑑みて、本発明は、基板とレジスト膜との密着性をより向上させることで、高アスペクト比、かつ微細なレジストパターンの倒れやスライドを防止することのできるレジストパターン形成方法、並びにそれを用いたナノインプリント用モールド、フォトマスク及び半導体デバイスの製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、電子線反応性基であるベンゾフェノン基を有するシラン化合物を含むシランカップリング層が形成されてなる基板の当該シランカップリング層上に、ネガ型レジスト膜を形成するレジスト膜形成工程と、前記レジスト膜に対して電子線を照射し、当該レジスト膜に所定のパターン形状の潜像を形成する露光工程と、前記電子線が照射されたレジスト膜を現像して、最小寸法が10〜100nmであるレジストパターンを形成する現像工程とを有し、前記レジスト膜は、前記露光工程における前記電子線の照射により、前記ベンゾフェノン基と結合可能、かつ前記現像工程後に前記基板上に残存し得る程度に硬化可能な樹脂成分を含有するものであり、前記露光工程における前記電子線の照射により、前記ベンゾフェノン基と前記樹脂成分とを結合させ、前記シランカップリング層と前記レジスト膜とを密着させることを特徴とするレジストパターン形成方法を提供する(発明1)。
なお、本発明において「電子線反応性基」とは、電子線の照射によりラジカルを生じさせ得るとともに、他の有機化合物から水素を引き抜くことにより当該他の有機化合物と結合し得る官能基を意味するものとする。また、レジストパターンの最小寸法とは、形成されたレジストパターンの平面視における長さのうちの最小長さを意味し、例えば、レジストパターンがライン&スペースパターンであれば、線状の凸部又は凹部の短手方向の長さを意味し、平面視円形又は平面視正方形のピラーパターンであれば、当該円の直径又は当該正方形の一辺の長さを意味するものとする。
上記発明(発明1)においては、前記シラン化合物として、下記式(I)で表されるシラン化合物を用いることができる(発明)。
Figure 0005860244
(式中、R1〜R3は、各々独立して、水素原子、炭素数1〜3のアルキル基、炭素数1〜3のアルコキシ基、イソシアネート基又はハロゲン原子を示し、R1〜R3のうちの少なくとも一つは炭素数1〜3のアルコキシ基、イソシアネート基又はハロゲン原子である。)
上記発明(発明1,2)においては、前記シランカップリング層が、前記シラン化合物と前記基板とを収容した密閉容器内にて前記シラン化合物を気化させ、前記シラン化合物の蒸気を前記基板表面に接触させることにより形成される単分子膜であるのが好ましい(発明3)。
また、本発明は、上記発明(発明1〜)に係るレジストパターン形成方法と、前記レジストパターン形成方法により前記レジストパターンが形成された前記基板を、エッチング処理に付するエッチング工程とを含むことを特徴とするナノインプリント用モールドの製造方法を提供する(発明)。
上記発明(発明)においては、前記基板が、シリコン基板であってもよいし(発明)、前記基板が、表面に金属薄膜が形成されてなる石英基板であり、前記エッチング工程において、前記レジストパターン形成方法により形成された前記レジストパターンを用いて、前記金属薄膜をエッチングした後に、前記石英基板をエッチングしてもよい(発明)。
さらに、本発明は、上記発明(発明1〜)に係るレジストパターン形成方法と、前記レジストパターン形成方法により前記レジストパターンが形成された前記基板を、エッチング処理に付するエッチング工程とを含み、前記基板が、表面に金属薄膜が形成されてなる石英基板であり、前記エッチング工程において、前記レジストパターンを用いて前記金属薄膜をエッチングすることを特徴とするフォトマスクの製造方法を提供する(発明)。
さらにまた、本発明は、上記発明(発明1〜)に係るレジストパターン形成方法と、前記レジストパターン形成方法により前記レジストパターンが形成された前記基板を、エッチング処理に付するエッチング工程とを含むことを特徴とする半導体デバイスの製造方法を提供する(発明)。
本発明によれば、基板とレジスト膜との密着性をより向上させることで、高アスペクト比、かつ微細なレジストパターンの倒れやスライドを防止することのできるレジストパターン形成方法、並びにそれを用いたナノインプリント用モールド、フォトマスク及び半導体デバイスの製造方法を提供することができる。
試験例1における実施例1のレジストパターンの試験前のAFMイメージ像を示す写真である。 試験例1における実施例1のレジストパターンの試験後のAFMイメージ像を示す写真である。 試験例1における比較例1のレジストパターンの試験前のAFMイメージ像を示す写真である。 試験例1における比較例1のレジストパターンの試験後のAFMイメージ像を示す写真である。
本発明の一実施形態に係るレジストパターン形成方法について説明する。
〔レジストパターン形成方法〕
本実施形態に係るレジストパターン形成方法は、少なくとも一方の表面に所定のシランカップリング層が設けられてなる基板の当該シランカップリング層上にレジスト膜を形成するレジスト膜形成工程、レジスト膜が形成された基板を露光し、レジスト膜に所定のパターン形状の潜像を形成する露光工程、及び露光された基板を現像し、レジストパターンを形成する現像工程を含む。
<レジスト膜形成工程>
レジスト膜形成工程に付される基板の少なくとも一方の表面に設けられてなるシランカップリング層は、電子線反応性基を有するシラン化合物の吸着単分子膜により構成されている。
このシラン化合物が有する電子線反応性基は、電子線の照射によりラジカルを生じさせ得るとともに、レジスト組成物中の樹脂成分から水素を引き抜くことにより当該樹脂成分と付加反応(例えば、グラフト付加等)を生じさせ、それにより当該樹脂成分と結合(共有結合)し得る官能基であり、好ましくは電子線に対する反応性の高いベンゾフェノン基である
本実施形態において、上記シラン化合物は、基板表面の官能基(水酸基等)との間でシランカップリング反応により結合し得る官能基(例えば、メトキシ基、エトキシ基等のアルコキシ基;イソシアネート基;ハロゲン基等)を少なくとも1つ有するものであり、当該官能基と反対側の末端に電子線反応性基を有するものであるのが好ましい。当該反対側の末端に電子線反応性基を有することで、後述する露光工程において、立体障害を引き起こすことなく、レジスト組成物中の樹脂成分との付加反応(例えば、グラフト付加等)を生じさせ、樹脂成分と電子線反応性基とを結合(共有結合)させることができる。
このようなシラン化合物としては、気相法により、分子レベルにおいて均一な吸着単分子膜が基板上に形成され得るようなものであって、例えば、下記式(I)により表されるシラン化合物を用いるのが好ましい。
Figure 0005860244
(式中、R1〜R3は、各々独立して、水素原子、炭素数1〜3のアルキル基、炭素数1〜3のアルコキシ基、イソシアネート基又はハロゲン原子を示し、R1〜R3のうちの少なくとも一つは炭素数1〜3のアルコキシ基、イソシアネート基又はハロゲン原子である。)
上記式(I)中の反応性シリル基(-SiR1R2R3)は、トリメトキシシリル基(-Si(OCH3)3)、ジメトキシシリル基(-SiH(OCH3)2)、トリクロロシリル基(-SiCl3)、ジクロロメチルシリル基(-SiCH3Cl2)、クロロジメチルシリル基(-Si(CH3)2Cl)、トリイソシアナトシリル基(-Si(NCO)3)、ジイソシアナトメチルシリル基(-SiCH3(NCO)2)又はイソシアナトジメチルシリル基(-Si(CH3)2NCO)であるのが好ましく、特にトリメトキシシリル基(-Si(OCH3)3)であるのが好ましい。
すなわち、上記シラン化合物としては、下記式(II)により表される4−{[(3−トリメトキシシリル)プロピル]オキシ}ベンゾフェノンを用いるのが特に好ましい。
Figure 0005860244
本実施形態において、基板は、上記シラン化合物とシランカップリング反応により結合し得る官能基(水酸基等)を表面に有するものである限り特に制限されるものではなく、例えば、シリコン基板、石英基板、金属基板や、これらの基板の一表面にクロム、クロム化合物(窒化クロム、酸窒化クロム等)等の金属薄膜が形成されてなるもの等であって、酸素プラズマ処理、UVオゾン処理等により表面親水化処理が施されてなるもの等が挙げられる。
本実施形態において、基板上にシランカップリング層を形成する方法としては、従来公知の方法を用いることができる。例えば、酸素プラズマ処理、UVオゾン処理等の表面処理が施され、表面にシラン化合物と結合可能な官能基(水酸基等)を有する基板を用意する。次に、上記シラン化合物と当該基板とを収容した密閉容器を所定の温度条件下(100〜180℃)にて所定の時間(10分〜90分)放置して上記シラン化合物を気化させ、上記シラン化合物の蒸気を基板表面に接触させる。このとき、上記密閉容器内の圧力雰囲気は大気圧雰囲気であってもよいし、減圧雰囲気であってもよい。これにより、上記シラン化合物の吸着単分子膜により構成されるシランカップリング層を基板上に形成することができる。
なお、本実施形態においては、上述した方法の他、上記シラン化合物溶液(エタノール溶液、メタノール溶液、プロピレングリコールモノメチルエーテルアセテート溶液、イソプロピルアルコール溶液、トルエン溶液等)を上記基板上に塗布し、当該基板を所定の温度条件下(80〜140℃)での乾燥処理(1〜30分間)に付することにより、上記シラン化合物の吸着単分子膜により構成されるシランカップリング層を基板上に形成させてもよい。
次に、基板の一の表面に形成された、上記シラン化合物の吸着単分子膜により構成されるシランカップリング層上にレジスト膜を形成する。
本実施形態におけるレジスト膜を構成するレジスト組成物は、後述する露光工程における電子線の照射により現像工程後に基板上に残存し得る程度に硬化し得るような樹脂成分を含有する。すなわち、当該レジスト組成物は、電子線の照射により硬化(架橋)し得るネガ型レジスト組成物である。また、当該レジスト組成物に含まれる樹脂成分は、後述する露光工程における電子線の照射により、電子線反応性基と結合可能な炭素−水素結合(C−H結合)を含む化合物からなるものである。このようなレジスト組成物を用いることで、後述する露光工程において、シラン化合物が有する電子線反応性基とレジスト組成物中の樹脂成分とを、シランカップリング層とレジスト膜との界面において付加反応(例えば、グラフト付加等)により結合させると同時に、レジスト組成物中の樹脂成分を硬化させ、その後の現像工程において微細なレジストパターンを形成することができる。
上記レジスト組成物は、上記シラン化合物が有する電子線反応性基と付加反応により結合可能な樹脂成分を含有するネガ型レジスト組成物である限り特に制限されるものではなく、例えば、化学増幅型ネガ型レジスト組成物であってもよいし、非化学増幅型ネガ型レジスト組成物であってもよいが、高アスペクト比、かつ微細なレジストパターンの形成が容易な化学増幅型ネガ型レジスト組成物を用いるのが好適である。
シランカップリング層上にレジスト膜を形成する方法としては、従来公知の方法を用いることができ、例えば、基板のシランカップリング層上にレジスト組成物を、スピンコーター、スプレーコーター等の塗工機を用いて塗布し、又は基板のシランカップリング層上に上記樹脂成分を含有するドライフィルムレジストを積層し、所望により所定の温度で加熱(プリベーク)する方法等が挙げられる。
このようにして形成されたレジスト膜の膜厚は、基板上に形成しようとするレジストパターンのパターン寸法やアスペクト比等に応じて適宜設定することができるが、通常30〜200nmである。
<露光工程>
続いて、レジスト膜が形成された基板の当該レジスト膜に対して電子線を照射して、当該レジスト膜に所定のパターン形状の潜像を形成する
かかる露光工程においては、基板上のレジスト膜に対して、電子線描画装置等の露光装置を用いて、電子線の直接照射により描画等を行う。
このとき、基板上のシランカップリング層を構成するシラン化合物が電子線反応性基を有するため、露光工程において照射された電子線の作用によりラジカルが発生し、そのラジカルの作用によりレジスト組成物中の樹脂成分から水素が引き抜かれ、当該樹脂成分と電子線反応性基とが結合(共有結合)する。それとともに、照射された電子線の作用により樹脂成分が架橋し、後述する現像工程後に基板上に残存し得る程度に硬化する。したがって、基板上にシランカップリング反応により結合してなるシラン化合物と、硬化(架橋)した樹脂成分とが結合(共有結合)することで、微細なレジストパターンの倒れやスライドを防止することができる。また、電子線が照射されていない部位におけるレジスト組成物(樹脂成分)は、後述の現像工程にて除去されるため、電子線が照射された部位におけるレジスト組成物(樹脂成分)のみが基板上に残存してなるレジストパターンを選択的に得ることができる。
なお、電子線の照射後に、露光後加熱(Post Exposure Bake;PEB)を行ってもよい。露光後加熱を行うことで、特にレジスト組成物として化学増幅型ネガ型レジスト組成物を用いた場合に、露光により発生した酸の拡散による増幅反応が引き起こされるため、感度がより向上するという効果を奏し得る。かかる露光後加熱(PEB)における加熱温度及び加熱時間は、レジスト組成物中の樹脂成分の種類、基材の厚みや材質等に応じて適宜設定することができる。
<現像工程>
露光工程が施された基板に所定の現像液を用いた現像処理を施し、上記露光工程において電子線が照射されなかった未硬化部分のレジスト膜を除去し、電子線が照射された硬化部分を残存させる。現像処理の方法としては、従来公知の方法を用いることができ、例えば、液盛り(パドル)法、ディッピング(浸漬)法、スプレー法等を用いることができる。
現像工程において用いられ得る現像液としては、レジスト組成物の種類(樹脂成分の種類)に応じて適宜選択すればよく、例えば、水酸化ナトリウム、テトラメチルアンモニウムヒドロオキサイド(TMAH)等のアルカリ現像液;キシレン系等の有機溶剤等を用いることができる。
このようにして現像処理を施した後、純水等によるリンス処理を行い、基板上の現像液及び現像液に溶解したレジスト組成物(樹脂成分)を洗い流し、乾燥させることで、基板上に所定形状のレジストパターンを形成することができる。
上述した本実施形態に係るパターン形成方法によれば、基板上のシランカップリング層を構成するシラン化合物が電子線反応性基を有することで、露光工程において照射された電子線の作用によりラジカルを発生させ、それによりレジスト組成物中の樹脂成分から水素を引き抜き、当該樹脂成分と電子線反応性基とが結合(共有結合)する。そのため、硬化した樹脂成分が基板上に強固に結合してなるシラン化合物と結合(共有結合)することで、レジストパターンの倒れやスライドを防止することができるため、高アスペクト比(1以上、好ましくは1.5以上)、かつ最小寸法が100nm以下、好ましくは10〜50nmの微細なレジストパターンを確実に形成することができる。
〔シリコン基板を用いたナノインプリント用モールドの製造方法〕
本実施形態に係るレジストパターン形成方法により形成されたレジストパターンを用いてナノインプリント用モールドを製造する方法について説明する。
上述した本実施形態に係るレジストパターン形成方法により、製造予定のナノインプリント用モールドの微細凹凸構造に対応したレジストパターンをシリコン基板上に形成した後、当該シリコン基板をエッチング処理に付する。
シリコン基板のエッチング方法としては、従来公知の方法を用いることができ、例えば、CF4等の反応性ガス等を用いたドライエッチング等の異方性エッチング法を用いることができる。
エッチング処理後、KOH等の無機系レジスト剥離液、アルキルベンゼンスルホン酸等の有機系レジスト剥離液等のレジスト剥離液を用いて、又はプラズマアッシングによりシリコン基板上のレジスト膜を剥離することで、微細凹凸構造を有するナノインプリント用モールドを得ることができる。
上述したナノインプリント用モールドの製造方法によれば、シリコン基板とレジストとの密着性が向上されていることで、シリコン基板上に形成された微細なレジストパターンの倒れやスライドが生じ難いため、当該微細なレジストパターンに対応する微細凹凸構造を有するナノインプリント用モールドを確実に製造することができる。
〔石英基板を用いたナノインプリント用モールドの製造方法〕
本実施形態に係るレジストパターン形成方法により形成されたレジストパターンを用いてナノインプリント用モールドを製造する方法について説明する。
上述した本実施形態に係るレジストパターン形成方法により、製造予定のナノインプリント用モールドの微細凹凸構造に対応したレジストパターンを、表面にクロム等の金属薄膜を有する石英基板上に形成した後、当該石英基板を、塩素系反応性ガス等を用いたエッチング処理に付し、石英基板上の金属薄膜をパターニングする。
このようにしてパターニングされた金属薄膜をマスクとして石英基板にCF4等の反応性ガス等を用いた異方性エッチングを行い、その後、石英基板上の金属薄膜をウェット剥離洗浄等により剥離することで、微細凹凸構造を有する、石英基板からなるナノインプリント用モールドを得ることができる。
上述したナノインプリント用モールドの製造方法によれば、石英基板上の金属薄膜とレジストとの密着性が向上されていることで、金属薄膜上に形成された微細なレジストパターンの倒れやスライドが起こり難いため、当該微細なレジストパターンに対応する微細な開口形状を有するハードマスクを製造することができ、その結果、微細凹凸構造を有するナノインプリント用モールドを製造することができる。
〔フォトマスクの製造方法〕
本実施形態に係るレジストパターン形成方法により形成されたレジストパターンを用いてフォトマスクを製造する方法について説明する。
上述した本実施形態に係るレジストパターン形成方法により、製造予定のフォトマスクの開口形状に対応したレジストパターンを、表面にクロム等の金属薄膜を有する石英基板上に形成した後、当該石英基板を、塩素系反応性ガス等を用いたエッチング処理に付し、石英基板上の金属薄膜をパターニングする。これにより、微細な開口形状を有するフォトマスクを得ることができる。
上述したフォトマスクの製造方法によれば、石英基板上の金属薄膜とレジストとの密着性が向上されていることで、金属薄膜上に形成された微細なレジストパターンの倒れやスライドが起こり難いため、当該微細なレジストパターンに対応する微細な開口形状を有するフォトマスクを製造することができる。
〔半導体デバイスの製造方法〕
本実施形態に係るレジストパターン形成方法により形成されたレジストパターンを用いて半導体デバイスを製造する方法について説明する。
一般に、半導体デバイスの製造方法は、その半導体デバイスの種類ごとに様々な構成及び製造工程をとり得る。そのため、本実施形態においては、半導体デバイスの代表的な一例として電界トランジスタの製造方法を説明するが、本発明はこれに限定されるものではない。
まず、p型のシリコン基板を準備し、当該シリコン基板に対して不純物をドープしてn型領域であるソース領域、ドレイン領域を作製する。そして、シリコン基板上に酸化シリコン等からなる絶縁膜を形成した後、パターニングすることでゲート絶縁膜を作成する。次に、ゲート絶縁膜上に金属又は多結晶シリコン等の導電性材料からなる導電膜を公知の成膜法(例えば、CVD法等)により形成する。
続いて、形成された導電膜に酸素プラズマ処理、UVオゾン処理等の表面親水化処理を行った後、当該導電膜上に本実施形態に係るパターン形成方法によりレジストパターンを形成し、当該導電膜をパターニングすることによりゲート電極を形成する。このようにして、電界トランジスタを製造することができる。
上述した電界トランジスタ(半導体デバイス)の製造方法によれば、導電膜とレジストとの密着性が向上されていることで、導電膜上に形成されたレジストパターンの倒れやスライドを防止することができる。したがって、その後のパターニングにおける欠陥等の発生を抑制することができ、ゲート電極を確実に形成することができる。
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
例えば、上記実施形態の露光工程においては、形成しようとする所定パターン形状の潜像に対応するレジスト膜上の部位以外の部位(現像工程において除去されるレジスト膜)に対し、レジスト組成物中の樹脂成分とシラン化合物の電子線反応性基とが強く結合することなく、現像工程において当該レジスト膜が除去され得る程度に、又は潜像の形成に必要な露光量に満たない程度に電子線が照射されてもよい。
以下、実施例等を挙げて本発明をさらに詳細に説明するが、本発明は下記の実施例等に何ら限定されるものではない。
〔実施例1〕
表面にUVオゾン処理を施したシリコンウェハ(直径:100mm,厚み:0.35mm)と、下記式(II)で表されるシラン化合物(4−{[(3トリメトキシシリル)プロピル]オキシ}ベンゾフェノン)0.1gを収容したガラス容器(容積:3mL)をポリテトラフルオロエチレン製容器(容積:200mL)に入れて密栓し、150℃に予め加熱した恒温器内に当該ポリテトラフルオロエチレン製容器を載置して1時間放置し、UVオゾン処理が施された表面にシランカップリング層が形成されてなるシリコンウェハを得た。
Figure 0005860244
当該シリコンウェハの表面上に水1μLを滴下し、接触角計(製品名:CA−X,協和界面科学社製)を用いて静的接触角を測定したところ、当該静的接触角は73°であった。なお、シランカップリング層が形成される前のシリコンウェハ(表面にUVオゾン処理が施されたシリコンウェハ)の水に対する静的接触角を同様にして測定したところ、当該静的接触角は5°未満であった。このことから、シリコンウェハの表面に、上記式(II)で表されるシラン化合物の吸着単分子膜からなるシランカップリング層が略均一に形成されていることが推認された。
次に、電子線用化学増幅型ネガ型レジスト(NEB−22,住友化学工業社製)をシランカップリング層上にスピンコーターを用いて塗布し、90℃で90秒間のプリベークを行って、シランカップリング層上にレジスト膜(膜厚:400nm)を形成した。
続いて、電子線描画装置(エリオニクス社製,製品名:ELS7000)を用いて、平面視円形ピラー状のレジストパターン(直径:200nm)を形成するように電子線パターン描画を行い、その後90℃で90秒間のPEBを行った。
最後に、アルカリ現像液(2.38質量%TMAH水溶液)を用いて現像し、純水で60秒間リンス処理を行い、微細なピラー状のレジストパターン(直径:200nm,高さ:400nm,アスペクト比:2)を有するシリコンウェハを作製した(実施例1)。
〔比較例1〕
実施例1において、シリコンウェハ上に4−{[(3トリメトキシシリル)プロピル]オキシ}ベンゾフェノンからなるシランカップリング層を形成する代わりに、HMDSからなる吸着単分子膜を形成する以外は、実施例1と同様にして微細なレジストパターン(ピラー形状)を有するシリコンウェハを作製した(比較例1)。
〔試験例1〕レジストパターン密着性評価試験
実施例1及び比較例1のシリコンウェハについて、原子間力顕微鏡(AFM,エスアイアイ・ナノテクノロジー社製,製品名:L−trace)を用いて、レジストパターンの密着性評価試験を行った。なお、原子間力顕微鏡のカンチレバーとして、先端部形状が円柱状のシリコン製探針が設けられたカンチレバーを用いた。
レジストパターンの密着性の評価試験は、以下のようにして行った。
実施例1及び比較例1のシリコンウェハ上に形成されたレジストパターンのエッジから若干離れた位置に探針先端部を移動させ、下記走査条件により、探針をシリコンウェハ表面に対して非接触状態で走査させ、上記レジストパターンの側面と探針先端部(の側面)とを接触させ、探針が水平方向に移動する力でレジストパターンをシリコンウェハから剥離した後、剥離したパターンを所定の距離までスライドさせた。続いて、AFM観察を行い、剥離、スライド後のレジストパターンのイメージ像を取得した。
<走査条件>
走査距離:4μm
走査速度:400nm/sec
レジストパターン側面に対する走査角度:90度
探針先端部とシリコンウェハ表面との距離:30nm
その結果、実施例1のシリコンウェハにおける走査距離に対するカンチレバーの変位を力(nN)として示したピーク値が862nNであるのに対し、比較例1のシリコンウェハにおける当該ピーク値は486nNであった。
また、図1〜4に、実施例1及び比較例1のレジストパターンの、レジストパターン密着性評価試験前後におけるAFMイメージ像を示す。なお、図1及び図2は、それぞれ実施例1のレジストパターンの試験前及び試験後におけるAFMイメージ像を示す図であり、図3及び図4は、それぞれ比較例1のレジストパターンの試験前及び試験後におけるAFMイメージ像を示す図である。また、各図面における「矢印」は、AFMの探針の走査方向を示す。
図1〜4に示すように、比較例1のシリコンウェハにおいては、レジストパターンがHMDS層から剥離してしまっているが、実施例1のシリコンウェハにおいては、ピラー状のレジストがシリコンウェハ(シランカップリング層)から剥離することなく、レジストの途中からせん断されていることが確認された。すなわち、実施例1のシリコンウェハにおけるレジストと基板との密着性は、比較例1のシリコンウェハに比して高いことが確認された。
これらの結果から明らかなように、基板とレジスト膜との間に電子線反応性基(ベンゾフェノン基)を有するシラン化合物からなるシランカップリング層を設けることで、電線の照射によりレジスト(樹脂成分)の硬化(架橋)と同時に、電子線反応性基(ベンゾフェノン基)とレジスト(樹脂成分)とを共有結合させることができるため、レジストと基板との密着性をより向上させることができ、形成したレジストパターンの倒れやスライドを防止可能であり、高アスペクト比、かつ微細なレジストパターンを確実に形成可能であることが確認された。
本発明に係るレジストパターン形成方法は、微細パターン形状を有する成形品の製造工程において有用である。

Claims (8)

  1. 電子線反応性基であるベンゾフェノン基を有するシラン化合物を含むシランカップリング層が形成されてなる基板の当該シランカップリング層上に、ネガ型レジスト膜を形成するレジスト膜形成工程と、
    前記レジスト膜に対して電子線を照射し、当該レジスト膜に所定のパターン形状の潜像を形成する露光工程と、
    前記電子線が照射されたレジスト膜を現像して、最小寸法が10〜100nmであるレジストパターンを形成する現像工程と
    を有し、
    前記レジスト膜は、前記露光工程における前記電子線の照射により、前記ベンゾフェノン基と結合可能、かつ前記現像工程後に前記基板上に残存し得る程度に硬化可能な樹脂成分を含有するものであり、
    前記露光工程における前記電子線の照射により、前記ベンゾフェノン基と前記樹脂成分とを結合させ、前記シランカップリング層と前記レジスト膜とを密着させることを特徴とするレジストパターン形成方法。
  2. 前記シラン化合物が、下記式(I)で表されるシラン化合物であることを特徴とする請求項1に記載のレジストパターン形成方法。
    Figure 0005860244
    (式中、R1〜R3は、各々独立して、水素原子、炭素数1〜3のアルキル基、炭素数1〜3のアルコキシ基、イソシアネート基又はハロゲン原子を示し、R1〜R3のうちの少なくとも一つは炭素数1〜3のアルコキシ基、イソシアネート基又はハロゲン原子である。)
  3. 前記シランカップリング層が、前記シラン化合物と前記基板とを収容した密閉容器内にて前記シラン化合物を気化させ、前記シラン化合物の蒸気を前記基板表面に接触させることにより形成される単分子膜であることを特徴とする請求項1又は2に記載のレジストパターン形成方法。
  4. 請求項1〜3のいずれかに記載のレジストパターン形成方法と、
    前記レジストパターン形成方法により前記レジストパターンが形成された前記基板を、エッチング処理に付するエッチング工程と
    を含むことを特徴とするナノインプリント用モールドの製造方法。
  5. 前記基板が、シリコン基板であることを特徴とする請求項4に記載のナノインプリント用モールドの製造方法。
  6. 前記基板が、表面に金属薄膜が形成されてなる石英基板であり、
    前記エッチング工程において、前記レジストパターン形成方法により形成された前記レジストパターンを用いて、前記金属薄膜をエッチングした後に、前記石英基板をエッチングすることを特徴とする請求項4に記載のナノインプリント用モールドの製造方法。
  7. 請求項1〜3のいずれかに記載のレジストパターン形成方法と、
    前記レジストパターン形成方法により前記レジストパターンが形成された前記基板を、エッチング処理に付するエッチング工程と
    を含み、
    前記基板が、表面に金属薄膜が形成されてなる石英基板であり、
    前記エッチング工程において、前記レジストパターンを用いて前記金属薄膜をエッチングすることを特徴とするフォトマスクの製造方法。
  8. 請求項1〜3のいずれかに記載のレジストパターン形成方法と、
    前記レジストパターン形成方法により前記レジストパターンが形成された前記基板を、エッチング処理に付するエッチング工程と
    を含むことを特徴とする半導体デバイスの製造方法。
JP2011183160A 2011-08-24 2011-08-24 レジストパターン形成方法、並びにそれを用いたナノインプリント用モールド、フォトマスク及び半導体デバイスの製造方法 Active JP5860244B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011183160A JP5860244B2 (ja) 2011-08-24 2011-08-24 レジストパターン形成方法、並びにそれを用いたナノインプリント用モールド、フォトマスク及び半導体デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011183160A JP5860244B2 (ja) 2011-08-24 2011-08-24 レジストパターン形成方法、並びにそれを用いたナノインプリント用モールド、フォトマスク及び半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2013045908A JP2013045908A (ja) 2013-03-04
JP5860244B2 true JP5860244B2 (ja) 2016-02-16

Family

ID=48009578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011183160A Active JP5860244B2 (ja) 2011-08-24 2011-08-24 レジストパターン形成方法、並びにそれを用いたナノインプリント用モールド、フォトマスク及び半導体デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP5860244B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093385A (ja) * 2012-11-02 2014-05-19 Fujifilm Corp インプリント用密着膜の製造方法およびパターン形成方法
JP2016058620A (ja) 2014-09-11 2016-04-21 株式会社東芝 半導体装置の製造方法
JP6643142B2 (ja) * 2016-02-26 2020-02-12 Hoya株式会社 マスクブランク、レジスト膜付きマスクブランク、レジストパターン付きマスクブランク、およびそれらの製造方法、ならびに転写用マスクの製造方法
KR102351287B1 (ko) * 2017-11-08 2022-01-17 주식회사 이엔에프테크놀로지 감광성 수지 조성물, 이로부터 형성된 경화막 및 경화막을 포함하는 전자 소자
JP7403961B2 (ja) * 2019-03-19 2023-12-25 キオクシア株式会社 インプリント方法および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188132A (ja) * 1982-04-28 1983-11-02 Toyo Soda Mfg Co Ltd レジストと基板との密着性強化方法
JP5387814B2 (ja) * 2007-08-30 2014-01-15 学校法人東京理科大学 3次元モールドの製造方法
JP2009206339A (ja) * 2008-02-28 2009-09-10 Hoya Corp インプリントモールド用マスクブランク及びインプリントモールドの製造方法
TWI416262B (zh) * 2009-03-13 2013-11-21 Jsr Corp A silicon film-forming composition, a silicon-containing film, and a pattern-forming method
JP5774814B2 (ja) * 2009-11-24 2015-09-09 日油株式会社 ウェットエッチング用基板及び金属パターンを有する基板の製造方法

Also Published As

Publication number Publication date
JP2013045908A (ja) 2013-03-04

Similar Documents

Publication Publication Date Title
TWI515513B (zh) 奈米壓印用光阻下層膜形成組成物
US7399581B2 (en) Photoresist topcoat for a photolithographic process
JP5860244B2 (ja) レジストパターン形成方法、並びにそれを用いたナノインプリント用モールド、フォトマスク及び半導体デバイスの製造方法
TWI531865B (zh) A multilayer photoresist process pattern forming method and an inorganic film forming composition for a multilayer photoresist process
KR101295858B1 (ko) 더블 패터닝 방법 및 물질
JP5696428B2 (ja) 反転パターン形成方法及びポリシロキサン樹脂組成物
US8822347B2 (en) Wet soluble lithography
JP5938989B2 (ja) 多層レジストプロセス用無機膜形成組成物及びパターン形成方法
TW201410442A (zh) 表面具有微細圖案的物品之製造方法
WO2011149029A1 (ja) 絶縁パターン形成方法及びダマシンプロセス用絶縁パターン形成材料
KR100792045B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
US20110081618A1 (en) Litho-litho etch (lle) double patterning methods
US20100279228A1 (en) Organo-metallic hybrid materials for micro- and nanofabrication
KR20130101063A (ko) 단분자층 또는 다분자층 형성용 조성물
JP4024898B2 (ja) 珪素組成物、これを用いたパターン形成方法、および電子部品の製造方法
TW200421429A (en) Manufacturing method of semiconductor device
TW201936884A (zh) 基板之撥水化方法、表面處理劑,及抑制以洗淨液洗淨基板表面時之有機圖型或無機圖型倒塌的方法
WO1985002030A1 (en) GRAFT POLYMERIZED SiO2 LITHOGRAPHIC MASKS
JPS63187237A (ja) パターン化レジスト像の形成方法
JP5761890B2 (ja) シリカ系塗膜形成用塗布液の調製方法
CN111607089B (zh) 官能性聚氢倍半硅氧烷树脂组成物、产生其的方法及其用途
JP7269720B2 (ja) リソグラフィー用基板処理組成物及びこれを利用する半導体素子の製造方法
CN116547343A (zh) 含有硅的抗蚀剂下层膜形成用组合物
JP2010039053A (ja) 感光性組成物及びパターン膜の製造方法
TW202013098A (zh) 半導體基板的處理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151218

R150 Certificate of patent or registration of utility model

Ref document number: 5860244

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250