JPS62122171A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPS62122171A
JPS62122171A JP26101385A JP26101385A JPS62122171A JP S62122171 A JPS62122171 A JP S62122171A JP 26101385 A JP26101385 A JP 26101385A JP 26101385 A JP26101385 A JP 26101385A JP S62122171 A JPS62122171 A JP S62122171A
Authority
JP
Japan
Prior art keywords
film
tpt
insulating film
gate insulating
activating energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26101385A
Other languages
English (en)
Inventor
Eiji Matsuzaki
永二 松崎
Yoshifumi Yoritomi
頼富 美文
Akihiro Kenmochi
釼持 秋広
Takao Takano
隆男 高野
Kazuo Sunahara
砂原 和雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26101385A priority Critical patent/JPS62122171A/ja
Publication of JPS62122171A publication Critical patent/JPS62122171A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、水素を含む非晶質シリコン膜を半導体薄膜と
した薄膜トランジスタ(Th1n FilmTrans
istor +以下TPTと略す)に保り、特にアクテ
ィブマトリクス型フラットノ(ネルディスプレイのスイ
ッチング素子に好適なTPTに関する。加〔発明の背景
〕 従来の非晶質シリコン薄膜(以下α−8i膜と略す)を
用いたTFT (以下α−8i TFTと略す)を第2
図(α) 、 (b)に示す。第2図(α)の例では、
絶縁体を表面に有する基板(例えばガラスや5iOt等
の絶縁膜で被覆したSiなど)1上にゲート金属4、ゲ
ート絶縁膜6があり、その上にα−8i膜5が形成され
ている。α−8i膜5の両端にはソース′flL極2や
ドレイン電極6が配され、これら電極とα−3i膜の間
に、オーミック接触とするためにリンPをドープしたa
−8i膜を挿入することも多い6α−8i膜表面のリー
ク電流を防いだり、保護つため酸化膜や窒化膜によりT
PT表面な被覆する場合もある。(b)はゲート電極4
とソース電極2、ドレイン電極3を(α)とは逆配置に
した場合の例である。ソース、ドレイン配線12.13
は金属膜や半導体薄膜からなるソース・ドレインの各電
極2,6を介して行なわれる。(たとえば特開昭59−
115561号など) 上記の如く、従来のTPTは簡単な構造で、しかも基板
1として安価なガラスを用いることができるので、大面
積のTPTアクティブマトリクス(例えば液晶表示パネ
ル)等に応用されつつある。
しかし、α−8iのキャリア移動度は一般的に小さいの
で、高速動作のためにはチャネル長を極めて短くする必
要がある。従って、第2図に示したようなTFrでは微
細加工技術が必要とされ、大面積化が困難となる。また
、TPTのチャネル長りとチャネル幅Wの比τを大きく
してオン電流を高くできるが、素子面積が大きくなった
り、電極間容量が増え得策ではない。
〔発明の目的〕
本発明の目的は、大面積のTPTアクティブマトリクス
形成を容易にするα−81mを半導体薄膜とした薄膜ト
ランジスタを提供することにある。
〔発明の概要〕 α−81膜はギヤツブ内局性準位密度が高いために、こ
れを用いたTPTの移動度は小さい。前記ギヤツブ内局
在準位の影響を小さくして移動度を大きくするためには
、チャネルを形成するa−8i膜の表面でのキャリアの
損失を防ぎ、TPTをエンハンスメント動作をさせた場
合に多数のキャリア(この場合には電子)が誘起される
ゲート絶縁膜近傍にキャリアを果めることが有効でない
かと考えた。
本発明は、以上の着想に従って検討した結果、チャネル
を形成するα−81Mの導電率の活性化エネルギをゲー
ト絶縁膜に近くなるほど小さくすることによりTPTの
移動度が大きくなることを見〜・出してなされたもので
ある。
〔発明の実施例〕
第1図には本発明によるTPTの断面図を、第3図には
本発明の特徴であるα−8i膜の活性化エネルギと水素
含有量のα−3i膜内でのプロファイルを示す。まず、
第1図により、本発明を適用したTPTの構造と作製法
について説明する。
ガラス板の如き絶縁性基板1上にスノくツタリング法等
によりクロムCrH等の蛍属膜を約100−の淳みで堆
積し、通常のホトエツチングによりパターン化してゲー
ト電極4とした後に、約500rLrILのシリコン窒
化膜なグロー放電法によりゲート絶縁膜6として形成す
る。次いで、グロー放電装置内にシランSiH,を40
SCCM 、水素H2160SCCM導入し、高周波電
力を50V2反応ガス圧を106.4P(Zにして、約
400rLWLのα−8i膜を形成する。この場合、膜
形成開始時の温度を250Cとし、次第に温度を低下さ
せて膜形成温度が210Cとなるようにする。電極との
オーミック接触を得るために、約30rLrnのル形の
α−8i膜22を形成した後に、ホトエツチング等によ
り、α−8i膜を島状にパターン化する。次いでCrや
アルミニウムA/を堆積してホトエツチングによりパタ
ーン化を行い、ソース・ドレインの各電極を形成した後
に、ドライエツチング等によりチャネルとなるα−8i
膜5領域の低抵抗なれ形のα−8i膜を除去する。本発
明の特徴は、チャネルとなるα−8i膜の活性化エネル
ギを厚み方向で変化させ、ゲート絶縁膜側の活性化エネ
ルギを小さくしている点であるが、この様子を第3図に
示す。この実施例では、α−8i膜を形成する基板温度
を時間とともに変化させ、α−8i膜中の水素含有量を
変化させることにより、α−8i膜の活性化エネルギを
ゲート絶縁側での0.6eVから、表面でのo、aev
まで増大させている。このTPTの特性を第4図に示す
。ドレイン・ソース間電圧を10Vとしている。囚は本
発明によるTPTに対する結果である。
基板温度を250Cとして作製した、第2図(α)に示
すTPTに対する結果を(B)で示す。ゲート電圧がO
v以下でのオフ電流は、(5)と田)のいずれも同しヘ
ルテアリ、チャネル部のパッシベーションを行うことに
より、更に1桁近く下げることのできることを確認でき
た。ゲート電圧に対するドレイン電流の立ち上がりを見
ると、(5)の方が急峻であり、オン電流(たとえばゲ
ート電圧を10Vとした時のドレイン電流)もCB)よ
り大きなものとなっている。S)の場合の移動度は0.
3〜0.5cl!/VS  となることが多い。しかし
、α−8i膜の膜質を強く反映するため、大面積基板上
に多数形成するとTPT%性のバラつきが大さくなった
りして再現性にも問題があった。実際、0.1 ’7v
s以下の移動度を示すTPT素子の得られることも多か
った。それに対し、本発明を適用した囚の場合には、移
動度は0.6〜t05/vSと大きくなり、基板内にお
けるTPT素子の特性バラつきも小さく、再現性が改善
された。これらの結果は、キャリアをゲート絶縁膜近傍
に集めることによりα−8i膜の欠陥(ギヤツブ内準位
など)を補償でさたためと考えているが、詳細は不明で
ある。
上記TPTを液晶表示パネルに適用する場合について述
べる。α−8i膜を用〜・たTFTではオン電流を大き
くとるために、チャネル長に対しチャネル幅を大きくす
る必要がある。オン電流は、移動度にほぼ比例するから
、本発明によるTPTを用いることにより、第2図に示
す従来のTPTと比較し、チャネル幅をT以下にできる
。また。
高速動作のためには、チャネル長を極めて短くする必要
があるが、同じ速さの動作を行わせる場合でも従来のα
−8i膜を用いたTPTに比べ、本発明によるTPTで
は2倍以上のチャネル長がとれる。これらの状況は、い
ずれも液晶表示パネル等の大面積のTPTアクティブマ
トリクスに応用する際に効果的である。
以上の効果は、TPTのエンハンスメント動作で誘起さ
れたキャリアをゲート絶縁膜近傍のα−8i膜内に集め
て、移動度を従来のα−8i膜を用いたTFrの2倍以
上にできたことによって生じたものと考えられる。本実
施例では、基板温度を変えることによって、水素含有量
にプロファイルをつけて活性化エネルギを膜厚方向で変
化させて〜・るが、反応ガス圧、高周波電力1反応ガス
組成等の生成パラメータを変えて形成してもさしつかえ
ない。
また、本実施例ではシリコン望化膜をゲート絶縁膜とし
ているが、シリコン酸化膜やタンタル酸化膜等の他の絶
縁膜を用いてもさしつかえない。
〔発明の効果〕
本発明によれば、従来のα−8i膜を用いたTPTに比
べ、2倍以上の移動度を有するα−8i膜を用いたTP
Tを提供でき、従来のα−8i膜を用いたTPTと比較
し、チャネル幅をT以下、チャネル長を2倍以上に出来
るので、α−8i膜を用いたTPTによるアクティブマ
トリクスの大面積化が容易となる効果がある。
【図面の簡単な説明】
第1図は本発明を適用したTPTの断面図、第2図はα
−8i膜を用いたTPTの断面図、第3図は本発明の特
徴を示すグラフ、第4図はα−8i膜を用いたTPTの
特性を示すグラフである。 1・・・基板、      2・・・ソース電極、3・
・・ドレイン電極、  4・・・ゲート電極、5・・・
半導体薄膜、   6・・・ゲート絶縁膜、12・・・
ソース配線、  13・・・ドレイン配線。 シー 2J゛

Claims (1)

    【特許請求の範囲】
  1. 1、少なくとも表面が絶縁膜よりなる基板と該基板上に
    設けられたゲート電極なる電極膜領域と、該領域上に設
    けられたゲート絶縁膜なる絶縁膜領域と、該領域上に設
    けられたSiを主成分とする非晶質半導体薄膜領域と、
    該領域上に設けられたソース電極とドレイン電極からな
    る薄膜トランジスタにおいて、前記非晶質半導体膜の導
    電率の活性化エネルギを前記ゲート絶縁膜に近づくに従
    って小さくしたことを特徴とする薄膜トランジスタ。
JP26101385A 1985-11-22 1985-11-22 薄膜トランジスタ Pending JPS62122171A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26101385A JPS62122171A (ja) 1985-11-22 1985-11-22 薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26101385A JPS62122171A (ja) 1985-11-22 1985-11-22 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JPS62122171A true JPS62122171A (ja) 1987-06-03

Family

ID=17355841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26101385A Pending JPS62122171A (ja) 1985-11-22 1985-11-22 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPS62122171A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4881593A (en) * 1987-12-22 1989-11-21 Kenji Okayasu Heat conducting device
US4930570A (en) * 1987-12-22 1990-06-05 Kenji Okayasu Electronic equipment cooling device
US4986348A (en) * 1987-12-22 1991-01-22 Kenji Okayasu Heat conducting device
US5034340A (en) * 1988-02-26 1991-07-23 Seikosha Co., Ltd. Amorphous silicon thin film transistor array substrate and method for producing the same
JP2007064149A (ja) * 2005-09-01 2007-03-15 Denso Corp 液体ポンプ及びランキンサイクル装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4881593A (en) * 1987-12-22 1989-11-21 Kenji Okayasu Heat conducting device
US4930570A (en) * 1987-12-22 1990-06-05 Kenji Okayasu Electronic equipment cooling device
US4986348A (en) * 1987-12-22 1991-01-22 Kenji Okayasu Heat conducting device
US5034340A (en) * 1988-02-26 1991-07-23 Seikosha Co., Ltd. Amorphous silicon thin film transistor array substrate and method for producing the same
JP2007064149A (ja) * 2005-09-01 2007-03-15 Denso Corp 液体ポンプ及びランキンサイクル装置

Similar Documents

Publication Publication Date Title
KR940004420B1 (ko) 박막트랜지스터
US4609930A (en) Thin film transistor
US6537890B2 (en) Poly-silicon thin film transistor having back bias effects and fabrication method thereof
KR910007161A (ko) 반도체 디바이스 및 그 제조 방법
KR970011969A (ko) 박막트랜지스터-액정표시장치 및 제조방법
JPS6187371A (ja) 薄膜半導体装置
JPS59141271A (ja) 薄膜トランジスタ
US6166400A (en) Thin film transistor of liquid crystal display with amorphous silicon active layer and amorphous diamond ohmic contact layers
JPH07162003A (ja) 薄膜トランジスタの製造方法
JPS62122171A (ja) 薄膜トランジスタ
JPH03252164A (ja) 薄膜トランジスタ
JPS61145869A (ja) 薄膜トランジスタ
JPS62141776A (ja) 薄膜トランジスタ
JP2722890B2 (ja) 薄膜トランジスタおよびその製造方法
JPH05304171A (ja) 薄膜トランジスタ
JP2592044B2 (ja) 垂直形薄膜トランジスターの製造方法
US6656776B2 (en) Thin film transistor and fabricating method thereof
JPS6146068B2 (ja)
JPH0897436A (ja) 薄膜半導体素子とその製造方法
JPS60177676A (ja) 薄膜トランジスタ素子およびその製造方法
JP2631476B2 (ja) 薄膜トランジスタの製造方法
JPH11274505A (ja) 薄膜トランジスタ構造およびその製造方法
JPH03185840A (ja) 薄膜トランジスタ
JPS59163871A (ja) ダブルゲ−ト型薄膜トランジスタ
JPH0618930A (ja) アクティブマトリックス形液晶表示装置の製造方法