KR19980065168A - 불소가 함유된 산화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 그 제조 방법 - Google Patents
불소가 함유된 산화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR19980065168A KR19980065168A KR1019970000004A KR19970000004A KR19980065168A KR 19980065168 A KR19980065168 A KR 19980065168A KR 1019970000004 A KR1019970000004 A KR 1019970000004A KR 19970000004 A KR19970000004 A KR 19970000004A KR 19980065168 A KR19980065168 A KR 19980065168A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- gate
- active layer
- gate insulating
- siof
- Prior art date
Links
- 239000010408 film Substances 0.000 title claims abstract description 138
- 239000010409 thin film Substances 0.000 title claims abstract description 119
- 229910052731 fluorine Inorganic materials 0.000 title abstract description 18
- 239000011737 fluorine Substances 0.000 title abstract description 18
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 title description 17
- 229910020177 SiOF Inorganic materials 0.000 claims abstract description 61
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 238000009413 insulation Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 13
- 150000001875 compounds Chemical class 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000005284 excitation Effects 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 72
- 239000007789 gas Substances 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 239000012535 impurity Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- 229910008284 Si—F Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- -1 oxy nitride Chemical class 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 불소가 함유된 저유전상수 산화막(SiOF)를 게이트 절연막으로 구비한 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
본 발명의 박막 트랜지스터는 절연기판상에 게이트, 활성층 및 소오스/드레인 전극이 형성된 박막 트랜지스터에 있어서, 상기 게이트와 상기 활성층사이에 절연을 위하여 SiOF 박막이 포함된 다중층 구조의 게이트 절연막이 형성된다.
본 발명의 박막 트랜지스터는 절연기판상에 게이트, 활성층 및 소오스/드레인 전극이 형성된 박막 트랜지스터에 있어서, 상기 게이트와 상기 활성층사이에 절연을 위하여 게이트 절연막으로 SiOF 단일막이 형성된다.
본 발명의 박막 트랜지스터에 있어서 상기 활성층은 비정질 실리콘막, 수소화된 비정질 실리콘막 또는 다결정 실리콘막 중의 하나이다. 박막 트랜지스터는, 상기 게이트가 상기 활성층 하부에 형성된 역스테거구조, 상기 게이트가 상기 활성층 상부에 형성된 스테거수조 또는 상기 게이트와 상기 소오스/드레인 전극이 활성층상에 형성된 코플리나 구조를 갖는다.
Description
본 발명은 액정표시소자의 스위칭소자로서 사용되는 박막 트랜지스터에 관한 것으로서, 특히 불소가 함유된 산화막(SiOF)을 게이트 절연막으로서 이용한 박막 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로 액정표시소자(Liquid Crystal Display : 이하 LCD라 칭함)의 화소전극 구동용 스위칭소자로서 사용되는 박막 트랜지스터 (Thin Film Transistor : 이하 TFT라 칭함)는 활성층인 반도체층을 사이에 두고 게이트 전극과 소오스/드레인 전극이 분리되어 있는 스테거드(staggered)형과 반도체의 일면에 게이트 전극과 소오스/드레인 전극이 형성되어 있는 코플라나(coplanar)형으로 크게 분류된다.
그리고 이러한 박막 트랜지스터는 활성층의 물질에 따라 비정질 실리콘, 또는 다결정질 실리콘을 이용한 박막 트랜지스터와 화합물 반도체를 이용한 박막 트랜지스터가 있다. 이들 중 비정질 실리콘 (Amorphous Silicon : 이하 a-Si:H라 칭함) 박막 트랜지스터는 양산성과 대면적화 측면에서 우수한 장점을 갖는다. 그러나 일반적으로 박막 트랜지스터의 게이트 전극과 소오스/드레인 전극사이에서 발생하는 기생용량 (parasitic capacitance)은 게이트 펄스의 지연효과를 일으켜 깜박거림 (flicker) 현상, 잔상 (residual image) 현상 등과 같은 TFT-LCD 이미지의 질적인 저하를 일으키는 문제점이 있다. 따라서 박막 트랜지스터에서 일반적으로 사용하는 실리콘 질화막(SiNx)과 실리콘 산화막(SiO2) 보다 유전 상수가 작은 유전 물질을 게이트 절연막으로 사용하므로써 기생용량을 줄여 TFT-LCD 이미지상의 깜빡거림 현상이 잔상현상을 개선하므로써 전반적인 TFT-LCD 화질 향상을 꽤할 수 있다.
박막 트랜지스터의 게이트 절연막 이용되고 있는 물질로는 플라즈마 화학기상 증착법 증착법(PECVD)에 의한 실리콘 질화막(SiNx), 실리콘 산화막(SiO2), 옥시 나이트라이드(SiOxNy) 박막과 알루미늄 산화막(Al2O3) 등이 사용되어 진다.
가장 대표적으로 사용되어지고 있는 실리콘 질화막(SiNx)은 실리콘과의 계면특성이 우수하고, 습기에 강하여 박막 트랜지스터의 게이트 절연막 및 식각 마스크/이온 주입 마스크로서 일반적으로 사용한다. 그러나 항복전압이 낮다는 단점이 있다. 더욱이 유전상수가 7.5 정도로서 유전상수가 3.9인 실리콘 산화막(SiO2)보다도 2배 가까이 크므로 TFT 소자의 게이트 절연막으로 적용시 기생용량 증가에 큰 요인으로 작용하게 된다. 반면에 실리콘 산화막(SiO2)은 실리콘 질화막(SiNx)에 비하여 전자 포획면의 수가 작고, 항복전압이 높으며, 유전상수 3.9로서 실리콘 질화막에 비하여 작은 반면에 실리콘과의 계면특성이 좋지 않다. 따라서, 계면 특성 향상을 위하여 SiNx/SiO2의 이중 구조의 게이트 절연막을 사용하기도 하며, 실리콘 산화막(SiO2) 계면부를 N2플라즈마 처리를 하기도 한다.
근래에 초집적(ultra large scale integrated)회로의 금속배선사이의 저유 전상수를 갖는 절연물질로서 할로겐(halogen) 원소가 첨가된 산화막에 대한 연구가 활발하다. 이러한 저유전상수 절연막을 박막 트랜지스터에 응용하므로써 TFT-LCD에 기생용량 감소 효과를 기대할 수 있으며, 특히 불소 (Fluorine : 이하 F라 칭함)가 첨가된 실리콘 산화막은 박막내의 Si-O 결합의 편극을 변화시키며, Si-O보다 낮은 편극을 갖는 Si-F 결합을 형성하기 때문에 박막의 유전상수가 감소하게 된다. 실리콘 산화막에 F가 첨가된 SiOF 박막의 대표적인 증착 가스인 TEOS(tetraethyosilicate)에 C2F6를 첨가한 SiOF 박막 증착법에 대한 연구가 활발히 진행되고 있으나, TEOS를 이용하여 증착한 절연막은 수분에 대한 친화력이 강하기 때문에 박막내의 O-H 결합이 증대되고, 따라서 O-H 결합에 의한 계면상태밀도가 증가되므로써 박막 트랜지스터 특성저하에 의한 LCD 화질의 질적 저하가 우려된다. 따라서 본 발명에 의한 불소가 포함된 산화막은 수분에 강하며, 유전상수가 작은 절연막을 제작하여 박막 트랜지스터에 적용하므로써 기생용량 감소효과를 기대할 수 있으며, 대기중 수분의 영향을 받지 않으므로써 보다 안정적인 SiOF 박막을 형성시킬 수 있다.
본 발명의 목적은 새로운 증착방법으로 제작한 저유전상수 SiOF 박막을 이용한 박막 트랜지스터의 구조 및 그의 제조방법을 제공하는데 그 목적이 있다.
제 1 도는 본 발명의 실시 예에 따라 제작한 불소가 함유된 저유전상수 산화막(SiOF)을 이중 게이트 절연막으로서 이용한 박막 트랜지스터의 단면 구조도.
제 2 도는 본 발명의 또 다른 실시 예에 따라 제작한 불소가 함유된 저유전상수 산화막(SiOF)을 이중 게이트 절연막으로 이용한 박막 트랜지스터의 단면 구조도.
제 3 도는 본 발명의 또 실시 예에 따라 제작한 불소가 함유된 저유전상수 산화막(SiOF)을 게이트 절연막으로 이용한 박막 트랜지스터의 단면 구조도.
제 4 도는 본 발명의 실시 예에 따라 제작한 불소가 함유된 저유전상수 산화막(SiOF)의 누설 전류밀도를 나타낸 그래프.
제 5 도는 본 발명의 실시 예에 따라 제작한 불소가 함유된 저유전상수 산화막(SiOF)을 이중 게이트 절연막으로서 이용한 박막 트랜지스터의 출력 특성을 나타낸 그래프.
제 6 도는 본 발명의 실시 예에 따라 제작한 불소가 함유된 저유전상수 산화막(SiOF)을 이중 게이트 절연막으로서 이용한 박막 트랜지스터의 로드 드레인 전류-게이트 전압 특성을 나타낸 그래프.
제 7 도는 본 발명의 실시 예에 따라 제작한 불소가 함유된 저유전상수 산화막(SiOF)을 이중 게이트 절연막으로서 이용한 박막 트랜지스터의 전계 효과 이동도 특성을 나타낸 그래프.
제 8 도는 본 발명의 제 3 도의 실시 예에 따라 제작한 불소가 함유된 저유전상수 산화막(SiOF)을 이중 게이트 절연막으로서 이용한 박막 트랜지스터의 출력 특성을 나타낸 그래프.
제 9 도는 본 발명의 제 3 도의 실시 예에 따라 제작한 불소가 함유된 저유전상수 산화막(SiOF)을 이중 게이트 절연막으로서 이용한 박막 트랜지스터의 로그 드레인 전류-게이트 전압 특성을 나타낸 그래프.
제 10 도는 본 발명의 제 3 도의 실시 예에 따라 제작한 불소가 함유된 저유전상수 산화막(SiOF)을 이중 게이트 절연막으로서 이용한 박막 트랜지스터의 전계 효과 이동도 특성을 나타낸 그래프.
*도면의 주요 부분에 대한 부호의 설명*
10 : 절연 기판11 : 게이트 전극
12 : 게이트 절연막 (실리콘 질화막)
13 : 활성층 (비정질 실리콘층)
14 : 고농도 이온 불순물 비정질층
15 : 소오스/드레인 전극
20 : 게이트 절연막 (SiOF 박막)
상기 목적을 달성하기 위한 본 발명은 절연기판상에 게이트, 활성층 및 소오스/드레인 전극이 형성된 박막 트랜지스터에 있어서, 상기 게이트와 상기 활성층 사이에 절연을 위하여 SiOF 박막이 포함된 다중층의 게이트 절연막의 형성을 특징으로 한다.
또한, 본 발명은 절연기판상에 게이트, 활성층 및 소오스/드레인 전극이 형성된 박막 트랜지스터에 있어서, 상기 게이트와 상기 활성층 사이에 절연을 위한 게이트 절연막으로 SiOF 박막이 형성되는 것을 특징으로 한다.
본 발명의 실시예에 따른 박막 트랜지스터에 있어서, 상기 활성층은 비정질 실리콘막, 수소화된 비정질 실리콘막 또는 다결정질 실리콘막중의 하나인 것을 특징으로 한다.
본 발명의 실시예에 따른 박막 트랜지스터에 있어서, 상기 게이트가 상기 활성층 하부에 형성된 역스테거구조, 상기 게이트가 상기 활성층 상부에 형성된 스테거구조 또는 상기 게이트와 상기 소오스/드레인 전극이 활성층에 형성된 코플라나 구조를 갖는 것을 특징으로 한다.
본 발명의 박막 트랜지스터의 제조방법은 절연기판상에 게이트를 형성하는 단계와, 상기 게이트를 포함한 상기 절연기판상에 게이트 절연막으로서 SiOF 박막이 포함된 다중층의 게이트 절연막 및 SiOF 단일막으로서 게이트 절연막을 형성하는 단계와, 상기 게이트 상부에 상기 게이트 절연막상에 상기 활성층을 형성하는 단계와 상기 활성층과 오버랩되도록 소오스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명은 절연기판상에 게이트, 활성층 및 소오스/드레인 전극을 형성하는 박막 트랜지스터의 제조방법에 있어서, 상기 게이트와 상기 활성층 사이에 게이트 절연막으로서 SiOF 박막 및 SiOF 박막이 포함된 이중 게이트 절연막을 형성하는 것을 특징으로 한다.
본 발명의 실시예에 따른 박막 트랜지스터의 제조방법에 있어서, 상기 SiOF 박막은 플라즈마 여기 방식법으로 증착되는 것을 특징으로 한다.
본 발명은 기판상에 형성된 SiOF 박막이 포함된 다중층과 단일 SiOF 박막상에 형성된 도전층을 포함하는 것을 반도체 소자를 제공하는 것을 특징으로 한다. 상기 반도체 소자에 있어서, 상기 기판은 반도체 기판 또는 절연기판인 것을 특징으로 한다.
[실시예]
이하 본 발명에 따른 바람직한 실시예를 첨부도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제 1 도는 본 발명의 실시예에 따른 SiOF 박막/실리콘 질화막을 게이트 절연막을 갖는 역스테거(inverted staggered)형 박막 트랜지스터의 단면 구조를 도시한 것이다.
제 1 도를 참조하면, 본 발명의 실시예에 따른 박막 트랜지스터는 절연기판(10)에 소정부분에 게이트(11)가 형성된다. 게이트(11)는 후속의 공정에서 형성되는 박막들의 스텝 커버리지를 향상시키기 위하여 양측면에 기울기를 갖도록 형성되며, Cr, Al등의 금속으로 된다. 게이트(11)를 포함하는 절연기판(10)상에 게이트 절연막이 형성된다. 제 1 도에는 게이트 절연막은 SiOF 박막(20)과 실리콘 질화막(12)의 이중 절연막으로 이루어졌다. 활성층으로 형성된 비정질 실리콘막의 특성이 TFT의 특성을 결정짓게 된다.
게이트(11)상부의 게이트 절연막인 SiOF 박막(20)/실리콘 질화막(12)상에는 활성층(13)이 형성된다. 본 발명에서는 활성층(13)으로 비정질 실리콘층이 형성되나, 수소화된 비정질 실리콘막, 다결정질 실리콘막 또는 화합물 반도체가 사용될 수 있다. 활성층(13)중 게이트(11)에 대응되는 부분이 채널영역이 된다.
채널영역측의 활성층(13)의 양측과 오버랩 되도록 게이트 절연막(12)상에 소오스/드레인 전극(15)이 형성된다. 소오스/드레인 전극(15)과 활성층(13)이 오버랩되는 부분에는 오옴익 특성을 향상시키기 위한 저저항 접촉층(14)이 형성된다. 저저항 접촉층(14)은 불순물이 고농도로 도핑된 비정질 실리콘층이 사용되거나 또는 불순물이 고농도로 도핑된 수소화된 비정질 실리콘막 n+a-Si:H 또는 n+ μc-Si:H이 사용된다.
상기한 바와 같은 구조를 갖는 본 발명의 SiOF 박막(20)/실리콘 질화막(12)의 게이트 절연막을 갖는 박막 트랜지스터의 제조방법을 설명하면 다음과 같다.
먼저, 절연기판(10)상에 Cr, Al 등과 같은 금속막을 증착한 다음 경사식각하여 게이트(11)를 형성하고, 게이트(11)를 포함한 절연기판(10)상에 게이트 절연막을 형성한다. 플라즈마 화학기상법으로 절연기판상에 게이트 절연막으로서 SiOF 박막(20)과 실리콘 질화막(12)을 증착한다. 먼저, SiOF 박막(두께: 1,000∼3,000 Å)은 기판온도 300 ℃∼400 ℃, RF power는 100∼250 W, 가스압력은 360 mTorr조건에서 증착한다. 이어서 다시 실리콘 질화막(12)을 NH3, SiH4, He 혼합기체를 기판온도 300∼400 ℃, RF 전력 40 W, 가스 압력은 520 mTorr인 조건에서 두께 1,000∼3,000 Å을 증착한다. 다음, 게이트 절연막상에 채널 활성층인 비정질 실리콘층과 불순물이 고농도로 도핑된 비정질 실리콘층을 순차 증착한 다음 식각하여 활성화층(13)과 저항성 접촉층(14)을 형성한다.
이때, 활성층(13)용 비정질 실리콘층은 사일렌(SiH4)가스유량이 0.5 sccm, 기판온도 280 ℃, RF 전력은 40 W, 가스압력은 100 mTorr인 증착조건에서 증착되고, 저항성 접촉층(14)용 불순물이 고농도로 도핑된 비정질 실리콘층은 사일렌(SiH4)가스유량이 0.5sccm, 포스핀(PH3)가스유량이 0.015 sccm, 헬륨가스 유량이 50 sccm이며, 기판온도는 280 ℃, RF power는 40 W, 가스 압력은 200 mTorr인 증착조건에서 증착된다. 상기의 증착공정시 가스 유량은 MFC(Mass Flow Controller)를 이용하여 조절되어 진다.
이어서, 금속막을 기판전면에 형성한 다음 식각하여 상기 저항성 오옴익층(14)을 사이에 두고 활성층(13)과 오버랩되는 소오스/드레인 전극(15)을 형성하고, 이어서 소오스/드레인 전극(15)사이에 저항성 접촉층(14)을 식각하면 본 발명의 실시예에 따라 SiOF 박막/실리콘 질화막의 게이트 절연막을 갖는 박막 트랜지스터가 얻어진다.
제 2 도는 본 발명의 또 다른 실시예에 따라 제작한 실리콘 질화막(12)/SiOF 박막(20)을 게이트 절연막으로 갖는 역스테거(inverted staggered)형 박막 트랜지스터의 단면 구조를 도시한 것이다.
제 2 도를 참조하면 게이트 절연막은 실리콘 질화막(12)/SiOF 박막(20)의 이중 절연막으로 이루어졌다. 게이트(11)상부의 게이트 절연막인 실리콘 질화막(12)/SiOF 박막(20)상에는 활성층(13)이 형성된다. 본 발명에서는 활성층(13)으로 비정질 실리콘층이 형성되나, 수소화된 비정질 실리콘막, 다결정질 실리콘막 또는 화합물 반도체가 사용될 수 있다. 활성층(13)중 게이트(11)에 대응되는 부분이 채널영역이 된다.
채널영역측의 활성층(13)의 양측과 오버랩 되도록 게이트 절연막상에 소오스/드레인 전극(15)이 형성된다. 소오스/드레인 전극(15)과 활성층(13)이 오버랩되는 부분에는 오옴익 특성을 향상시키기 위한 저저항 접촉층(14)이 형성된다. 저저항 접촉층(14)은 불순물이 고농도로 도핑된 비정질 실리콘층이 사용되거나 또는 불순물이 고농도로 도핑된 수소화된 수비정질 실리콘막 n+a-Si:H 또는 n+ μc-Si:H이 사용된다.
제 3 도는 본 발명의 실시예에 따른 SiOF 박막을 게이트 절연막으로 갖는 역스테거(inverted staggered)형 박막 트랜지스터의 단면 구조를 도시한 것이다. 제 3 도에는 게이트 절연막은 SiOF 박막(20)으로 이루어졌다. 할성층으로 형성된 비정질 실리콘막의 특성이 TFT의 특성을 결정짓게 된다.
게이트(11)상부에 게이트 절연막인 불소가 함유된 산화막(SiOF)(20)상에는 활성층(13)이 형성된다. 본 발명에서는 활성층(13)으로 비정질 실리콘층이 형성되거나, 수소화된 비정질 실리콘막, 다결정질 실리콘막 또는 화합물 반도체가 사용될 수 있다. 활성층(13)중 게이트(11)에 대응되는 부분이 채널영역이 된다.
채널영역측의 활성층(13)의 양측과 오버랩 되도록 게이트 절연막(12)상에 소오스/드레인 전극(15)이 형성된다. 소오스/드레인 전극(15)과 활성층(13)이 오버랩되는 부분에는 오옴익 특성을 향상시키기 위한 저저항 접촉층(14)이 형성된다. 저저항 접촉층(14)은 불순물이 고농도로 도핑된 비정질 실리콘층이 사용되거나 또는 불순물이 고농도로 도핑된 수소화된 비정질 실리콘막 n+a-Si:H 또는 n+ μc-Si:H이 사용된다.
상기한 바와 같은 구조를 갖는 본 발명의 SiOF 박막의 게이트 절연막을 갖는 박막 트랜지스터의 제조방법을 설명하면 다음과 같다.
먼저, 절연기판(10)상에 Cr, Al 등과 같은 금속막을 증착한 다음 경사식각하여 게이트(11)를 형성하고, 게이트(11)를 포함한 절연기판(10)상에 게이트 절연막을 형성한다. 플라즈마 화학기상법으로 절연기판상에 게이트 절연막으로서 SiOF 박막(20)을 증착한다. 먼저, SiOF 박막(두께: 3,000∼4,500 Å)은 기판온도 300 ℃∼400 ℃, RF power는 100∼250 W, 가스압력은 360 mTorr조건에서 증착한다. 다음, 게이트 절연막상에 채널 활성층인 비정질 실리콘층과 불순물이 고농도로 도핑된 비정질 실리콘층을 순차 증착한 다음 식각하여 활성화층(13)과 저항성 접촉층(14)을 형성한다.
이때, 활성층(13)용 비정질 실리콘층은 사일렌(SiH4) 가스유량이 0.5 sccm, 기판온도 280 ℃, RF 전력은 40 W, 가스압력은 100 mTorr인 증착조건에서 증착되고, 저항성 접촉층(14)용 불순물이 고농도로 도핑된 비정질 실리콘층은 사일렌(SiH4) 가스유량이 0.5 sccm, 포스핀(PH3) 가스유량이 0.015 sccm, 헬륨가스유량이 50 sccm이며, 기판온도는 280 ℃, RF power는 40 W, 가스 압력은 200 mTorr인 증착조건에서 증착된다.
상기의 증착공정시 가스 유량은 MFC(Mass Flow Controller)를 이용하여 조절되어 진다.
이어서, 금속막을 기판전면에 형성한 다음 식각하여 상기 저항성 오옴익층(14)을 사이에 두고 활성층(13)과 오버랩되는 소오스/드레인 전극(15)을 형성하고, 이어서 소오스/드레인 전극(15)사이에 저항성 접촉층(14)을 식각하면 본 발명의 실시예에 따라 SiOF 박막의 게이트 절연막을 갖는 박막 트랜지스터가 얻어진다.
제 4 도는 박막 트랜지스터의 게이트 절연막으로 사용된 SiOF 박막의 전류-전압 특성을 나타낸 그래프를 나타낸다. 본 발명에서는 비저항이 10-5Ω·cm인 p형 실리콘 웨이퍼 위에 두께 1,000Å의 SiOF 박막을 증착하고, 그 위에 열증착법으로 진공상태에서 직경 1 mm위 알루미늄을 형성하여 MIS (Metal Insulator Semiconductor)구조의 반도체 소자를 제작한 다음, Kithely electrometer 617를 사용하여 SiOF 박막의 전류-전압 특성을 측정하였다. 제 2 도를 참조하면 SiOF 박막의 항복전압 (breakdown voltage)는 8 MV이상이고, 전류밀도는 1MV/cm에서 3×10-9A/㎠∼5×10-8A/㎠ 정도의 특성을 보였다.
제 5 도는 제 1 도의 실시예에 따라 제작한 비정질 실리콘 박막 트랜지스터의 출력특성을 나타낸 그래프이다. 도시된 바와 같이, TFT의 W/L(여기서, W는 TFT 채널(Channel)의 폭을, L은 길이를 나타냄)은 60㎛/20㎛이며, 게이트 전압 5V, 10V, 15V, 20V를 가하여 드레인 전압에 따른 드레인 전류를 측정하였다. 낮은 드레인 전압 영역에서 current crowding 현상이 없는 선형성을 볼 수 있다. 높은 드레인 전압에서의 전류 포화상태, 그리고 게이트 전압의 증가에 따른 드레인 전류폭이 큼을 나타내고 있다.
제 6 도는 제 1 도의 실시예에 따라 게이트 절연막으로서 SiOF 박막/실리콘 질화막의 이중 게이트 절연막을 이용하여 제작한 비정질 실리콘 박막 트랜지스터의 로그 드레인 전류-게이트 전압 특성을 나타낸 전류 전이 특성 그래프이다. 드레인 전압이 5V, 10V 일 때 게이트 전압 -5V에서의 오프 전류는 각각 1.6 × 10-12A, 3.1 × 10-12A를 유지하였다.
제 7 도는 제 1 도의 실시예에 따라 게이트 절연막으로서 SiOF 박막/실리콘 질화막의 이중 게이트 절연막 이용하여 제작한 비정질 실리콘 박막 트랜지스터의 전계효과 이동도를 나타낸 그래프이다. 문턱전압(Vth)은 6.5 V, 전계 효과도 이동도(μfe)는 0.24 ㎠/Vs를 얻었다.
제 8 도는 제 3 도의 실시예에 따라 제작한 비정질 실리콘 박막 트랜지스터의 출력특성을 나타낸 그래프이다. 도시된 바와 같이, TFT의 W/L(여기서, W는 TFT 채널(Channel)의 폭을, L은 길이를 나타냄)은 60㎛/30㎛이며, 게이트 전압 5V, 10V, 15V, 20V를 가하여 드레인 전압에 따른 드레인 전류를 측정하였다. 낮은 드레인 전압 영역에서 current crowding 현상이 없는 선형성을 볼 수 있다. 높은 드레인 전압에서의 전류 포화상태, 그리고 게이트 전압의 증가에 따른 드레인 전류폭이 큼을 나타내고 있다.
제 9 도는 본 발명의 실시 예에 따라 제 3 도의 구조로 제작한 SiOF 박막을 게이트 절연막으로 이용한 비정질 실리콘 박막트랜지스터의 로그 드레인 전류-게이트 전압특성을 나타낸 그래프이다. 본 실시예에서 제작한 수소화된 비정질 실리콘 박막트랜지스터의 준문턱전압 기울기(subthreshold slope)는 0.39 V/dec.이며, on/off 비율은 106로 측정되었다.
제 10 도는 본 발명의 실시예에 따라 제 3 도의 구조로 제작한 SiOF 박막을 게이트 절연막으로 이용한 비정질 실리콘 박막트랜지스터의 전계효과 이동도(field effect mobility)를 나타내는 그래프이다.
의 식으로부터 구해진 문턱전압(threshold voltage)(VTH)은 대략 2.01 V, 전계효과 이동도(μFE)는 0.61㎠/Vs임을 보여주고 있다.
본 발명에서의 실시예와 또 다른 실시예에서의 역스테거드형 박막 트랜지스터의 구조만을 제시하였으나, 스테거드형 박막 트랜지스터 및 코플라나형 박막 트랜지스터 모두 적용이 가능하다.
또한 불소가 포함한 저유전상수 산화막(SiOF)은 비정질 실리콘 박막트랜지스터, 수소화된 비정질 실리콘 박막 트랜지스터, 다결정질 실리콘 박막 트랜지스터 그리고 화합물 반도체 박막 트랜지스터에 게이트 절연막으로서 모두 적용이 가능하며, 집적회로의 층간 절연막으로서 사용이 가능하다.
상기한 바와 같이 본 발명에 따르면 SiOF 박막을 게이트 절연막으로 이용함으로써, 우수한 절연 특성을 제공할 수 있고 유전상수가 작으므로 기생용량을 감소시키므로써 고품위 TFT-LCD의 제작에 유용하게 응용될 수 있다.
Claims (10)
- 절연기판상에 게이트, 활성층 및 소오스/드레인 전극이 형성된 박막 트랜지스터에 있어서, 상기 게이트와 상기 활성층사이에 절연을 위한 게이트 절연막으로 SiOF 박막이 포함된 다중 구조의 게이트 절연막이 형성되는 것을 특징으로 하는 박막 트랜지스터.
- 절연기판상에 게이트, 활성층 및 소오스/드레인 전극이 형성된 박막 트랜지스터에 있어서, 상기 게이트와 상기 활성층사이에 절연을 위한 게이트 절연막으로 SiOF 박막의 게이트 절연막이 형성되는 것을 특징으로 하는 박막 트랜지스터.
- 제 1항과 제 2항에 있어서, 상기 활성층은 비정질 실리콘막, 수소화된 비정질 실리콘막, 다결정질 실리콘막 또는 화합물 반도체 중의 하나인 것을 특징으로 하는 박막 트랜지스터.
- 제 1항과 제 2항에 있어서, 상기 게이트가 상기 활성층 하부에 형성된 역스태거구조인 것을 특징으로 하는 박막 트랜지스터.
- 제 1항과 제 2항에 있어서, 상기 게이트가 상기 활성층 상부에 형성된 스테거구조인 것을 특징으로 하는 박막 트랜지스터.
- 제 1항과 제 2항에 있어서, 상기 게이트와 상기 소오스/드레인 전극이 활성층상에 형성된 코플라나 구조인 것을 특징으로 하는 박막 트랜지스터.
- 제 1항과 제 2항에 있어서, 상기 SiOF 박막을 플라즈마 여기방식으로 증착되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1항에 있어서, 게이트와 활성층상이에 한 층이상의 SiOF 박막이 형성되는 것을 특징으로 하는 박막 트랜지스터.
- 절연기판상에 게이트를 형성하는 단계와 상기 게이트를 포함한 상기 절연기판상에 SiOF 박막이 포함된 다중층의 게이트 절연막을 형성하는 단계와,상기 게이트 상부의 상기 게이트 절연막상에 활성층을 형성하는 단계와,상기 활성층과 오버랩 되도록 소오스/드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 절연기판상에 게이트를 형성하는 단계와,상기 게이트를 포함한 상기 절연기판상에 SiOF 박막의 게이트 절연막을 형성하는 단계와,상기 게이트 상부의 상기 게이트 절연막상에 활성층을 형성하는 단계와,상기 활성층과 오버랩 되도록 소오스/드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970000004A KR19980065168A (ko) | 1997-01-03 | 1997-01-03 | 불소가 함유된 산화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970000004A KR19980065168A (ko) | 1997-01-03 | 1997-01-03 | 불소가 함유된 산화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980065168A true KR19980065168A (ko) | 1998-10-15 |
Family
ID=65952322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970000004A KR19980065168A (ko) | 1997-01-03 | 1997-01-03 | 불소가 함유된 산화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980065168A (ko) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100514581B1 (ko) * | 1998-08-19 | 2005-11-24 | 도 영 김 | 박막 트랜지스터용 절연막의 제조방법 |
| KR100593131B1 (ko) * | 1999-12-22 | 2006-06-26 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7994500B2 (en) | 2008-06-30 | 2011-08-09 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of manufacturing the same and flat panel display device having the same |
| US8148779B2 (en) | 2008-06-30 | 2012-04-03 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of manufacturing the same and flat panel display device having the same |
| US8354670B2 (en) | 2009-12-22 | 2013-01-15 | Samsung Electronics Co., Ltd. | Transistor, method of manufacturing transistor, and electronic device including transistor |
| US8461597B2 (en) | 2010-01-15 | 2013-06-11 | Samsung Electronics Co., Ltd. | Transistors, methods of manufacturing a transistor, and electronic devices including a transistor |
| KR101412761B1 (ko) * | 2008-01-18 | 2014-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR101463032B1 (ko) * | 2014-02-05 | 2014-11-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20160083994A (ko) * | 2015-01-02 | 2016-07-13 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
-
1997
- 1997-01-03 KR KR1019970000004A patent/KR19980065168A/ko not_active Application Discontinuation
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100514581B1 (ko) * | 1998-08-19 | 2005-11-24 | 도 영 김 | 박막 트랜지스터용 절연막의 제조방법 |
| KR100593131B1 (ko) * | 1999-12-22 | 2006-06-26 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR101412761B1 (ko) * | 2008-01-18 | 2014-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| US7994500B2 (en) | 2008-06-30 | 2011-08-09 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of manufacturing the same and flat panel display device having the same |
| US8148779B2 (en) | 2008-06-30 | 2012-04-03 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of manufacturing the same and flat panel display device having the same |
| US8541258B2 (en) | 2008-06-30 | 2013-09-24 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing the same and flat panel display device having the same |
| US8659016B2 (en) | 2008-06-30 | 2014-02-25 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing the same and flat panel display device having the same |
| US9035313B2 (en) | 2008-06-30 | 2015-05-19 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing the same and flat panel display device having the same |
| US8354670B2 (en) | 2009-12-22 | 2013-01-15 | Samsung Electronics Co., Ltd. | Transistor, method of manufacturing transistor, and electronic device including transistor |
| US8461597B2 (en) | 2010-01-15 | 2013-06-11 | Samsung Electronics Co., Ltd. | Transistors, methods of manufacturing a transistor, and electronic devices including a transistor |
| KR101463032B1 (ko) * | 2014-02-05 | 2014-11-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20160083994A (ko) * | 2015-01-02 | 2016-07-13 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6080640A (en) | Metal attachment method and structure for attaching substrates at low temperatures | |
| US6018166A (en) | Polysilicon carbon source/drain heterojunction thin-film transistor | |
| KR100246602B1 (ko) | 모스트랜지스터및그제조방법 | |
| US5789283A (en) | LDD polysilicon thin film transistor and manufacturing method thereof | |
| JPH08274336A (ja) | 多結晶半導体薄膜トランジスタ及びその製造方法 | |
| KR20040021758A (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| TW200531287A (en) | Semiconductor device | |
| US5508555A (en) | Thin film field effect transistor having a doped sub-channel region | |
| KR100272260B1 (ko) | 유사다이아몬드를 이용한 박막트랜지스터 및 그의 제조방법 | |
| KR19980065168A (ko) | 불소가 함유된 산화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 그 제조 방법 | |
| US6869834B2 (en) | Method of forming a low temperature polysilicon thin film transistor | |
| US5923050A (en) | Amorphous silicon TFT | |
| US6166400A (en) | Thin film transistor of liquid crystal display with amorphous silicon active layer and amorphous diamond ohmic contact layers | |
| KR20020050085A (ko) | 박막 트랜지스터 | |
| US5397721A (en) | Method for fabricating vertical thin film transistor | |
| CN100373633C (zh) | 不对称的薄膜晶体管结构 | |
| KR100323736B1 (ko) | 박막트랜지스터및그제조방법 | |
| KR19980074495A (ko) | 불소가 함유된 산화막(SiOF)을 이용한 박막 트랜지스터 및 그 제조 방법 | |
| JP2925007B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20020034464A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조방법 | |
| KR19980065169A (ko) | 질화막/비정질 실리콘/질화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 제조 방법 | |
| KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
| EP0408653A1 (en) | Gate dielectric for a thin film field effect transistor | |
| JP3208816B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |