KR20160083994A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20160083994A
KR20160083994A KR1020150000225A KR20150000225A KR20160083994A KR 20160083994 A KR20160083994 A KR 20160083994A KR 1020150000225 A KR1020150000225 A KR 1020150000225A KR 20150000225 A KR20150000225 A KR 20150000225A KR 20160083994 A KR20160083994 A KR 20160083994A
Authority
KR
South Korea
Prior art keywords
layer
hydrogen diffusion
buffer layer
buffer
polycrystalline semiconductor
Prior art date
Application number
KR1020150000225A
Other languages
English (en)
Other versions
KR102270036B1 (ko
Inventor
조정연
서기성
조은정
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150000225A priority Critical patent/KR102270036B1/ko
Priority to US14/879,993 priority patent/US9614092B2/en
Publication of KR20160083994A publication Critical patent/KR20160083994A/ko
Priority to US15/445,650 priority patent/US9917108B2/en
Application granted granted Critical
Publication of KR102270036B1 publication Critical patent/KR102270036B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00—Optical: systems and elements
    • Y10S359/90—Methods

Abstract

박막 트랜지스터 표시판을 제공한다. 본 발명의 일실시예에 따른 박막 트랜지스터 표시판은 절연기판, 상기 절연기판 상에 형성되어 있는 다결정 반도체층, 상기 다결정 반도체층의 아래에 형성되어있고, 불소(Fluorine)를 포함하는 버퍼층, 상기 다결정 반도체층과 중첩하는 게이트전극, 상기 다결정 반도체층과 중첩하며, 서로 분리되어 있는 소스전극 및 드레인전극 및 상기 드레인 전극과 전기적으로 연결되어 있는 화소전극을 포함한다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터의 제조방법 및 상기 방법에 의해 제조된 박막트랜지스터에 관한 것이다.
박막 트랜지스터(thin film transistor, TFT)는 다양한 분야에 이용되고 있으며, 특히 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED Display) 및 전기 영동 표시 장치(electrophoretic display) 등의 평탄 표시 장치에서 스위칭 및 구동 소자로 이용되고 있다.
박막 트랜지스터는 주사 신호를 전달하는 게이트선에 연결되어 있는 게이트 전극, 화소 전극에 인가될 신호를 전달하는 데이터선에 연결되어 있는 소스 전극, 소스 전극과 마주하는 드레인 전극, 그리고 소스 전극 및 드레인 전극에 전기적으로 연결되어 있는 반도체를 포함한다.
이 중 반도체는 박막 트랜지스터의 특성을 결정하는 중요한 요소이다. 이러한 반도체로는 규소(Si)가 가장 많이 사용되고 있다. 규소는 결정 형태에 따라 비정질 규소 및 다결정 규소로 나누어지는데, 비정질 규소는 제조 공정이 단순한 반면 전하 이동도가 낮아 고성능 박막 트랜지스터를 제조하는데 한계가 있고, 다결정 규소는 공정과정에서 막 터짐 등의 불량이 발생하는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 다결정 반도체 층의 막터짐 불량을 방지하고 내구성을 향상시키는 박막 트랜지스터 표시판의 제조방법 및 상기 방법에 의해 제조된 박막트랜지스터 표시판을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명의 일실시예에 따른 박막 트랜지스터 표시판은 절연기판, 상기 절연기판 상에 형성되어 있는 다결정 반도체층, 상기 다결정 반도체층의 아래에 형성되어있고, 불소(Fluorine)를 포함하는 버퍼층, 상기 다결정 반도체층과 중첩하는 게이트전극, 상기 다결정 반도체층과 중첩하며, 서로 분리되어 있는 소스전극 및 드레인전극, 상기 드레인 전극과 전기적으로 연결되어 있는 화소전극을 포함한다.
상기 불소(Fluorine)는, 상기 버퍼층에 형성되어있는 1이상의 수소확산 방지층의 형태로 포함될 수 있다.
상기 수소확산 방지층은 상기 버퍼층의 구성원소에 불소(Fluorine)를 더 포함하는 물질로 이루어질 수 있다.
상기 버퍼층은 SiNx로 이루어진 층 위에 SiOx로 이루어진 층이 적층된 형태를 할 수 있고, 상기 수소확산 방지층은 상기 SiNx로 이루어진 층의 중간, 상기 SiNx로 이루어진 층과 상기 SiOx로 이루어진 층의 계면, 상기 SiOx로 이루어진 층의 중간, 상기 SiOx로 이루어진 층의 위 중 1이상의 위치에 증착될 수 있다.
상기 수소확산 방지층은 SiOF 또는 SiNF로 이루어 질 수 있다.
본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조방법은 절연기판 상에 불소(Fluorine)를 포함하는 버퍼층을 적층하는 단계, 상기 버퍼층상에 비정질 규소(a-Si)층을 적층하는 단계, 상기 버퍼층과 상기 비정질 규소층에 탈수소 공정을 진행하는 단계, 상기 비정질 규소층을 다결정 규소(poly-Si)층으로 결정화하는 공정을 진행하는 단계, 상기 다결정 규소층을 패터닝하여 다결정 반도체층을 형성하는 단계, 상기 다결정 반도체층과 중첩하는 게이트전극을 형성하는 단계, 상기 다결정 반도체층과 중첩하며, 서로 분리되어있는 소스전극 및 드레인 전극을 형성하는 단계 및 상기 드레인 전극과 전기적으로 연결되어 있는 화소전극을 형성하는 단계를 포함한다.
상기 불소(Fluorine)는 1이상의 수소확산 방지층의 형태로 포함될 수있으며, 상기 버퍼층을 적층하는 단계에서 상기 수소확산 방지층을 증착하는 단계를 포함할 수 있다.
상기 수소확산 방지층은 상기 버퍼층의 구성원소에 불소(Fluorine)를 더 포함하는 물질로 형성될 수 있다.
상기 수소확산 방지층은 불소(Fluorine)를 포함한 가스(gas)로 플라즈마 트리트먼트(plasma treatment)처리하여 형성 될 수 있다.
상기 버퍼층 적층 단계는 SiNx로 이루어진 층 위에 SiOx로 이루어진 층을 차례로 적층하는 것을 특징으로할 수 있고, 상기 수소확산 방지층은 상기 SiNx로 이루어진 층을 적층하는 도중에, 상기 SiNx로 이루어진 층을 모두 적층한 다음에, 상기 SiOx로 이루어진 층을 적층하는 도중에, 상기 SiOx로 이루어진 층을 모두 적층한 다음에 중 1이상의 과정에서 증착될 수 있다.
상기 수소확산 방지층은 SiOF 또는 SiNF로 형성될 수 있다.
상기 수소확산 방지층은 불소(Fluorine)를 포함한 가스(gas)로 플라즈마 트리트먼트(plasma treatment)처리하여 형성될 수 있다.
본 발명의 박막 트랜지스터 표시판 제조방법에 따르면, 다결정 반도체층의 내구성이 향상되고 박막트랜지스터 의 특성을 향상시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 순서도이다.
도 2는 본 발명의 일실시예에 따른 박막 트랜지스터 표시판을 개략적으로 나타낸 도면이다.
도 3은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 순서도이다.
도 4는 본 발명의 일실시예에 따른 박막 트랜지스터 표시판을 개략적으로 나타낸 도면이다.
도 5 내지 도 8은 본 발명의 일실시예에 따라 다결정 규소층을 제작하기까지의 방법을 순서대로 도시한 도면이다.
도 9(a)내지 도9(C)는 본 발명의 수소확산 방지층의 위치에 대한 변형 가능한 실시예들을 일부 도시한 도면이다.
도 10(a)는 본 발명의 일실시예에 따른 효과를 개략적으로 나타낸 도면이다.
도 10(b)는 본 발명의 비교예에 따른 효과를 개략적으로 나타낸 도면이다.
도 11은 본 발명의 일실시예에 따른 실험결과를 나타낸 표이다.
도 12는 본 발명의 일실시예에 따른 실험결과를 나타낸 표이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여기에서 설명되는 실시예에 한정되지 않으며, 다른 형태로 구현될 수도 있다
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 여러 실시예들에 있어서, 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
또한, 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내는 등 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
층, 막, 영역, 판 등의 부분이 다른 부분 "상에", "위에", "아래에" 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수도 있고 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분의 "중간"에 있다고 언급되는 경우에는, 거리상 정 중간뿐만 아니라 그 사이에 있기만 하면 모두 포함된다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 도 1 내지 도 2를 참조하여 본 발명의 일실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법을 설명한다.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 순서도이며, 도 2는 본 발명의 일실시예에 따른 박막 트랜지스터 표시판을 개략적으로 나타낸 도면이다.
먼저 도 2를 참조하면, 본 발명의 일실시예에 따른 박막트랜지스터 표시판은 절연기판(100), 불소(Fluorine)를 포함하는 버퍼층(120a), 다결정 반도체층(131), 게이트전극(150), 소스전극(170s), 드레인전극(170d), 화소전극(190) 등을 포함한다.
도 2를 보면, 절연기판(100) 상에는 불소(Fluorine)를 포함하는 버퍼층(120a)있고, 상기 불소(Fluorine)를 포함하는 버퍼층(120a)상에는 다결정 반도체층(131)이 있다. 상기 다결정 반도체층(131)상에는 게이트 절연막(140)이 있으며, 상기 게이트 절연막(140)상에는 상기 다결정 반도체층과 중첩하는 게이트 전극(150), 상기 게이트 전극(150)상에는 층간 절연막(160)이 있다. 상기 층간 절연막(160)과 상기 게이트 절연막(140)에는 소스전극(170s)을 다결정 반도체층(131)의 소스 영역(131s)과 접촉시키는 제1 접촉홀(161a)및 드레인전극(170d)을 다결정 반도체층(131)의 드레인 영역(131d)과 접촉시키는 제2 접촉홀(161b)이 형성되어 있다. 또한 상기 층간 절연막(160)상에는 상기 다결정 반도체층과 중첩하며, 서로 분리되어 있는 소스전극(170s) 및 드레인전극(170d)이, 상기 소스전극(170s) 및 상기 드레인전극(170d)상에는 평탄화막(180)이, 상기 평탄화막(180)상에는 상기 드레인 전극과 전기적으로 연결되어 있는 화소전극(190)이 있다.
도 2는 일실시예를 들어 작성 되었으나, 본 발명은 도 2에 도시된 것과 같은 게이트 전극이 반도체층 상에 있는 탑 게이트(Top Gate)구조 박막 트랜지스터 표시판뿐만 아니라, 반도체층 및 소스, 드레인 전극의 하부에 게이트 전극이 있는 바텀 게이트(Bottom Gate)구조에도 적용될 수 있으며, 각종 절연막과 반도체층, 각종 전극이 다양한 순서로 적층될 수 있다. 예를 들어 본 발명이 바텀 게이트 구조에 적용되는 경우, 게이트 전극 상에 불소를 포함한 버퍼층이 있고, 상기 버퍼층상에 다결정 반도체층이 있다. 상기 버퍼층은 절연물질로 이루어 질 수 있으며 게이트 절연막의 역할을 할 수 있다. 이렇게 본 발명에서 버퍼층은 절연물질로 이루어져 각종 절연막의 역할을 할 수도 있다. 다른 말로 반도체층 하부에 있는 절연막이라면 불소를 포함하여 본 발명의 버퍼층의 역할을 할 수 있다.
본 발명의 일실시예에 따른 박막트랜지스터 표시판은 유기발광표시장치(OLED: Organic Light Emitting Diodes), 액정표시장치(LCD: Liquid Crystal Display) 등의 표시장치에 적용될 수 있다.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 순서도인데, 이를 참조하여 박막 트랜지스터 표시판의 제조 방법을 설명한다.
우선, 절연기판(100) 상에 불소(Fluorine)를 포함하는 버퍼층(120a)을 적층하고, 상기 불소(Fluorine)를 포함하는 버퍼층(120a)상에 비정질 규소층(130)을 적층한다. 이렇게 적층이 끝나면 상기 불소(Fluorine)를 포함하는 버퍼층(120a)과 상기 비정질 규소층(130)에 탈수소 공정을 진행한다. 탈수소 공정은 버퍼층 및 비정질 규소층 내의 수소(H₂) 함량을 낮추는 공정인데 높은 온도에서 열처리 하는 등의 방법이 사용될 수 있다. 탈수소 공정 중에 불소(Fluorine)를 포함하는 버퍼층(120a)내의 수소는 불소에 의해 비정질 규소층(130)으로의 확산이 방지된다. 탈수소 공정이 끝나면 비정질 규소층(130)을 다결정 규소층으로 결정화 하는 공정을 진행한다. 결정화 공정은 레이저 어닐링 방법이 사용 될 수 있다. 레이저 어닐링 방법은 제조 가격이 낮고 효율성이 높기 때문에 다른 저온 결정화 기술보다 우수하다. 레이저 어닐링 방법으로 308nm의 파장을 가진 엑시머 레이저(Excimer Laser)를 이용한 레이저 어닐링 방법(eximer laser annealing; ELA)이 사용 될 수 있다. 엑시머 레이저 어닐링 방법은 사용하는 레이저 파장이 비정질 규소층에서 높은 흡수율을 갖기 때문에 절연기판에 손상을 가하지 않고 짧은 시간 내에 비정질 규소층을 가열하고 용융시켜 다결정 규소층을 제조할 수 있다는 장점이 있다. 이렇게 제작된 다결정 규소층을 이용하여 패터닝하여 다결정 반도체층(131)을 형성한다. 패터닝 방법으로는 포토리소그래피(photolithography) 공정 등의 멤스(microelectromechanical systems, MEMS) 기술을 이용할 수 있다. 다결정 실리콘층을 패터닝(patterning)하여 후에 소스 전극이 연결되는 소스 영역(131s), 드레인 전극이 연결되는 드레인 영역(131d) 및 소스 영역(131s)과 드레인 영역(131d) 사이에 위치하는 채널 영역(131c)을 포함하는 다결정 반도체층(131)을 형성한다. 다음, 다결정 반도체층(131) 상에 게이트 절연막(140)을 형성하고, 상기 게이트 절연막(140) 상에 게이트 금속막을 형성한 후, 상기 게이트 금속막을 패터닝(patterning)하여 상기 다결정 반도체층 (131)의 채널 영역(131c) 상에 섬(island) 형태의 게이트 전극(150)을 형성한다. 상기 게이트 전극(150) 상에 층간 절연막(160)을 형성하고, 상기 층간 절연막(160) 및 상기 게이트 절연막(140)을 함께 패터닝하여 다결정 반도체층(131)의 소스 영역(131s) 및 드레인 영역(131d)의 일부를 각각 드러내는 제1 접촉홀(161a) 및 제2 접촉홀(161b)을 형성한다. 다음으로, 상기 층간 절연막(160)상에 상기 제1 접촉홀(161a) 및 상기 제2 접촉홀(161b) 각각을 통해 상기 다결정 반도체층(131)의 소스 영역(131s) 및 드레인 영역(131d) 각각과 접촉하며 서로 분리되어있는 소스 전극(170s) 및 드레인 전극(170d) 각각을 형성한다. 상기 소스 전극(170s) 및 상기 드레인 전극(170d)상에 평탄화막(180)을 형성하고, 상기 평탄화막(180)상에 상기 드레인 전극과 전기적으로 연결되어있는 화소전극(190)을 형성한다.
도 1은 일실시예를 들어 작성 되었으나, 본 발명은 도 1의 순서도에따라 제조된 게이트 전극이 반도체층 상에 있는 탑 게이트(Top Gate)구조 박막 트랜지스터 표시판뿐만 아니라, 반도체층 및 소스, 드레인 전극의 하부에 게이트 전극이 있는 바텀 게이트(Bottom Gate)구조를 제조하는방법에도 적용될 수 있으며, 각종 절연막과 반도체층, 각종 전극은 다양한 순서로 적층될 수 있다. 예를 들어 본 발명이 바텀 게이트 구조 제조방법에 적용되는 경우, 게이트 전극 상에 불소를 포함한 버퍼층을 적층하고, 상기 버퍼층상에 비정질 규소층을 적층하는 단계로 진행된다. 상기 버퍼층은 절연물질로 이루어 질 수 있으며 게이트 절연막의 역할을 할 수 있다. 이렇게 본 발명에서 버퍼층은 절연물질로 이루어져 각종 절연막의 역할을 할 수도 있다. 다른 말로 반도체층 하부에 있는 절연막이라면 불소를 포함하여 본 발명의 버퍼층의 역할을 할 수 있다.
본 발명의 일실시예에 따른 박막트랜지스터 표시판의 제조방법은 유기발광표시장치(OLED: Organic Light Emitting Diodes), 액정표시장치(LCD: Liquid Crystal Display) 등의 표시장치를 제조하는데 적용될 수 있다.
이하, 도 3 내지 도 9를 참조하여 본 발명의 일실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법을 설명한다.
도 4는 본 발명의 일실시예에 따른 박막 트랜지스터 표시판을 개략적으로 나타낸 도면이며, 도 8,도 9(a)내지 도9(C)는 본 발명의 수소확산 방지층의 위치에 대한 변형 가능한 실시예들을 일부 도시한 도면이다.
먼저 도 4를 참조하면, 본 발명의 일실시예에 따른 박막트랜지스터 표시판은 절연기판(100), 버퍼층(110a,110b), 수소확산 방지층(120b), 다결정 반도체층(131), 게이트전극(150), 소스전극(170s), 드레인전극(170d), 화소전극(190) 등을 포함한다.
도 4를 보면, 절연기판(100) 상에는 버퍼층(110a)이 있고, 상기 버퍼층(110a)상에는 수소확산 방지층(120b)가 있다. 상기 수소확산 방지층은 불소(Fluorine)를 포함하고 있다. 상기 수소확산 방지층(120b)상에는 버퍼층(110b)이 있고, 상기 버퍼층(110b)상에는 다결정 반도체층(131)이 있다. 상기 다결정 반도체층(131)상에는 게이트 절연막(140)이 있으며, 상기 게이트 절연막(140)상에는 상기 다결정 반도체층과 중첩하는 게이트 전극(150), 상기 게이트 전극(150)상에는 층간 절연막(160)이 있다. 상기 층간 절연막(160)과 상기 게이트 절연막(140)에는 소스전극(170s)을 상기 다결정 반도체층(131)의 소스 영역(131s)과 접촉시키는 제1 접촉홀(161a)및 드레인전극(170d)을 상기 다결정 반도체층(131)의 드레인 영역(131d)과 접촉시키는 제2 접촉홀(161b)이 형성되어 있다. 또한 상기 층간 절연막(160)상에는 상기 다결정 반도체층과 중첩하며, 서로 분리되어 있는 소스전극(170s) 및 드레인전극(170d)이, 상기 소스전극(170s) 및 드레인전극(170d)상에는 평탄화막(180)이, 상기 평탄화막(180)상에는 상기 드레인 전극과 전기적으로 연결되어 있는 화소전극(190)이 있다.
도 4는 일실시예를 들어 작성 되었으나, 본 발명은 도 4에 도시된 것과 같은 게이트 전극이 반도체층 상에 있는 탑 게이트(Top Gate)구조 박막 트랜지스터 표시판뿐만 아니라, 반도체층 및 소스, 드레인 전극의 하부에 게이트 전극이 있는 바텀 게이트(Bottom Gate)구조에도 적용될 수 있으며, 각종 절연막과 반도체층, 각종 전극이 다양한 순서로 적층될 수 있다. 예를 들어 본 발명이 바텀 게이트 구조에 적용되는 경우, 게이트 전극 상에, 수소확산방지층이 중간에 있는 버퍼층이 있고, 상기 버퍼층 상에 다결정 반도체층이 있다. 상기 버퍼층은 절연물질로 이루어 질 수 있으며 게이트 절연막의 역할을 할 수 있다. 이렇게 본 발명에서 버퍼층은 절연물질로 이루어져 각종 절연막의 역할을 할 수도 있다. 다른 말로 반도체층 하부에 있는 절연막이라면, 절연막 중간에 불소를 포함하는 수소확산방지층을 형성하여 본 발명의 버퍼층의 역할을 하게 할 수 있다.
상기 수소확산 방지층(120b)은 버퍼층의 구성원소에 불소(Fluorine)를 더 포함하는 물질로 이루어 질 수 있다. 수소확산 방지층(120b)이 버퍼층의 구성원소에 불소(Fluorine)를 더 포함하는 물질로 이루어진 경우 수소확산 방지층(120b)을 버퍼층과 연속하여 형성할 수 있다는 장점이 있다. 상기 버퍼층(110a, 110b)은 SiNx로 이루어진 층 위에 SiOx로 이루어진 층이 적층된 형태로 이루어 질 수 있으며, 상기 수소확산 방지층(120b)은 상기 SiNx로 이루어진 층의 중간, 상기 SiNx로 이루어진 층과 상기 SiOx로 이루어진 층의 계면, 상기 SiOx로 이루어진 층의 중간, 상기 SiOx로 이루어진 층의 위 중 1이상의 위치에 증착될 수 있다.
도8, 도 9(a) 내지 도9(c)를 참조하여 상기 내용을 구체적으로 설명하면, 버퍼층(110a, 110b)과 수소확산 방지층(120b)은 도 9(a)와 같이 SiNx로 이루어진 버퍼층(110a), 수소확산 방지층(120b), SiNx로 이루어진 버퍼층(110a), SiOx로 이루어진 버퍼층(110b)의 순서, 도 8과 같이 SiNx로 이루어진 버퍼층(110a), 수소확산 방지층(120b), SiOx로 이루어진 버퍼층(110b)의 순서, 도 9(b)와 같이 SiNx로 이루어진 버퍼층(110a), SiOx로 이루어진 버퍼층(110b), 수소확산 방지층(120b), SiOx로 이루어진 버퍼층(110b)의 순서로 적층되어 있을 수 있다. 또한, 도면에는 없지만 SiNx로 이루어진 버퍼층(110a), SiOx로 이루어진 버퍼층(110b), 수소확산 방지층(120b)의 순서로 적층되어 있을 수도 있으며, 도 9(c)와 같이 SiNx로 이루어진 버퍼층(110a), 수소확산 방지층(120b), SiNx로 이루어진 버퍼층(110a), SiOx로 이루어진 버퍼층(110b), 수소확산 방지층(120b), SiOx로 이루어진 버퍼층(110b)의 순서처럼 수소확산 방지층(120b)이 1이상 적층되어 있을 수도 있다.
버퍼층(110a, 110b)과 수소확산 방지층(120b)의 적층 구조를 상기와같이 도면에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 도면의 개시에 한정되지 않으며 특허청구범위의 개념과 범위를 벗어나지 않는 한에서 다양한 적층 구조가 포함될 수 있다.
상기 실시예들에 있어서 수소확산 방지층(120b)은 SiOF 또는 SiNF로 이루어 질 수 있다.
다음으로, 도 3은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 순서도이며, 도 5 내지 도 8은 본 발명의 일실시예에 따라 다결정 규소층을 제작하기 까지의 방법을 순서대로 도시한 도면인데, 이를 참조하여 박막 트랜지스터 표시판의 제조 방법을 설명한다.
우선, 도 5와 같이 절연기판(100) 상에 버퍼층(110a)을 적층하고, 다음으로 도 6과 같이 버퍼층(110a)상에 불소(Fluorine)를 포함하는 수소확산 방지층(120b)을 적층한다. 그 다음, 도 8과 같이 수소확산 방지층(120b)상에 버퍼층(110b)과 비정질 규소층(130)을 차례로 적층한다. 이렇게 적층이 끝나면 도 3의 순서도와 같이 버퍼층(110a, 110b), 수소확산 방지층(120b)과 비정질 규소층(130)에 탈수소 공정을 진행한다. 탈수소 공정 중에 버퍼층(110a, 110b)내의 수소는 수소확산 방지층(120b)의 불소에 의해 비정질 규소층(130)으로의 확산이 방지된다. 탈수소 공정이 끝나면 비정질 규소층(130)을 다결정 규소층으로 결정화 하는 공정을 진행한다. 이렇게 제작된 다결정 규소층을 이용하여 패터닝하여 다결정 반도체층(131)을 형성한다. 다결정 규소층을 패터닝(patterning)하여 후에 소스 전극이 연결되는 소스 영역(131s), 드레인 전극이 연결되는 드레인 영역(131d) 및 소스 영역(131s)과 드레인 영역(131d) 사이에 위치하는 채널 영역(131c)을 포함하는 다결정 반도체층(131)을 형성한다. 다음, 다결정 반도체층(131) 상에 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 상에 게이트 금속막을 형성한 후, 게이트 금속막을 패터닝(patterning)하여 다결정 반도체층(131)의 채널 영역(131c) 상에 섬(island) 형태의 게이트 전극(150)을 형성한다. 게이트 전극(150) 상에 층간 절연막(160)을 형성하고, 층간 절연막(160) 및 게이트 절연막(140)을 함께 패터닝하여 다결정 반도체층(131)의 소스 영역(131s) 및 드레인 영역(131d)의 일부를 각각 드러내는 제1 접촉홀(161a) 및 제2 접촉홀(161b)을 형성한다. 다음으로, 층간 절연막(160)상에 제1 접촉홀(161a) 및 제2 접촉홀(161b) 각각을 통해 다결정 반도체층(131)의 소스 영역(131s) 및 드레인 영역(131d) 각각과 접촉하고 서로 분리되어 있는 소스 전극(170s) 및 드레인 전극(170d) 각각을 형성한다. 소스 전극(170s) 및 드레인 전극(170d)상에 평탄화막(180)을 형성하고, 평탄화막(180)상에 사익 드레인 전극과 전기적으로 연결되어있는 화소전극(190)을 형성한다.
도 3은 일실시예를 들어 작성 되었으나, 본 발명은 도 3의 순서도에따라 제조된 게이트 전극이 반도체층 상에 있는 탑 게이트(Top Gate)구조 박막 트랜지스터 표시판뿐만 아니라, 반도체층 및 소스, 드레인 전극의 하부에 게이트 전극이 있는 바텀 게이트(Bottom Gate)구조를 제조하는방법에도 적용될 수 있으며, 각종 절연막과 반도체층, 각종 전극은 다양한 순서로 적층될 수 있다. 예를 들어 본 발명이 바텀 게이트 구조 제조방법에 적용되는 경우, 게이트 전극 상에, 중간에 수소확산방지층을 형성하는 단계를 포함하는 버퍼층 형성단계, 상기 버퍼층 상에 비정질 규소층을 적층하는 단계로 진행된다. 상기 버퍼층은 절연물질로 이루어 질 수 있으며 게이트 절연막의 역할을 할 수 있다. 이렇게 본 발명에서 버퍼층은 절연물질로 이루어져 각종 절연막의 역할을 할 수도 있다. 다른 말로 반도체층 하부에 있는 절연막이라면, 절연막 중간에 불소를 포함하는 수소확산방지층을 형성하여 본 발명의 버퍼층의 역할을 하게 할 수 있다.
상기 수소확산 방지층(120b)은 버퍼층의 구성원소에 불소(Fluorine)를 더 포함하는 물질로 형성 될 수 있다. 수소확산 방지층(120b)이 버퍼층의 구성원소에 불소(Fluorine)를 더 포함하는 물질로 형성되는 경우 수소확산 방지층(120b)을 버퍼층과 연속하여 형성하여 공정을 간소화 할 수 있다는 장점이 있다.
상기 수소확산 방지층(120b)은 도 7과 같이 버퍼층(110a)상에 불소(Fluorine)를 포함한 가스(gas)로 플라즈마 트리트먼트(plasma treatment)처리하여 형성 될 수 있다.
상기 버퍼층(110a, 110b)은 SiNx로 이루어진 층 적층한 뒤 SiOx로 이루어진 층을 적층하여 형성할 수 있으며, 상기 수소확산 방지층(120b)은 상기 SiNx로 이루어진 층을 적층하는 도중에, 상기 SiNx로 이루어진 층을 모두 적층한 다음에, 상기 SiOx로 이루어진 층을 적층하는 도중에, 상기 SiOx로 이루어진 층을 모두 적층한 다음에 중 1이상의 과정에서 증착될 수 있다.
도8, 도 9(a) 내지 도9(c)를 참조하여 상기 내용을 구체적으로 설명하면, 버퍼층(110a, 110b)과 수소확산 방지층(120b)은 도 9(a)와 같이 SiNx로 이루어진 버퍼층(110a)을 일부 적층한 뒤 수소확산 방지층(120b)을 증착하고, 다시 SiNx로 이루어진 버퍼층(110a)을 적층한 뒤 SiOx로 이루어진 버퍼층(110b)을 적층하는 순서, 도 8과 같이 SiNx로 이루어진 버퍼층(110a)을 모두 적층한 뒤 수소확산 방지층(120b)을 증착하고, 다음으로 SiOx로 이루어진 버퍼층(110b)을 적층하는 순서, 도 9(b)와 같이 SiNx로 이루어진 버퍼층(110a)과 SiOx로 이루어진 버퍼층(110b)의 일부를 차례로 적층하고, 수소확산 방지층(120b)을 증착한 뒤 SiOx로 이루어진 버퍼층(110b)을 적층하는 순서로 적층할 수 있다. 또한, 도면에는 없지만 SiNx로 이루어진 버퍼층(110a)과 SiOx로 이루어진 버퍼층(110b)을 차례로 적층한 뒤 수소확산 방지층(120b)을 증착하는 순서로 적층할 수도 있으며, 도 9(c)와 같이 SiNx로 이루어진 버퍼층(110a)을 일부 적층한 뒤 수소확산 방지층(120b)을 증착하고, 다시 SiNx로 이루어진 버퍼층(110a)을 적층한 뒤, SiOx로 이루어진 버퍼층(110b)의 일부 적층, 수소확산 방지층(120b)의 증착, 다시 SiOx로 이루어진 버퍼층(110b) 적층의 순서처럼 수소확산 방지층(120b)이 1이상 증착될 수도 있다.
버퍼층(110a, 110b)과 수소확산 방지층(120b)의 적층 순서를 상기와같이 도면에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 도면의 개시에 한정되지 않으며 특허청구범위의 개념과 범위를 벗어나지 않는 한에서 다양한 적층 순서로 제작될 수 있다.
상기 실시예들에 있어서 수소확산 방지층(120b)은 SiOF 또는 SiNF로 증착될 수있다.
또한 상기 실시예들에 있어서 수소확산 방지층(120b)은 도 7과 같이 버퍼층(110a)상에 불소(Fluorine)를 포함한 가스(gas)로 플라즈마 트리트먼트(plasma treatment)처리하여 형성 될 수 있다.
이하, 도 10(a)와 도 10(b)를 참고하여 본 발명의 일실시예에 따른 효과를 설명한다.
도 10(a)는 본 발명의 일실시예에 따른 효과를 개략적으로 나타낸 도면이고, 도 10(b)는 본 발명의 비교예에 따른 효과를 개략적으로 나타낸 도면이다.
도 10(a)은 절연기판(100), 버퍼층(110a), 수소확산 방지층(120b), 버퍼층(110b), 비정질 규소층(130)을 차례로 적층한 뒤, 탈수소 공정 중에 일어나는 수소의 확산을 개략적으로 표현한 것이다. 탈수소 공정의 목적은 버퍼층(110a, 110b) 및 비정질 규소층(130) 내의 수소를 밖으로 확산시키는 것 인데, 버퍼층(110a, 110b)내의 수소 중 일부가 밖으로 확산되지 못하고 비정질 규소층(130)에 갇히게 되는 경우, 비정질 규소층(130)을 다결정 규소층으로 결정화하는 과정 등의 후속 공정에서 비정질 규소층(130)내에 갇혀있던 수소가 밖으로 확산되어 막터짐 불량이 발생하고 표면 거칠기를 증가 시킨다. 그러나 버퍼층에 수소확산 방지층(120b)이 있는 경우 버퍼층내의 수소가 확산되는 도중에 수소확산 방지층(120b)에 갇히게 된다. 수소확산 방지층(120b)의 불소는 수소의 확산을 막는 효과가 있기 때문에 수소확산 방지층(120b)이 수소의 트랩사이트(trap site)의 역할을 하여 탈수소 효과를 최대화 시킨다. 확산되던 수소가 비정질 규소층(130)에 도달하기 전에 수소확산 방지층(120b)에 갇히게 되면 비정질 규소층(130)에 갇히는 수소량이 감소하고, 추후 결정화 공정 등의 후속 공정에서 막터짐 불량이나 거칠기 증가 등이 발생하는 문제를 감소시킬 수 있으며, 버퍼층(110a, 110b)의 총 수소량 감소로 인해 전류의 흐름이 좋아지는 등 LTPS 박막트랜지스터의 특성이 향상된다.
도 10(b)는 비교예인데, 버퍼층(110a, 110b)에 수소확산 방지층이 없는 경우, 탈수소 공정에서 버퍼층(110a, 110b)의 수소가 확산되어 비정질 규소층(130)에 갇히게 되고, 이로 인해 탈수소 효과가 감소된다. 그 후 비정질 규소층(130)을 다결정 규소층으로 결정화하는 과정에서 비정질 규소층(130)내에 갇혀있던 수소가 밖으로 확산되면서 막터짐 불량이 발생하고 표면 거칠기를 증가 시킨다.
도 11 내지 도 12는 각각 본 발명의 일실시예에 따른 실험결과를 나타낸 표이다.
도 11은 SiNx로 이루어진 버퍼층(110a) 및 SiOx로 이루어진 버퍼층(110b)내에 SiNF로 이루어진 수소확산 방지층(120b)을 적층하였을 때 버퍼층 내의 수소량 감소를 확인한 실험의 결과를 나타낸 표이다. SiNF로 이루어진 수소확산 방지층을 적층하였을 때 총 수소량(at%)이 23.96에서 13.9로 42%감소한 것을 확인할 수 있다. 또한 구리 에칭용 시약 에칭 비율(Cu etchant etch rate(Å/s))이 47.8에서 6.6으로 감소하여 에칭 훼손(etch damage)이 감소한 것을 확인 할 수 있는데, 버퍼층에 SiNF로 이루어진 수소확산 방지층(120b)을 적층한 경우 SiNF로 이루어진 수소확산 방지층(120b)의 화학 결합이 조밀하기 때문에 버퍼층의 단단하기가 증가되기 때문이다. 버퍼층의 단단하기가 증가되면 화학적뿐만 아니라 물리적으로도 하부에서 확산되어 오는 수소의 확산을 더 효과적으로 방지할 수 있다.
도 12는 SiNx로 이루어진 버퍼층(110a) 및 SiOx로 이루어진 버퍼층(110b)내에 SiOF로 이루어진 수소확산 방지층(120b)을 적층하였을 때 버퍼층 내의 수소량 감소를 확인한 실험의 결과를 나타낸 표이다. 총 수소량(at%)이 6.01에서 3.69로 39%감소한 것을 확인할 수 있다. 또한 FT-IR측정시 Si-O 결합의 피크 위치(Si-O peak position(1/cm))이 1056.5에서 1067.0으로 증가한 것을 확인할 수 있는데, SiOx보다 SiOF이 Si-O결합이 더 단단하다는 의미이다. 이렇게 Si-O결합이 더 단단한 SiOF로 이루어진 수소확산 방지층(120b)이 적층되면 버퍼층의 단단하기가 증가되어 화학적뿐만 아니라 물리적으로도 하부에서 확산되어 오는 수소의 확산을 더 효과적으로 방지할 수 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명의 권리범위는 이에 한정되는 것은 아니며, 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 절연기판 110a, 110b: 버퍼층
120a: 불소가 포함된 버퍼층 120b: 수소확산 방지층
130: 비정질 규소층 131: 다결정 반도체층
140: 게이트 절연막 150: 게이트 전극
160: 층간 절연막 170s: 소스전극 170d: 드레인 전극
180: 평탄화막 190: 화소전극

Claims (12)

  1. 절연기판;
    상기 절연기판 상에 형성되어 있는 다결정 반도체층;
    상기 다결정 반도체층의 아래에 형성되어있고, 불소(Fluorine)를 포함하는 버퍼층;
    상기 다결정 반도체층과 중첩하는 게이트전극;
    상기 다결정 반도체층과 중첩하며, 서로 분리되어 있는 소스전극 및 드레인전극; 및
    상기 드레인 전극과 전기적으로 연결되어 있는 화소전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제 1항에 있어서,
    상기 불소(Fluorine)는, 상기 버퍼층에 형성되어있는 1이상의 수소확산 방지층의 형태로 포함되는 것을 특징으로 하는 박막 트랜지스터 표시판.
  3. 제 2항에 있어서,
    상기 수소확산 방지층은 상기 버퍼층의 구성원소에 불소(Fluorine)를 더 포함하는 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터 표시판.
  4. 제 2항에 있어서,
    상기 버퍼층은 SiNx로 이루어진 층 위에 SiOx로 이루어진 층이 적층된 형태를 하고,
    상기 수소확산 방지층은 상기 SiNx로 이루어진 층의 중간, 상기 SiNx로 이루어진 층과 상기 SiOx로 이루어진 층의 계면, 상기 SiOx로 이루어진 층의 중간, 상기 SiOx로 이루어진 층의 위 중 1이상의 위치에 증착되는 것을 특징으로 하는 박막 트랜지스터 표시판.
  5. 제 4항에 있어서,
    상기 수소확산 방지층은 SiOF 또는 SiNF로 이루어진 것을 특징으로 하는 박막트랜지스터 표시판.
  6. 절연기판 상에 불소(Fluorine)를 포함하는 버퍼층을 적층하는 단계;
    상기 버퍼층상에 비정질 규소(a-Si)층을 적층하는 단계;
    상기 버퍼층과 상기 비정질 규소층에 탈수소 공정을 진행하는 단계;
    상기 비정질 규소층을 다결정 규소(poly-Si)층으로 결정화하는 공정을 진행하는 단계;
    상기 다결정 규소층을 패터닝하여 다결정 반도체층을 형성하는 단계;
    상기 다결정 반도체층과 중첩하는 게이트전극을 형성하는 단계;
    상기 다결정 반도체층과 중첩하며, 서로 분리되어있는 소스전극 및 드레인 전극을 형성하는 단계; 및
    상기 드레인 전극과 전기적으로 연결되어 있는 화소전극을 형성하는 단계;
    를 포함하는 박막 트랜지스터 표시판의 제조방법.
  7. 제 6항에 있어서,
    상기 불소(Fluorine)는 1이상의 수소확산 방지층의 형태로 포함되며, 상기 버퍼층을 적층하는 단계에서 상기 수소확산 방지층을 증착하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조방법.
  8. 제 7항에 있어서,
    상기 수소확산 방지층은 상기 버퍼층의 구성원소에 불소(Fluorine)를 더 포함하는 물질로 형성되는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조방법.
  9. 제 7항에 있어서,
    상기 수소확산 방지층은 불소(Fluorine)를 포함한 가스(gas)로 플라즈마 트리트먼트(plasma treatment)처리하여 형성되는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조방법.
  10. 제 7항에 있어서,
    상기 버퍼층 적층 단계는 SiNx로 이루어진 층 위에 SiOx로 이루어진 층을 차례로 적층하는 것을 특징으로 하고,
    상기 수소확산 방지층은 상기 SiNx로 이루어진 층을 적층하는 도중에, 상기 SiNx로 이루어진 층을 모두 적층한 다음에, 상기 SiOx로 이루어진 층을 적층하는 도중에, 상기 SiOx로 이루어진 층을 모두 적층한 다음에 중 1이상의 과정에서 증착되는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조방법.
  11. 제 10항에 있어서,
    상기 수소확산 방지층은 SiOF 또는 SiNF로 형성되는 것을 특징으로 하는 박막트랜지스터 표시판의 제조방법.
  12. 제 10항에 있어서,
    상기 수소확산 방지층은 불소(Fluorine)를 포함한 가스(gas)로 플라즈마 트리트먼트(plasma treatment)처리하여 형성되는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조방법.
KR1020150000225A 2015-01-02 2015-01-02 박막 트랜지스터 표시판 및 그 제조 방법 KR102270036B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150000225A KR102270036B1 (ko) 2015-01-02 2015-01-02 박막 트랜지스터 표시판 및 그 제조 방법
US14/879,993 US9614092B2 (en) 2015-01-02 2015-10-09 Thin film transistor array panel and method of manufacturing the same
US15/445,650 US9917108B2 (en) 2015-01-02 2017-02-28 Thin film transistor array panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150000225A KR102270036B1 (ko) 2015-01-02 2015-01-02 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160083994A true KR20160083994A (ko) 2016-07-13
KR102270036B1 KR102270036B1 (ko) 2021-06-28

Family

ID=56286935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150000225A KR102270036B1 (ko) 2015-01-02 2015-01-02 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (2) US9614092B2 (ko)
KR (1) KR102270036B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114472B2 (en) 2018-12-20 2021-09-07 Samsung Display Co., Ltd. Thin film transistor panel, display device, and method of manufacturing the thin film transistor panel

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340387B2 (en) * 2017-09-20 2019-07-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate
KR20210138826A (ko) * 2020-05-12 2021-11-22 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065168A (ko) * 1997-01-03 1998-10-15 장진 불소가 함유된 산화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 그 제조 방법
JP2004172630A (ja) * 2003-12-25 2004-06-17 Semiconductor Energy Lab Co Ltd 薄膜集積回路の作製方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281558B1 (ko) 1999-03-03 2001-02-15 이계철 레이저 열처리를 이용하여 결정화 및 페시베이션을 동시에 이루는 다결정 실리콘막 형성 방법
KR100599966B1 (ko) 2003-08-25 2006-07-12 비오이 하이디스 테크놀로지 주식회사 다결정실리콘 박막트랜지스터 제조방법
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101282897B1 (ko) * 2008-07-08 2013-07-05 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터 및 그 제조방법
KR101720533B1 (ko) 2010-08-31 2017-04-03 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치
WO2013031198A1 (ja) * 2011-08-30 2013-03-07 パナソニック株式会社 薄膜形成基板の製造方法、薄膜素子基板の製造方法、薄膜基板及び薄膜素子基板
KR20130110490A (ko) * 2012-03-29 2013-10-10 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR20150060448A (ko) 2013-11-26 2015-06-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065168A (ko) * 1997-01-03 1998-10-15 장진 불소가 함유된 산화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 그 제조 방법
JP2004172630A (ja) * 2003-12-25 2004-06-17 Semiconductor Energy Lab Co Ltd 薄膜集積回路の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114472B2 (en) 2018-12-20 2021-09-07 Samsung Display Co., Ltd. Thin film transistor panel, display device, and method of manufacturing the thin film transistor panel

Also Published As

Publication number Publication date
US20170170209A1 (en) 2017-06-15
KR102270036B1 (ko) 2021-06-28
US9614092B2 (en) 2017-04-04
US20160197197A1 (en) 2016-07-07
US9917108B2 (en) 2018-03-13

Similar Documents

Publication Publication Date Title
US10895774B2 (en) Array substrate, manufacturing method, display panel and display device
WO2018196087A1 (zh) 一种阵列基板、显示装置及其制作方法
US10615193B2 (en) Array substrate, method for manufacturing the same, display panel, and display device
TWI567995B (zh) 薄膜電晶體及其製造方法
US10304860B2 (en) Array substrate and method of forming the same
US20050250273A1 (en) Display device and manufacturing method of the same
CN107425044B (zh) 一种柔性显示面板、其制作方法及显示装置
CN107112364B (zh) 半导体装置、其制造方法、及具备半导体装置的显示装置
US20120223308A1 (en) Thin-film transistor, process for production of same, and display device equipped with same
WO2019075949A1 (zh) 阵列基板及其制作方法
WO2018214771A1 (zh) 一种oled阵列基板及其制备方法和oled显示装置
JP2007121788A (ja) アクティブマトリクス基板およびそれを用いた液晶表示装置
JPWO2012117695A1 (ja) 半導体装置の製造方法
US20150295094A1 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
JP2010129859A (ja) 表示装置
US20190243194A1 (en) Active matrix substrate and method for manufacturing same
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
KR20160116244A (ko) 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치
KR102270036B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US11043599B2 (en) Semiconductor device and method for producing same
KR20060081506A (ko) 박막트랜지스터
JP2004253520A (ja) 表示装置とその製造方法
KR20080047773A (ko) 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법
JP5005953B2 (ja) 薄膜トランジスタ
US20060267015A1 (en) Thin film transistor, production method thereof and liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant