KR20060081506A - 박막트랜지스터 - Google Patents
박막트랜지스터 Download PDFInfo
- Publication number
- KR20060081506A KR20060081506A KR1020050001851A KR20050001851A KR20060081506A KR 20060081506 A KR20060081506 A KR 20060081506A KR 1020050001851 A KR1020050001851 A KR 1020050001851A KR 20050001851 A KR20050001851 A KR 20050001851A KR 20060081506 A KR20060081506 A KR 20060081506A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate electrode
- semiconductor layer
- insulating film
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 239000010408 film Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 59
- 229920005591 polysilicon Polymers 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 3
- -1 step coverage Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 137
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터에 관한 것으로, 본 발명의 박막트랜지스터는 기판상에 형성된 반도체층과, 상기 반도체층을 포함한 상기 기판상에 형성된 제1 절연막과, 상기 제1 절연막을 사이에 두고 상기 반도체층 상부의 상기 제1 절연막상에 상기 반도체층과 접촉하도록 형성된 게이트전극과, 상기 게이트전극을 포함한 상기 제1 절연막 상에 형성된 상기 제2 절연막을 포함한다. 이에 따라, 반도체층의 양측단부와 게이트전극 사이에 형성되는 스텝 커버리지(step coverage) 문제를 해소할 수 있어, 안정성이 향상된 박막트랜지스터를 제공할 수 있다.
반도체층, 제1 절연막, 스텝커버리지, 박막트랜지스터
Description
도 1은 종래 기술에 따른 박막트랜지스터의 개략적인 측단면도이다.
도 2는 도 1에 표시된 Ⅱ영역의 확대단면도이다.
도 3은 도 1의 Ⅱ영역을 촬영한 사진이다.
도 4는 본 발명에 따른 박막트랜지스터의 개략적인 측단면도이다.
도 5는 도 4에 표시된 Ⅳ영역의 확대단면도이다.
♣ 도면의 주요 부분에 대한 부호의 설명 ♣
400 : 박막트랜지스터 410 : 기판
420 : 버퍼층 430 : 폴리실리콘층
440 : 제1 절연막 450 : 게이트전극
460 : 제2 절연막 470 : 소스 및 드레인전극
본 발명은 박막트랜지스터에 관한 것으로, 보다 구체적으로는, 기판상에 형성된 반도체층 상부에 형성된 제1 절연막의 스텝커버리지(step coverage)에 의한 게이트전극과 반도체층의 브레이크다운(breakdown)현상을 줄일 수 있는 박막트랜지스터에 관한 것이다.
통상, 박막트랜지스터(thin film transistor : TFT)는 집적화 및 제조가 용이하여 반도체 메모리 및 액정표시장치(liquid crystal display : LCD) 등에 주로 활용되고 있다. 특히, 박막트랜지스터는 LCD와 같은 평판표시소자 등에서 픽셀을 스위칭하는 소자로 널리 이용되고 있다.
이러한 박막트랜지스터는 반도체층으로 비정질실리콘(amorphous silicon)을 사용하느냐 폴리실리콘(poly silicon)을 사용하느냐에 따라 비정질실리콘 박막트랜지스터와 폴리실리콘 박막트랜지스터로 구분된다. 비정질실리콘 박막트랜지스터는 균일성이 좋고 특성이 안정되지만 전하이동도가 낮으므로 고속동작회로에 이용하는 것이 용이하지 않으며, 주변 구동회로를 별개로 제작해야 한다는 단점이 있다. 반면에, 폴리실리콘 박막트랜지스터는 전하이동도가 높기 때문에 고해상도 액정표시장치의 스위칭소자로 유리하며, 또한, 비정질실리콘 박막트랜지스터에 비해 광누설전류와 킥백(kick back)전압이 적어 신뢰도가 좋다.
이하에서는 도면을 참조하여 종래의 폴리실리콘형 박막트랜지스터를 구체적으로 설명한다.
도 1은 종래 기술에 따른 폴리실리콘형 박막트랜지스터의 개략적인 측단면도이고, 도 2는 도 1에 표시된 Ⅱ영역에 대한 확대단면도이며, 도 3은 도 1의 Ⅱ영역을 촬영한 사진이다.
도 1을 참조하면, 박막트랜지스터(100)는 기판(110)상에 버퍼층(120), 폴리 실리콘층(130), 제1 절연막(140), 게이트전극(150) 및 제2 절연막(160)을 순차적으로 증착하여 제조한다.
버퍼층(120)은 선택적으로 적층되는 구조로, SiO2 등으로 증착되며, 버퍼층 (120)상에는 폴리실리콘층(130)이 형성된다. 폴리실리콘층(130)은 버퍼층(120) 상에 비정질실리콘층을 증착한 다음, 증착된 비정질실리콘층에 엑시머 레이저(excimer laser)를 조사함으로써 생성된다. 이때, 비정질실리콘층의 결정화가 늦게 일어나는 그레인 바운더리 (grain boundary) 부근에서 액상과 고상의 밀도차가 발생하기 때문에, 폴리실리콘층(130)은 융기 형성된 표면을 갖는다(도 3 참조).
폴리실리콘층(130)이 형성된 다음, 폴리실리콘층(130) 및 버퍼층(120)상에는 일정 두께의 제1 절연막(140)이 증착되는데, 이 제1 절연막(140)은 버퍼층(120)과 융기된 표면을 갖는 폴리실리콘층(130)의 상부에 증착되기 때문에, 제1절연막(140) 의 표면 역시 융기형성될 뿐만 아니라 소정 단차를 갖는 계단상으로 형성된다. 제1 절연막(140)상에 형성되는 게이트전극(150) 역시 표면이 융기되고 소정 단차를 갖는계단상으로 형성된다. 또한, 게이트전극(150)상에는 게이트전극(150)을 포함하는 제2 절연막(160), 소스/드레인 금속층(170)이 순차적으로 증착되며, 증착된 소스/드레인금속층(170)을 패터닝함으로써 소스/드레인전극이 형성된다. 제2 절연막(160)상에는 소스/드레인전극과의 연결을 위한 콘택홀(161)이 형성된다.
그러나, 폴리실리콘층(130)상에 소정 단차를 갖는 계단상으로 형성된 제1 절연막(140)의 두께가 폴리실리콘층(130)의 상면에서보다 폴리실리콘층(130)의 양단부영역에서 상대적으로 얇게 도포된다는 문제점이 있다. 보다 구체적으로, 도 3을 참조하면, 폴리실리콘층(130)의 상면(ⅰ)영역에서의 제1 절연막(140)의 두께는 폴리실리콘층 (130)의 양단부영역(ⅱ)에 형성된 제1 절연막(140) 두께에 절반에 불과하다. 예를 들면, (ⅰ)영역에서의 제1 절연막(140)의 두께가 800Å이라면, (ⅱ)영역에서의 제1 절연막(140)의 두께는 400Å정도이다.
결과적으로, 박막트랜지스터에 전원인 인가되어 동작을 시작하게 되면, 상대적으로 제1 절연막(140)의 두께가 얇게 형성된 폴리실리콘층(130) 양단부와 게이트전극(150) 양단부 사이에서 브레이크다운(breakdown)현상이 일어날 수 있으며, 이에 따라, 박막트랜지스터 자체의 안정성을 저하시킬 뿐만 아니라 더 나아가서는 박막트랜지스터를 이용하는 각종 기기들의 안정성을 떨어뜨릴 수 있다. 게다가, 폴리실리콘층(130)을 형성할 때, 폴리실리콘층(130) 표면의 에칭 프로파일(etch profile)이 안 좋을수록 제1 절연막(140)의 단차가 커지게 되므로, 상술한 문제점들을 유발시키기가 더욱 용이하다.
본 발명은 전술한 문제점들을 해결하기 위하여 제안된 발명으로, 본 발명의 목적은 폴리실리콘층과 게이트전극 사이에 형성되는 제1 절연막의 두께를 균일하게 유지함으로써 박막트랜지스터의 동작시 발생할 수 있는 브레이크다운 현상을 방지 할 수 있는 박막트랜지스터를 제공한다.
본 발명의 다른 특징 및 목적은 이하 발명의 구성 및 특허청구범위에서 상세히 설명될 것이다.
상기 목적을 달성하기 위하여 고안된 본 발명은 기판상에 형성된 반도체층과, 상기 반도체층을 포함한 상기 기판상에 형성된 제1 절연막과, 상기 제1 절연막을 사이에 두고 상기 반도체층 상부의 상기 제1 절연막상에 상기 반도체층과 접촉하도록 형성된 게이트전극과, 상기 게이트전극을 포함한 상기 제1 절연막 상에 형성된 상기 제2 절연막을 포함한다.
바람직하게, 상기 게이트전극폭이 상기 반도체층 폭보다 적게 형성되며, 상기 게이트전극은 상기 반도체층의 중앙영역에 정렬된다. 상기 게이트전극폭은 상기 반도체층폭보다 0.1㎛이상 적은 폭을 갖으며, 상기 게이트전극폭 양단부 각각은 상기 반도체층의 양단부 각각으로부터 적어도 0.05㎛ 내측에 위치하도록 정렬된다. 상기 반도체층은 상기 기판상에 형성된 폴리실리콘층이며, 상기 제2 절연막에는 적어도 하나의 콘택홀이 형성되며, 상기 제2 절연막 상에 형성되어 상기 콘택홀을 통해 상기 게이트전극과 콘택되는 소스/드레인금속층을 더 포함한다. 소스/드레인금속층은 제2 절연막과 제1 절연막을 관통하는 콘택홀을 통해 반도체층과 콘택된다. 상기 기판상에 상기 반도체층을 포함한 제1 절연막 하부에 형성되는 버퍼층을 더 포함한다.
이하에서는 반도체층으로 폴리실리콘(poly silicon)을 사용한 폴리실리콘 박막트랜지스터를 이용한 도면을 참조하여 본 발명을 구체적으로 설명한다.
도 4는 본 발명에 따른 폴리실리콘 박막트랜지스터의 개략적인 측단면도이고, 도 5는 도 4에 표시된 Ⅳ영역의 확대단면도이다.
도 4를 참조하면, 박막트랜지스터(400)는 버퍼층(420), 폴리실리콘층(430), 제1절연막(게이트절연막)(440), 게이트전극(450), 제2 절연막(층간절연막)(460) 및 소스 및 드레인 전극(470)을 포함한다. 버퍼층(420)은 기판(410)상에 증착되며, 버퍼층(420)상에는 폴리실리콘층(430)을 포함한 제1 절연막(440)이 형성된다. 제1 절연막(440)상에는 게이트전극(450)이 형성되며, 게이트전극(450)상에는 제2 절연막(460)이 형성되고, 제2절연막(460)상에는 소스 및 드레인 전극(470)이 형성된다.
보다 구체적으로, 버퍼층(420)은 폴리실리콘 박막트랜지스터(400)의 선택적 구조로, 증착속도를 원하는 대로 조절할 수 있고, 상대적으로 낮은 온도에서도 양질의 절연막 형성이 가능한 PECVD(플라즈마 강화 화학 기상증착)를 사용하여, SiNx : SiH4/NH4, SiO2:SiH4/N2O 등으로 형성한다. 통상 버퍼층은 SiO2를 사용하며, SiO2(상부)/SiNx(하부)를 사용하기도 한다. 버퍼층(420)은 후속공정에서 비정질실리콘층을 증착하고, 이를 결정화하여 폴리실리콘층(430)을 형성하는 경우, 기판(410)에 함유된 불순물이 결정화된 실리콘으로 침투하여 소자 특성이 떨어지는 것을 방지하는 역할을 한다.
폴리실리콘층(430)은 버퍼층(420)상에 비정질실리콘층(미도시)을 도포한 다 음, 비정질실리콘층에 레이저를 조사함으로써 형성된다. 이때, 비정질실리콘층의 결정화가 늦게 일어나는 그레인 바운더리 (grain boundary) 부근에서 액상과 고상의 밀도차가 발생하기 때문에, 폴리실리콘층(430)의 표면은 융기 형성된다. 통상적으로, 비정질 실리콘층을 폴리실리콘층으로 변화시키기 위해서는, 기판(410)의 온도를 대략 400℃정도로 유지하면서 레이저를 조사한다. 상술한 공정단계를 통해 형성된 폴리실리콘층(430) 상에는 게이트절연막(440)이 도포되는데, 이 게이트절연막(440)은 SiNx 및 SiO2등을 사용할 수 있다.
게이트절연막(440) 상에는 게이트금속층이 증착되는데, 본 예시에서는 폴리실리콘층(430) 상부의 게이트 절연막(440) 상부에 게이트금속층이 증착된다. 그 다음, 게이트 절연막(440) 상에 증착된 게이트금속층을 패터닝함으로써, 게이트전극(450)이 형성된다. 이때, 게이트절연막(440) 및 게이트전극(450)은 융기된 표면을 갖는 폴리실리콘층(430) 상부에 순차적으로 형성되기 때문에, 게이트절연막(440) 및 게이트전극(450)의 각 표면 역시 융기 형성된다.
도 4에 도시된 바와 같이, 게이트전극(450)은 폴리실리콘층(430)의 폭보다 작은 폭을 갖으며 폴리실리콘층(430)의 상부영역에만 형성된다. 엄밀히 말해, 게이트전극(450)은 제1 절연막(440)을 사이에 두고 폴리실리콘층(430) 상면에서 폴리실리콘층(430)과 접촉하도록 형성된다. 이때, 게이트전극(450)은 폴리실리콘층(430)의 중앙영역에서 거의 대칭을 이루도록 정렬된다(align). 물론, 게이트전극(450)과 폴리실리콘층(430)과의 간격 및 위치는 게이트전극(450)을 형성하는 장비 에 따라 달라질 수 있지만, 가장 바람직하게는, 게이트전극(450)이 폴리실리콘층(430)의 폭보다 0.1㎛이상 적게 형성되어 폴리실리콘층(430)의 중앙영역에 정렬되는 것이다. 본 예시에서는, 니콘 스텝퍼 FX-702J를 이용함으로써, 폴리실리콘층(430)의 양단부에서 각각 0.1㎛ 안쪽에 게이트전극(450)이 형성된다.
그 다음, 제1 절연막(440) 및 게이트전극(450)의 상부에는 게이트전극(450)을 포함하는 제2 절연막(460)이 형성되며, 제2 절연막은 평탄화를 고려하여 플라즈마 가속 화학기상증착법(PECVD)으로 증착한다. 제2 절연막(460)을 형성한 다음, 제2 절연막에는 소스/드레인전극을 위한 콘택홀이 형성된다. 그 다음, 제2 절연막(460) 상부에 소스/드레인 금속층(470)을 증착되고, 소스/드레인전극(미도시)을 형성한다. 소스/드레인전극을 형성한 후, 질소와 수소 혼합기체분위기에서 450℃정도 열처리함으로써, 폴리실리콘층(430)과 소스/드레인전극의 콘택 특성을 개선할 수 있다. 소스/드레인전극 상부에 보호막(미도시)을 증착하고, 패드부위의 보호막을 제거하는 공정을 거치면 폴리실리콘 박막트랜지스터가 완성된다.
전술한 실시예에는 도시되어 있지 않지만, 게이트전극(450)이 형성된 다음, 게이트전극(450)상에 새로운 포토레지스트층을 도포하고 이를 패터닝하되 게이트전극(450)보다 약간 큰 폭으로 패터닝한다. 그리고, 여기에 이온 주입하여 활성층인 폴리실리콘층(430)의 양단부에 n-영역을 형성하여 n-웰을 형성한다. 이후, 상기 포토레지스트층을 제거한 후에 가볍에 이온 도핑시키면 게이트전극(450)의 좌우로 LDD영역(미도시)이 형성된다. 또한, P-영역을 형성하여 P도핑을 수행함으로써 P영역 활성층 형성하는 공정이 추가로 진행될 수 있다.
이하 도 4의 Ⅳ영역을 확대한 도 5를 참조하여 본 발명의 특징적인 구성요소들을 다시 한번 구체적으로 설명한다.
버퍼층(420)상에 폴리실리콘층(430)이 융기형성되어 있으며, 폴리실리콘층(430)과 버퍼층(420)상에 형성된 게이트 절연막(430)은 버퍼층(420)상에서는 평탄면을 갖지만, 폴리실리콘층(430)상에는 융기된 표면을 갖는다. 게이트전극(450)의 폭은 폴리실리콘층(430)의 폭보다 작게 형성되어, 폴리실리콘층(430) 상부의 게이트절연막(440)상에만 형성된다. 이에 따라, 게이트절연막(440)은 폴리실리콘층(430)의 양단부와 중첩되는 부분이 없을 뿐만 아니라, 폴리실리콘층(430)과 게이트전극(450) 사이의 어느 위치(ⅲ,ⅳ)에서 측정하던지 비교적 균일한 막 두께를 갖는다.
전술한 실시예에서는, 게이트전극 상에 콘택홀이 형성된 소스/드레인금속층이 증착되어 있는 것이 도시되어 있지만, 증착된 소스/드레인금속층을 패터닝함으로써 소스/드레인전극을 형성할 수 있음은 물론이고, 소스/드레인전극 형성한 다음 후속공정을 통해 평탄화막, 보호층 등 다양한 층을 형성할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해여 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상과 같이, 본 발명에 의하면, 폴리실리콘층 상부의 게이트절연막상에만 게이트전극을 형성함으로써, 상대적으로 얇게 형성된 게이트절연막을 사이에 두고 폴리실리콘층의 양단부와 게이트전극의 양단부가 중첩되지 않기 때문에, 상대적으로 얇은 게이트절연막에 의해 발생할 수 있는 브레이크다운 현상을 방지할 수 있다. 이에 따라, 박막트랜지스터 자체의 안정성은 물론이고 박막트랜지스터를 이용한 각종 기기들의 안정성을 향상시킬 수 있다.
또한, 게이트절연막의 두께가 폴리실리콘층의 에칭 프로파일(etch profile)에 영향을 받지 않으므로, 안정성이 향상된 박막트랜지스터를 제공할 수 있다.
Claims (9)
- 기판상에 형성된 반도체층과,상기 반도체층을 포함한 상기 기판상에 형성된 제1 절연막과,상기 제1 절연막을 사이에 두고 상기 반도체층 상부의 상기 제1 절연막상에 상기 반도체층과 접촉하도록 형성된 게이트전극과,상기 게이트전극을 포함한 상기 제1 절연막 상에 형성된 상기 제2 절연막을 포함하는 박막트랜지스터.
- 제1항에 있어서,상기 게이트전극폭이 상기 반도체층 폭보다 적게 형성되는 박막트랜지스터.
- 제1항에 있어서,상기 게이트전극은 상기 반도체층의 중앙영역에서 대칭을 이루도록 정렬되는 박막트랜지시터.
- 제2항에 있어서,상기 게이트전극폭은 상기 반도체층폭보다 0.1㎛ 이상 적은 폭을 갖는 박막트랜지스터.
- 제2항에 있어서,상기 게이트전극폭 양단부 각각은 상기 반도체층의 양단부 각각으로부터 적어도 0.05㎛ 내측에 위치하도록 정렬되는 박막트랜지스터.
- 제1항에 있어서,상기 반도체층은 상기 기판상에 형성된 폴리실리콘층인 박막트랜지스터.
- 제1항에 있어서,상기 제2 절연막에는 적어도 하나의 콘택홀이 형성되며,상기 제2 절연막 상에 형성되어 상기 콘택홀을 통해 상기 게이트전극과 콘택되는 소스/드레인금속층을 더 포함하는 박막트랜지스터.
- 제7항에 있어서,상기 소스/드레인금속층은 제2 절연막과 제1 절연막을 관통하는 콘택홀을 통해 반도체층과 콘택되는 박막트랜지스터.
- 제1항에 있어서,상기 기판상에 상기 반도체층을 포함한 제1 절연막 하부에 형성되는 버퍼층을 더 포함하는 박막트랜지스터.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050001851A KR100703467B1 (ko) | 2005-01-07 | 2005-01-07 | 박막트랜지스터 |
| US11/327,384 US20060151790A1 (en) | 2005-01-07 | 2006-01-09 | Thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050001851A KR100703467B1 (ko) | 2005-01-07 | 2005-01-07 | 박막트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060081506A true KR20060081506A (ko) | 2006-07-13 |
| KR100703467B1 KR100703467B1 (ko) | 2007-04-03 |
Family
ID=36652404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050001851A KR100703467B1 (ko) | 2005-01-07 | 2005-01-07 | 박막트랜지스터 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060151790A1 (ko) |
| KR (1) | KR100703467B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101847910B1 (ko) * | 2011-05-26 | 2018-04-13 | 삼성디스플레이 주식회사 | 픽셀부 요철간 간격 조절방법 및 이를 이용한 표시장치 제조방법 |
| CN104576761B (zh) * | 2015-02-06 | 2018-05-08 | 合肥京东方光电科技有限公司 | 薄膜晶体管及其制造方法、显示基板和显示装置 |
| CN107134461A (zh) * | 2017-06-28 | 2017-09-05 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制备方法、oled显示装置 |
| US10566401B2 (en) | 2017-06-28 | 2020-02-18 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Thin film transistor array substrate and preparing method therefor, and OLED display device |
| CN107342297A (zh) * | 2017-06-28 | 2017-11-10 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60213062A (ja) * | 1984-04-09 | 1985-10-25 | Hosiden Electronics Co Ltd | 薄膜トランジスタの製造方法 |
| KR950026032A (ko) * | 1994-02-25 | 1995-09-18 | 김광호 | 다결정실리콘 박막트랜지스터의 제조방법 |
| JP3002099B2 (ja) * | 1994-10-13 | 2000-01-24 | 株式会社フロンテック | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
| KR100205521B1 (ko) * | 1996-04-08 | 1999-07-01 | 구자홍 | 박막트랜지스터 및 그 제조방법 |
| GB0000292D0 (en) * | 2000-01-07 | 2000-03-01 | Koninkl Philips Electronics Nv | Top gate thin-film transistor and method of producing the same |
| JP2004071696A (ja) * | 2002-08-02 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR100611224B1 (ko) * | 2003-11-22 | 2006-08-09 | 삼성에스디아이 주식회사 | 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법 |
| JP2005159162A (ja) * | 2003-11-27 | 2005-06-16 | Toshiba Matsushita Display Technology Co Ltd | 表示装置及びその製造方法 |
-
2005
- 2005-01-07 KR KR1020050001851A patent/KR100703467B1/ko active IP Right Grant
-
2006
- 2006-01-09 US US11/327,384 patent/US20060151790A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR100703467B1 (ko) | 2007-04-03 |
| US20060151790A1 (en) | 2006-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296378B1 (ko) | 반도체장치 제작방법 | |
| JP3312083B2 (ja) | 表示装置 | |
| US6462403B1 (en) | Semiconductor device comprising thin film transistors having a passivation film formed thereon | |
| CN1909249B (zh) | 具有薄膜晶体管的半导体器件及其制造方法 | |
| US5834071A (en) | Method for forming a thin film transistor | |
| US20070161165A1 (en) | Systems and methods involving thin film transistors | |
| KR100703467B1 (ko) | 박막트랜지스터 | |
| JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| KR100675168B1 (ko) | 박막트랜지스터 및 그 제조방법, 그것을 사용한 액정장치 | |
| US20060051905A1 (en) | Method of fabricating planarized poly-silicon thin film transistors | |
| JP2004253520A (ja) | 表示装置とその製造方法 | |
| JP3266861B2 (ja) | アクティブマトリクス装置 | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
| KR100188090B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 | |
| KR100867921B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR100349913B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR20050035806A (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| US20090050895A1 (en) | Semiconductor manufacturing method, semiconductor manufacturing apparatus, and display unit | |
| JP2009147232A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| CN108321122B (zh) | Cmos薄膜晶体管及其制备方法和显示装置 | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
| JP3195584B2 (ja) | アクティブマトリクス回路 | |
| JP2001036097A (ja) | 半導体装置 | |
| JPH11298003A (ja) | 液晶表示装置用アクティブマトリクス基板の製造方法および液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20200227 Year of fee payment: 14 |