JP2004172630A - 薄膜集積回路の作製方法 - Google Patents

Abstract

【課題】 基板上に薄膜を形成したり、形成した薄膜に対してアニールを行ったりする各種処理を機密性を保ったままで連続的に行う。
【解決手段】 本発明に係る薄膜集積回路の作製方法は、第１、第２、及び第３の減圧可能な処理室を有し、前記第１、第２、及び第３の処理室は減圧可能な共通室を介してつなげられており、各処理室にガラス基板を搬送するための手段を前記共通室に設けているマルチチャンバー装置を用いた薄膜集積回路の作製方法であって、ガラス基板２０１上にＳｉＯＦｘを前記第１の処理室で形成し、前記ＳｉＯＦｘ上に酸化珪素膜２０３を前記第２の処理室で形成し、前記酸化珪素膜上にアモルファスシリコン膜を前記第３の処理室で形成することによって、前記ＳｉＯＦｘ、前記酸化珪素膜、及び前記アモルファスシリコン膜を、大気に開放せずに連続的に形成することを特徴とする。
【選択図】 図３

Description

本発明は基板上あるいは基板表面に多結晶珪素からなる半導体装置を形成する装置に関する。特に外気に曝することなく連続して行なわれる必要のあるプロセスを行なうことのできる装置に関する。また薄膜集積回路の作製に利用することのできる多目的基板処理装置に関する。

半導体基板やガラス基板を用いた集積回路が知られている。前者としてはＩＣやＬＳＩが知られており、後者としてはアクティブマトリックス型の液晶表示装置が知られている。このような集積回路を形成するには、各種プロセスを連続して行なう必要がある。例えば絶縁ゲイト型電界効果半導体装置を形成する場合であれば、チャネルが形成される半導体領域とそれに接して設けられるゲイト絶縁膜とを外部に取り出すことなく連続して形成することが望まれる。また各種プロセスを効率良く連続して行なうことが工業上必要である。

これらの製造には、一つの装置内で成膜工程を連続して行なうことが望ましいが、従来の製造装置は非晶質珪素を用いた半導体装置を目的とした製造装置、あるいは単結晶珪素を用いた半導体装置を目的とした製造装置しか存在せず、多結晶珪素を用いた半導体装置に適した装置及びそれを用いた製造方法は確立されていなかった。

本発明は、多結晶珪素を用いた半導体装置の作製に必要とされる各種プロセスを一つの装置で連続して処理することのできる多目的に利用できる基板処理装置を提供することを目的とする。特に多結晶珪素を用いた半導体を特性良く作製するために、ポリシランを用いた減圧熱ＣＶＤによる珪素膜の形成手段を有することが前記基板処理装置においては必須の構成である。

本発明の多目的基板処理装置は、
複数の減圧可能な処理室を有し、
前記複数の処理室は減圧可能な共通室を介して連結されており、
前記共通室には各処理室間において基板を搬送するための手段を有し、
前期複数の処理室の内の少なくとも一つは減圧熱ＣＶＤによる珪素膜の成膜が可能であることを特徴とする。

また本発明の多目的基板処理装置は、
複数の減圧可能な処理室を有し、
複数の処理室の少なくとも一つは気相反応による成膜機能を有し、
複数の処理室の少なくとも一つは光照射によるアニール機能を有し、
複数の処理室の少なくとも一つは加熱を行なう機能を有し、
前記複数の処理室は減圧可能な共通室を介して連結されており、
前記共通室には各処理室間において基板を搬送するための手段を有し、
前期複数の処理室の内の少なくとも一つは減圧熱ＣＶＤによる珪素膜の成膜が可能であることを特徴とする。

また上記本発明の多目的基板処理装置において、薄膜集積回路を形成することを目的とした場合には特に、
複数の減圧可能な処理室を有し、
複数の処理室の少なくとも一つは減圧熱ＣＶＤによる非晶質珪素の成膜機能を有し、
複数の処理室の少なくとも一つはプラズマＣＶＤによる絶縁膜の成膜機能を有し、
複数の処理室の少なくとも一つは加熱を行なう機能を有し、
前記複数の処理室は減圧可能な共通室を介して連結されており、
前記共通室には各処理室間において基板を搬送するための手段を有し、
ていることを特徴とする。

また本発明の多目的基板処理装置の動作方法は、
同一圧力に保持された状態において、いずれか一つの処理室に保持された基板を共通室に移送すること、
あるいは共通室に保持された基板をいずれか一つの処理室に移送すること、
及び前記処理室の内の少なくとも一つにおいて減圧熱ＣＶＤにより珪素膜の成膜を行なうこと、
を特徴とする。

上述の様な構成をとる必要性について簡単に述べると、従来は非晶質珪素を用いた半導体装置の製造プロセスが専ら多結晶珪素を用いた半導体装置の製造に用いられてきた。その際に、珪素膜の成膜に用いられているのはグロー放電を用いたプラズマＣＶＤであり、その様にして作製された珪素膜は多量の水素を含んでおり、結晶化させる際の水素の放出等に伴って膜の状態が大きく変化してしまい、折角多数の処理室を持った連続成膜の様な構成をとっても十分な特性を有する多結晶珪素からなる半導体装置を得ることは困難であることが実験の結果判明した。この問題点を解決するためにはＬＰＣＶＤを用い、原料ガスとしてジシランの如きポリシランを用いることが有効であることがわかった。

しかしながら、既存の製造装置及び製造プロセスにおいては、ＬＰＣＶＤを用いた場合であっても、大気中に一度暴露してしまうため、特性の良い界面を形成できず、やはり十分な特性を有する多結晶珪素からなる半導体装置を得ることは困難であった。そこで、最も重要なきれいな界面の接合を実現するためには、ＬＰＣＶＤによる珪素膜の成膜と、その上下の両方あるいはその一方に接して設ける必要がある絶縁膜を、連続的に大気に開放することなく成膜することで、特性の飛躍的な向上が可能であることが発明者らの実験により判明した。

本発明の具体的な例を図１に示す。図１に示す装置は多目的に利用できるものであって、必要とする成膜やアニール処理を施す処理室を必要とする数で組み合わせることができる。図１に示す装置で処理される基板としては、ガラス基板、シリコン基板、その他絶縁基板や半導体基板を用いることができる。即ち、絶縁表面を有する基板であれば用いることができる。例えば、アクティブマトリクス型の液晶表示装置やイメージセンサー等の電気光学装置であれば安価なガラス基板を用いるのが一般的である。

例えば１０７を共通室である基板の搬送室とし、基板の各種処理を行なう処理室の内、１０１と１０２とを予備室とし、一方を基板の搬入用に用い、他の一方を基板の搬出用に用いる。また、１０３は絶縁膜を形成するためのプラズマＣＶＤ装置とし、１０４を非晶質珪素を成膜するための減圧熱ＣＶＤ装置とし、１０５を熱酸化膜を形成するための加熱炉とし、１０６を光照射によるアニールを行なうためのアニール炉とする、といった構成を採ることができる。なお、予備室も基板の搬入や搬出を行なう機能を有するという意味で処理室ということができる。

このような組み合わせは任意に行なえるものである。これら組み合わせのできる要素としては、プラズマＣＶＤ、減圧熱ＣＶＤ（以下本明細書においてはＬＰＣＶＤと省略する）、光ＣＶＤ、マイクロ波ＣＶＤ、加熱炉、光照射によるアニール炉、スパッタリング、プラズマアニール、プラズマエッチング（異方性あるいは等方性）を挙げることができる。

本発明の構成を採用することで、基板上に多結晶珪素からなる半導体装置を作製する際に連続してプロセスをこなすことができ、生産性の向上、信頼性の向上を同時に果たすことができる。

発明を実施するための形態

〔実施例１〕
本実施例の構成を図１に示す。本実施例においては、１０１と１０２が予備室であり、基板の出し入れを行なう機能を有する。これらのチャンバーは、複数の基板が収められたカセットを保持する機能を有する。また当然不活性ガスの導入手段やクリーニングガスの導入手段、さらにはガス排気手段を有している。

１０３〜１０６は処理室であり、１０３と１０６とがプラズマＣＶＤ装置であり、１０４が温度調節チャンバーである。温度調節チャンバーとは、基板を所定の温度に加熱する機能を有するものであり、他のチャンバーでの成膜に先立ち、予め基板を加熱しておくために使用される。各処理室の仕様を下記表１に示す。

１０７は基板の搬送室であり、ロボットアーム１０８によって基板が各チャンバー間を搬送される。ロボットアーム１０８は基板（１０９で示される）を１枚づつ予備室１０１あるいは１０２から取り出し、必要とする反応室に移動させる機能を有する。当然各処理室間においても基板を移動させることができる。また、この搬送室にも排気手段が設けられており、必要とする真空度にすることができる。

各チャンバー間の基板の移動は以下のようにして行なわれる。例えば、予備室１０１に保持される基板を処理室１０３と１０４とで処理し、予備室１０２に搬入する場合を考える。この場合まず、
（１）予備室１０１と搬送室１０７とを同一減圧状態（高真空状態が望ましい）とし、その状態においてゲイトバルブ１１０を開け、ロボットアーム１０８によって基板１０９を搬送室に取り出す。その後ゲイトバルブ１１０は閉める。
（２）搬送室１０７と処理室１０３とを同一減圧状態とし、その状態においてゲイトバルブ１１２を開け、ロボットアーム１０８に保持された基板１０９をプロセス室に搬入する。その後ゲイトバルブ１１２は閉める。
（３）処理室１０３において所定のプロセスが行なわれる。
（４）処理室１０３でのプロセス終了後、処理室１０３の真空度を搬送室１０７と同一減圧状態とし、その後ゲイトバルブ１１２を開け、ロボットアーム１０８によって基板を搬送室１０７に搬出する。そしてゲイトバルブ１１２は閉める。
（５）搬送室１０７と処理室１０４とを同一減圧状態とし、その状態においてゲイトバルブ１１３を開け、ロボットアーム１０８に保持された基板を処理室１０４に搬入する。その後ゲイトバルブは閉める。
（６）処理室１０４において所定のプロセスが行なわれる。
（７）処理室１０４でのプロセス終了後、処理室１０４の真空度を搬送室１０７と同一減圧状態とし、その後ゲイトバルブ１１３を開け、ロボットアーム１０８によって基板を搬送室１０７に搬出する。そしてゲイトバルブ１１３は閉める。
（８）搬送室１０７と予備室１０２とを同一減圧状態とし、その状態においてゲイトバルブ１１１を開け、ロボットアーム１０８によって基板を予備室１０２に搬入し、その後ゲイトバルブ１１１を閉める。

以上のようにして、一枚の基板を外気に曝すことなく、２回またはそれ以上の処理を連続的に行なうことができる。これらの処理としては成膜だけでなく、アニール等も行なえることは有用である。

上記（１）〜（８）の工程を繰り返すことにより、予備室１０１に搬入されているカートリッジに保持された複数の基板を次から次へと連続的に処理することができる。そして、処理の終了した基板は、予備室１０２のカートリッジに自動的に保持されることになる。また上記の成膜工程において、処理室１０３が稼働中において処理室１０４をクリーニングし、逆に処理室１０４が稼働中に処理室１０３をクリーニングすることによって、全体の動作を止めることなく、クリーニングを行いながら連続した処理工程を行うことができる。このようなクリーニングとしては、NF₃ によるチャンバー内のプラズマクリーニングを挙げることができる。

〔実施例２〕
図１に示す多目的成膜装置を用いて多結晶珪素を活性層とするＴＦＴを少なくとも一つ有する薄膜集積回路を作製する例を図２に示す。まず、本実施例において用いる多目的成膜装置について説明する。本実施例においては、１０１、１０６を基板の搬入搬出を行なうために予備室とした。特にここでは１０１を基板搬入用に、１０６を基板搬出用とした。また１０４を赤外光の短時間照射によるラピットサーマルアニールプロセス（ＲＴＡまたはＲＴＰという）、または予備加熱を行なう処理室とし、１０３をプラズマＣＶＤ法によって窒化アルミニウムを主成分とする膜（窒化アルミオキサイドを以下窒化アルミニウムという）または窒化珪素膜を成膜する処理室とし、１０４をＴＥＯＳを原料としてプラズマＣＶＤ法により酸化珪素膜を成膜する処理室とし、１０５をＬＰＣＶＤ法により非晶質珪素膜を成膜する処理室とする。また各処理室には、各処理室を減圧状態にするための排気手段、さらには必要とされるガスを導入するためのガス導入手段が設けられている。

以下に作製工程を示す。まず、基板としてコーニング７０５９等のガラス基板（４インチ角、５インチ角または５×６インチ角）２０１を予備室１０１に搬入し、十分真空引きをする。この真空引きは、十分真空引きをされた搬送室１０７とほぼ同一の圧力になるまで行なうのが好ましい。そしてゲイトバルブ１１０を開け、ロボットアーム１０８によって、予備室１０１内の基板を搬送室１０７に移送する。図１においては、図２における基板２０１は１０９として示されている。なお、以下においてはその上に成膜されている膜も含めて基板という。そして、同じくほぼ同一圧力に真空引きがされた反応室１０３との間のゲイトバルブ１１２を開け、基板を搬入する。基板搬入後にゲイトバルブ１１２を閉め、この反応室１０３内において、厚さ２０００〜５０００Åの窒化アルミニウム膜２０２をプラズマＣＶＤ法で形成する。成膜は、Ａｌ（Ｃ₄ Ｈ₉ ）₃ またはＡｌ（ＣＨ₃)₃ とＮ₂ とを用いて行なう。また、Ｎ₂ Ｏを微量添加して熱膨張歪を緩和させてもよい。

窒化アルミニウム膜２０２の成膜後は、反応室１０３を搬送室１０７と同じ真空度まで真空引きする。そして、ゲイトバルブ１１２を開き、ロボットアーム１０８によって基板を搬送室に基板を移送する。次に同じく真空引きのされたアニール室１０４に基板を搬入する。このアニール室１０４では、赤外線の照射によるラピットサーマルアニール（ＲＴＡ）が行なわれる。このアニールは、窒素、アンモニア（ＮＨ₃ ）、もしくは亜酸化窒素（Ｎ₂ Ｏ）の雰囲気中で行なわれ、短時間に窒化アルミニウム膜を急速に加熱するものである。このアニールによって、窒化アルミニウム膜は透明となり、またその絶縁性や熱伝導性が向上する。また、ガラス基板からのナトリューム等の不純物の半導体への進入を防ぐには、窒化珪素膜を形成してもよい。この場合、窒化珪素膜をプラズマＣＶＤ法により、基板温度３５０℃、０．１Ｔｏｒｒ、ＳｉＨ₄ とＮＨ₃ との混合雰囲気で成膜する。

そして、反応室１０４を真空引きし、ロボットアーム１０８によって、基板を再び真空引きがされた搬送室１０７に移送する。そして同じく真空引きがされた反応室１０６に基板を搬送する。この反応室１０６ではＴＥＯＳを原料としたプラズマＣＶＤ法で酸化珪素膜２０３が成膜される。成膜条件を以下に示す。
ＴＥＯＳ／Ｏ₂ ＝１０／１００ｓｃｃｍ
ＲＦパワー ３５０Ｗ
基板温度 ４００℃
成膜圧力 ０．２５Ｔｏｒｒ
また、上記反応において、Ｃ₂ Ｆ₆ を添加して、ＳｉＯＦ_x で示される膜を形成してもよい。

この酸化珪素膜はＴＦＴを形成する面に下地酸化膜２０３として厚さ２０００〜５０Åに成膜される。この反応室１０６で成膜された酸化珪素膜２０３をアニール室１０４に搬送し、ラピットサーマルアニールを行なってもよい。

そして、再び基板を搬送室１０７に搬送し、次に反応室１０５に基板を搬入する。これら基板の移送の際において、搬送室とそれぞれの処理室とは同一真空度（同一減圧状態）に真空引きがされた上でゲイトバルブを開閉させることは全て共通である。

反応室１０５では、ＬＰＣＶＤ法によって非晶質珪素膜２０４を１００〜１５００Å、好ましくは２００〜８００Å堆積する。ＬＰＣＶＤ法での成膜条件を以下に示すが、ここで重要なのはジシランの如きポリシランを用いてＬＰＣＶＤで成膜することであり、従来の非晶質珪素を用いた半導体装置の製造に用いられていたグロー放電によるプラズマＣＶＤ法と比較して、結晶化後の多結晶珪素膜の特性を飛躍的に向上させることが可能である。
その際の成膜条件は、代表的には
Ｓｉ₂ Ｈ₆ １００〜５００ｓｃｃｍ
Ｈｅ ５００ｓｃｃｍ
成膜温度 ４００℃〜５００℃
成膜圧力 ０．１〜１Ｔｏｒｒ

さらに反応室１０６に基板を移送し、ＴＥＯＳを原料とするプラズマＣＶＤ法によって、酸化珪素膜２１２を５００〜１５００Å程度堆積する。この膜は珪素膜の保護膜として機能する。成膜条件を以下に示す。
ＴＥＯＳ／Ｏ₂ ＝１０／１００ｓｃｃｍ
ＲＦパワー ３００Ｗ
基板温度 ３５０℃
成膜圧力 ０．２５Ｔｏｒｒ
かくして、図２（Ａ）に示す如くガラス基板２０１上に窒化アルミニューム、または窒化珪素のブロッキング層２０２、酸化珪素膜２０３、非晶質珪素半導体膜２０４、保護膜２１２を連続して多層に形成することができる。この図１に示す装置は、各チャンバーとロボットアームのある搬送室とはそれぞれゲイトバルブで仕切られているので、個々のチャンバー間において不純物が相互に混入することがなく、特に珪素膜中におけるＣ、Ｎ、Ｏの値を少なくとも５×１０¹⁸ｃｍ^-3以下とすることができる。

次に基板を予備室１０１から外部に出し、アイランド状珪素領域２０４を形成するためのパターニングを行なう。そして、図２（Ｂ）に示しように厚さ２００〜１５００Å、好ましくは５００〜１０００Åの酸化珪素膜２０５を形成する。この酸化珪素膜はゲイト絶縁膜としても機能する。そのためその作製には十分な注意が必要である。ここでは、ＴＥＯＳを原料とし、酸素とともに基板温度３５０〜６００℃、好ましくは３００〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積した。ＴＥＯＳと酸素の圧力比は１：１〜１：３、また、圧力は０．０５〜０．５ｔｏｒｒ、ＲＦパワーは１００〜２５０Ｗとした。この工程は、搬入室１０１より、基板を搬入し、前記したものとは別の操作をして反応室１０６で行なってもよい。あるいはＴＥＯＳを原料としてオゾンガスとともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、基板温度を３５０〜６００℃、好ましくは４００〜５５０℃として形成してもよい。成膜後、酸素もしくはオゾンの雰囲気で４００〜６００℃で３０〜６０分アニールした。

上記ゲイト絶縁膜となる酸化珪素膜２０５を反応室１０６で成膜する場合は、その工程終了後、基板をアニール室１０４に搬入し、赤外線の照射によるラピットサーマルアニールをＮ₂ Ｏ雰囲気で行なうことは有効である。これは、酸化珪素膜２０５と珪素領域２０４との界面準位を減少させることに極めて効果がある。

そして、図２（Ｂ）に示すようにＫｒＦエキシマーレーザー２１３（波長２４８ｎｍまたは３０８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、珪素領域２０４を結晶化させた。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ² 、好ましくは２５０〜３００ｍＪ／ｃｍ² とし、また、レーザー照射の際には基板を３００〜５００℃に加熱した。このようにして形成された珪素膜２０４の結晶性をラマン散乱分光法によって調べたところ、単結晶珪素のピーク（５２１ｃｍ^-1）とは異なって、５１５ｃｍ^-1付近に比較的ブロードなピークが観測され、結晶性半導体例えば多結晶半導体となっていることが判明した。その後、水素中で３５０℃で２時間アニールした。この結晶化の工程は、加熱によることで行なってもよい。

その後、厚さ２０００Å〜１μｍのアルミニウム膜を電子ビーム蒸着法によって形成して、これをパターニングし、ゲイト電極２０６を形成した。アルミニウムにはスカンジウム（Ｓｃ）を０．１５〜０．２重量％ドーピングしておいてもよい。次に基板をｐＨ≒７、１〜３％の酒石酸のエチレングリコール溶液に浸し、白金を陰極、このアルミニウムのゲイト電極を陽極として、陽極酸化をおこなった。陽極酸化は、最初一定電流で２２０Ｖまで電圧を上げ、その状態で１時間保持して終了した。本実施例では定電流状態では、電圧の上昇速度は２〜５Ｖ／分が適当であった。このようにして、厚さ１５００〜３５００Å、例えば、２０００Åの陽極酸化物２０９を形成した。（図２（Ｃ））

また高温での熱処理を行なう場合には、アルミニウムの代わりにタンタルを用いればよい。

その後、イオンドーピング法（プラズマドーピング法ともいう）によって、各ＴＦＴのアイランド状珪素膜中に、ゲイト電極部をマスクとして自己整合的に不純物（燐）を注入した。ドーピングガスとしてはフォスフィン（ＰＨ₃ ）を用いた。ドーズ量は、１〜４×１０¹⁵ｃｍ^-2とした。

さらに、図２（Ｄ）に示すようにＫｒＦエキシマーレーザー（波長２４８ｎｍまたは３０８ｎｍ、パルス幅２０ｎｓｅｃ）２１６を照射して、上記不純物領域の導入によって結晶性の劣化した部分の結晶性を改善させた。レーザーのエネルギー密度は１５０〜４００ｍＪ／ｃｍ² 、好ましくは２００〜２５０ｍＪ／ｃｍ² であった。こうして、Ｎ型不純物（燐）領域２０８、２０９を形成した。これらの領域のシート抵抗は２００〜８００Ω／□であった。本工程において、レーザーを用いるかわりに、フラッシュランプを使用して短時間に１０００〜１２００℃（珪素モニターの温度）まで上昇させ、試料を加熱する、いわゆるＲＴＰ（ラピッド・サーマル・プロセス）を用いてもよい。

その後、再び図１の装置を用い、全面に層間絶縁物２１０として、図１の反応装置の反応室１０４を再び用い、ＴＥＯＳを原料として、これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって酸化珪素膜を厚さ０．３μｍ〜１μｍここでは３０００Å（０．３μｍ）形成した。基板温度は２５０〜４５０℃、例えば、３５０℃とした。成膜後、表面の平坦性を得るため、この酸化珪素膜を機械的に研磨した。この工程は、図１の装置内に設けられた反応室を用いて等方性ドライエッチングを行なってもよい。さらに、スパッタ法によってＩＴＯ被膜を堆積し、これをパターニングして画素電極２１１とした。（図２（Ｅ））

かくすると、図２の電気光学装置の一方の基板側に薄膜集積回路を作ることができる。勿論、この図面に示す回路と同時に周辺回路を同一基板上に形成してもよい。そして、層間絶縁物２１０をエッチングして、図２（Ｅ）に示すようにＴＦＴのソース／ドレインにコンタクトホールを形成し、クロムもしくは窒化チタンの配線２１２、２１３を形成し、配線２１３は画素電極２１１に接続させた。なお、この際には、ソース／ドレイン領域（アイランド状珪素）をはみだしてコンタクトホールを形成してもよい。この場合にはコンタクトホールのうち、アイランド状珪素をはみだした面積は３０〜７０％であった。この場合には、ソース／ドレインの上面のみならず、側面においてもコンタクトが形成される。以下、このようなコンタクトをトップサイドコンタクトと称する。従来の構造において、トップサイドコンタクトを形成しようとすれば、層間絶縁物のエッチング工程によって、アイランド状珪素以外の部分の下地の酸化珪素膜、さらには、基板までエッチングされたが、本実施例では、窒化アルミニウム膜または窒化珪素膜２０２がエッチングストッパーとなって、ここでエッチングが止まる。

通常の場合には、コンタクトホールの大きさは、ソース／ドレインよりも小さくする必要があったが、トップサイドコンタクトにおいては、逆にアイランドの大きさをコンタクトホールのよりも小さくでき、結果として、アイランドの微細化できる。また、逆にコンタクホールを大きくすることができるので、量産性、信頼性を高めることができた。

最後に、水素中で３００〜４００℃で０．１〜２時間アニールして、珪素の水素化を完了した。このようにして、ＴＦＴを有する薄膜集積回路が完成した。そして同時に作製した多数のＴＦＴをマトリクス状に配列せしめ、かつ周辺回路をも同一基板上に形成したモノシリック型のアクティブマトリクス型液晶表示装置とした。

〔実施例３〕
図１に示す多目的成膜装置を用いてＴＦＴを少なくとも一つ有する薄膜集積回路を作製する例を図３に示す。まず、本実施例において用いる多目的成膜装置について説明する。本実施例においては、１０１を基板の搬入搬出を行なうために予備室とした。また１０６を加熱を行なう処理室とし、１０３をプラズマＣＶＤ法によって窒化珪素膜を成膜する処理室とし、１０４をＴＥＯＳを原料としてプラズマＣＶＤ法により酸化珪素膜を成膜する処理室とし、１０５をＬＰＣＶＤ法により非晶質珪素膜を成膜する処理室とする。また、１０２をＰをドープした多結晶珪素膜を減圧熱ＣＶＤ法によって成膜する処理室とした。また各処理室には、各処理室を減圧状態にするための排気手段、さらには必要とされるガスを導入するためのガス導入手段が設けられている。

以下に作製工程を示す。まず、基板としてＮ０ガラスに代表される耐熱性の高い結晶化ガラス板（４インチ角、５インチ角または５×６インチ角）２０１を予備室１０１に搬入し、十分真空引きをする。この真空引きは、十分真空引きをされた搬送室１０７とほぼ同一の圧力になるまで行なうのが好ましい。そしてゲイトバルブ１１０を開け、ロボットアーム１０８によって、予備室１０１内の基板を搬送室１０７に移送する。図１においては、図３における基板２０１は１０９として示されている。なお、以下においてはその上に成膜されている膜も含めて基板という。そして、同じくほぼ同一圧力に真空引きがされた反応室１０３との間のゲイトバルブ１１２を開け、基板を搬入する。基板搬入後にゲイトバルブ１１２を閉め、この反応室１０３内において、窒化珪素膜２００をプラズマＣＶＤ法により、基板温度３５０℃、０．１Ｔｏｒｒ、ＳｉＨ₄ とＮＨ₃ との混合雰囲気で成膜する。この窒化珪素膜は基板からのアルカリの拡散を防ぐためである。ここで窒化珪素膜の代わりにＳｉＯＦ_x で示される膜を用いることにより、基板よりのイオン可動物（例えばＮａイオン）の半導体層への移動を抑えることができる。

そして、反応室１０３を真空引きし、ロボットアーム１０８によって、基板を再び真空引きがされた搬送室１０７に移送する。そして同じく真空引きがされた反応室１０６に基板を搬送する。この反応室１０６ではＴＥＯＳを原料としたプラズマＣＶＤ法で酸化珪素膜２０３が成膜される。成膜条件を以下に示す。
ＴＥＯＳ／Ｏ₂ ＝１０／１００ｓｃｃｍ
ＲＦパワー ３５０Ｗ
基板温度 ４００℃
成膜圧力 ０．２５Ｔｏｒｒ

また、上記反応において、Ｃ₂ Ｆ₆ を添加して、ＳｉＯＦ_x で示される膜を形成してもよい。

この酸化珪素膜はＴＦＴを形成する面に下地酸化膜２０３として厚さ２０００〜５０Åに成膜される。この下地膜としては、酸化珪素膜と窒化珪素膜の積層としてもよい。

そして、再び基板を搬送室１０７に搬送し、次に反応室１０５に基板を搬入する。これら基板の移送の際において、搬送室とそれぞれの処理室とは同一真空度（同一減圧状態）に真空引きがされた上でゲイトバルブを開閉させることは全て共通である。

反応室１０５では、ＬＰＣＶＤ法によって非晶質珪素膜２０４を２００〜２０００Å、好ましくは３００〜８００Å堆積する。ＬＰＣＶＤ法での成膜条件を以下に示す。
Ｓｉ₂ Ｈ₆ １００ｓｃｃｍ
Ｈｅ ２００ｓｃｃｍ
加熱温度 ４００℃〜５７０℃
成膜圧力 ０．３Ｔｏｒｒ
グロースレート ５０Å〜５００Å／分

ここで、ジシランの如きポリシランを用いることは重要であって、これらを用い上記の条件で成膜することにより、その後の熱結晶化工程において２５０Å〜８０００Åの平均粒径を有する特性の良い多結晶珪素膜を得ることができる。

その後、処理の終了した基板は、搬出を行なうために予備室１０１に再び集められ装置の外部に取り出す。

これは非晶質珪素膜２０４を島状にパターニングし、しかる後に結晶化させる為である。これは、これらのプロセスが減圧下におけるプロセスでないこと、およびこれらのプロセスに要する時間が他のプロセスに要する時間と比較して桁違いに長い為、装置の稼働率を高めるためには別の装置としたほうが効率的だからである。

非晶質珪素膜２０４のパターニングは公知のフォトリソグラフィーを用いて所定のアイランド状にパターニングを行なう。

熱結晶化は、窒素雰囲気中で５５０℃〜６００℃で８時間から５６時間加熱することによって行う。この様に比較的低温で結晶化することにより、前述の様な大きな粒径の結晶を得ることができる。

その後、Ｎ０ガラスの耐熱温度の範囲内で、出来るだけ高い温度、具体的には８００℃〜８５０℃において熱アニールを行う。この工程によって、各結晶粒内の結晶性を向上させることが可能となる。また、この工程を酸化性雰囲気、例えばドライ酸素中で行い熱酸化膜を同時に形成しても良い。この熱酸化膜をゲート絶縁膜として用いる場合には、その膜厚は５００Å〜２０００Åとすることが適当である。

この様に結晶成長を終えた基板を、再び予備室１０１より装置内に投入する。

予備室１０１より投入された基板は、必要に応じてさらに反応室１０４に基板を移送し、ＴＥＯＳを原料とするプラズマＣＶＤ法によって、図３（Ｂ）に示しように厚さ２００〜１５００Å、好ましくは５００〜１０００Åの酸化珪素膜２０５を形成する。ここでは、ＴＥＯＳを原料とし、酸素とともに基板温度３５０〜６００℃、好ましくは３００〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積した。ＴＥＯＳと酸素の圧力比は１：１〜１：３、また、圧力は０．０５〜０．５ｔｏｒｒ、ＲＦパワーは１００〜２５０Ｗとした。

この工程は、ＴＥＯＳを原料としてオゾンガスとともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、基板温度を３５０〜６００℃、好ましくは４００〜５５０℃として形成してもよい。

また成膜後、酸素もしくはオゾンの雰囲気で４００〜６００℃で３０〜６０分アニールした。

上記酸化珪素膜２０５の成膜は、熱結晶化後の高温アニールを酸化性雰囲気中で行い、熱酸化膜をゲート絶縁膜として使用する場合にはこの工程が不要になることは言うまでもない。

かくして、図３（Ｂ）に示す如くガラス基板２０１上に窒化珪素のブロッキング層２００、酸化珪素膜２０３、島状にパターニングされた結晶性珪素半導体膜２０４、酸化珪素膜２０５を多層に形成することができる。この図１に示す装置は、各チャンバーとロボットアームのある搬送室とはそれぞれゲイトバルブで仕切られているので、個々のチャンバー間において不純物が相互に混入することがなく、特に珪素膜中におけるＣ、Ｎ、Ｏの値を少なくとも５×１０¹⁸ｃｍ^-3以下とすることができる。

上記ゲイト絶縁膜となる酸化珪素膜２０５を反応室１０４で成膜する場合は、その工程終了後、基板をアニール室１０６に搬入し、赤外線の照射によるラピットサーマルアニールをＮ₂ Ｏ雰囲気で行なうことは有効である。これは、酸化珪素膜２０５と珪素領域２０４との界面準位を減少させることに極めて効果がある。

次に、上記ゲート絶縁膜の上にゲート電極となるＰをドープした多結晶珪素膜を減圧熱ＣＶＤによって１０００Å〜４０００Åの厚さに形成する。

上記の工程まで、即ち下地から珪素半導体層、ゲート絶縁膜、ゲート電極までの各界面が特に界面準位等に敏感でデバイスの特性を決定する主な部分であり、それ故に大気に暴露することなく連続的に成膜することが望ましく、本発明の構成によりそれが可能となる。

以下の工程は本発明の装置から外部に搬出して行なう。

まず、ゲート電極２１７を形成すべく、Ｐをドープした多結晶珪素膜をドライエッチングによりパターニングを行なう。（図３（Ｃ））

その後、イオンドーピング法（プラズマドーピング法ともいう）によって、各ＴＦＴのアイランド状珪素膜中に、ゲイト電極２１７をマスクとして自己整合的に不純物（燐）を注入する。ドーピングガスとしてはフォスフィン（ＰＨ₃ ）を用いた。ドーズ量は、１〜４×１０¹⁵ｃｍ^-2とした。

次に、基板を窒素雰囲気中で６００℃、１２時間加熱し、ドーパントの活性化を行なった後、さらに水素雰囲気中で４００℃、１時間熱処理し、水素化処理を行なって半導体層の欠陥準位密度を減少させる。

その後、他の装置あるいは再び図１の装置を用い、全面に層間絶縁膜２１０を形成する。図１の装置を用いた場合には、図１の反応装置の反応室１０４を再び用い、ＴＥＯＳを原料として、これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって酸化珪素膜を厚さ０．３μｍ〜１μｍここでは３０００Å（０．３μｍ）形成した。基板温度は２５０〜４５０℃、例えば、３５０℃とした。成膜後、表面の平坦性を得るため、この酸化珪素膜を機械的に研磨した。この工程は、図１の装置内に設けられた反応室を用いて等方性ドライエッチングを行なってもよい。さらに、スパッタ法によってＩＴＯ被膜を堆積し、これをパターニングして画素電極２１１とした。（図３（Ｅ））

かくすると、電気光学装置の一方の基板側に薄膜集積回路を作ることができる。勿論、この図面に示す回路と同時に周辺回路を同一基板上に形成してもよい。そして、層間絶縁物２１０をエッチングして、図３（Ｅ）に示すようにＴＦＴのソース／ドレインにコンタクトホールを形成し、クロムもしくは窒化チタンの配線２１４、２１５を形成し、配線２１５は画素電極２１１に接続させた。なお、この際には、ソース／ドレイン領域（アイランド状珪素）をはみだしてコンタクトホールを形成してもよい。この場合にはコンタクトホールのうち、アイランド状珪素をはみだした面積は３０〜７０％であった。この場合には、ソース／ドレインの上面のみならず、側面においてもコンタクトが形成される。以下、このようなコンタクトをトップサイドコンタクトと称する。従来の構造において、トップサイドコンタクトを形成しようとすれば、層間絶縁物のエッチング工程によって、アイランド状珪素以外の部分の下地の酸化珪素膜、さらには、基板までエッチングされたが、本実施例では、窒化珪素膜２００がエッチングストッパーとなって、ここでエッチングが止まる。

通常の場合には、コンタクトホールの大きさは、ソース／ドレインよりも小さくする必要があったが、トップサイドコンタクトにおいては、逆にアイランドの大きさをコンタクトホールよりも小さくでき、結果として、アイランドの微細化ができる。また、逆にコンタクホールを大きくすることができるので、量産性、信頼性を高めることができた。

このようにして、ＴＦＴを有する薄膜集積回路が完成した。そして同時に作製した多数のＴＦＴをマトリクス状に配列せしめ、かつ周辺回路をも同一基板上に形成したモノシリック型のアクティブマトリクス型液晶表示装置とした。

尚、上記実施例において基板を石英基板とした場合には、下地の酸化珪素膜は省略可能であり、下地の酸化珪素膜も場合によっては省略してもよい。また、基板の耐熱性が高いために熱結晶化後の熱アニールあるいは熱酸化の工程の温度を１０００℃程度まで上昇させることが可能であり、その場合には更に結晶性の良い珪素膜を得ることが可能である。

以上に説明した如く、図１のマルチチャンバー方式の多目的ＣＶＤ装置を用いることにより、図２（Ａ）及び図３（Ａ）の工程、ゲイト絶縁膜の形成、ＲＴＰ処理工程、層間絶縁膜の作製工程、とほとんど全ての工程を１台の装置で行なうことができる。そして、これらの工程は、マイクロコンピュータによって制御することができ、生産効率、コストパフォーマンスを向上させることができる。特に本発明装置を図２及び図３に示した如く結晶性ＴＦＴまたはこれを応用するモノシリック型薄膜集積回路へ応用することは著しい効果を得ることができる。

実施例の多目的基板処理装置を示す。 実施例におけるＴＦＴの作製工程を示す。 実施例におけるＴＦＴの作製工程を示す。

符号の説明

１０１〜１０６・・・・処理室
１０８・・・・・・・・ロボットアーム
１０９・・・・・・・・基板
１１０〜１１５・・・・ゲイトバルブ
２０１・・・・・・・・ガラス基板
２０２・・・・・・・・窒化アルミ膜
２００・・・・・・・・窒化珪素膜
２０３・・・・・・・・酸化珪素膜
２０４・・・・・・・・珪素膜
２０５・・・・・・・・酸化珪素膜（ゲイト絶縁膜）
２０６・・・・・・・・ゲイト電極
２０９・・・・・・・・陽極酸化物層
２１７・・・・・・・・ゲイト電極
２１０・・・・・・・・層間絶縁物
２１１・・・・・・・・ＩＴＯ電極（画素電極）
２１４／２１５・・・・ソース／ドレイン電極

Claims (6)

1. 第１、第２、及び第３の減圧可能な処理室を有し、
   前記第１、第２、及び第３の処理室は減圧可能な共通室を介してつなげられており、
   各処理室にガラス基板を搬送するための手段を前記共通室に設けているマルチチャンバー装置を用いた薄膜集積回路の作製方法であって、
   ガラス基板上にＳｉＯＦｘを前記第１の処理室で形成し、
   前記ＳｉＯＦｘ上に酸化珪素膜を前記第２の処理室で形成し、
   前記酸化珪素膜上にアモルファスシリコン膜を前記第３の処理室で形成することによって、前記ＳｉＯＦｘ、前記酸化珪素膜、及び前記アモルファスシリコン膜を、大気に開放せずに連続的に形成することを特徴とする薄膜集積回路の作製方法。
2. 第１、第２、及び第３の減圧可能な処理室を有し、
   前記第１、第２、及び第３の処理室は減圧可能な共通室を介してつなげられており、
   各処理室にガラス基板を搬送するための手段を前記共通室に設けているマルチチャンバー装置を用いた薄膜集積回路の作製方法であって、
   ガラス基板上にＳｉＯＦｘを前記第１の処理室で形成し、
   前記ＳｉＯＦｘ上に酸化珪素膜を前記第２の処理室で形成し、
   前記酸化珪素膜上にアモルファスシリコン膜を前記第３の処理室で形成することによって、前記ＳｉＯＦｘ、前記酸化珪素膜、及び前記アモルファスシリコン膜を、大気に開放せずに連続的に形成した後、
   前記第３の処理室から前記共通室を介して前記マルチチャンバー装置の外部に前記ガラス基板を取り出し、
   前記アモルファスシリコン膜をパターニングして、島状のアモルファスシリコン膜を形成し、
   前記島状のアモルファスシリコン膜を結晶化することを特徴とする薄膜集積回路の作製方法。
3. 第１、第２、及び第３の減圧可能な処理室を有し、
   前記第１、第２、及び第３の処理室は減圧可能な共通室を介してつなげられており、
   各処理室にガラス基板を搬送するための手段を前記共通室に設けているマルチチャンバー装置を用いた薄膜集積回路の作製方法であって、
   ガラス基板上にＳｉＯＦｘを前記第１の処理室で形成し、
   前記ＳｉＯＦｘ上に酸化珪素膜を前記第２の処理室で形成し、
   前記酸化珪素膜上にアモルファスシリコン膜を前記第３の処理室で形成することによって、前記ＳｉＯＦｘ、前記酸化珪素膜、及び前記アモルファスシリコン膜を、大気に開放せずに連続的に形成した後、
   前記第３の処理室から前記共通室を介して前記マルチチャンバー装置の外部に前記ガラス基板を取り出し、
   前記アモルファスシリコン膜をパターニングして、島状のアモルファスシリコン膜を形成し、
   前記島状のアモルファスシリコン膜を結晶化して、シリコン膜中におけるＣ、Ｎ、Ｏの濃度を５×１０^１８ｃｍ^−３以下とすることを特徴とする薄膜集積回路の作製方法。
4. 第１、第２、及び第３の減圧可能な処理室を有し、
   前記第１、第２、及び第３の処理室は減圧可能な共通室を介してつなげられており、
   各処理室にガラス基板を搬送するための手段を前記共通室に設けているマルチチャンバー装置を用いた薄膜集積回路の作製方法であって、
   ガラス基板上にＳｉＯＦｘを前記第１の処理室で形成し、
   前記ＳｉＯＦｘ上に第１の酸化珪素膜を前記第２の処理室で形成し、
   前記酸化珪素膜上にアモルファスシリコン膜を前記第３の処理室で形成することによって、前記ＳｉＯＦｘ、前記酸化珪素膜、及び前記アモルファスシリコン膜を、大気に開放せずに連続的に形成した後、
   前記第３の処理室から前記共通室を介して前記マルチチャンバー装置の外部に前記ガラス基板を取り出し、
   前記アモルファスシリコン膜をパターニングして、島状のアモルファスシリコン膜を形成し、
   前記島状のアモルファスシリコン膜を結晶化し、
   前記結晶化された島状のシリコン膜にイオンドーピングにより不純物を注入して、ソース領域およびドレイン領域を形成することを特徴とする薄膜集積回路の作製方法。
5. 第１、第２、及び第３の減圧可能な処理室を有し、
   前記第１、第２、及び第３の処理室は減圧可能な共通室を介してつなげられており、
   各処理室にガラス基板を搬送するための手段を前記共通室に設けているマルチチャンバー装置を用いた薄膜集積回路の作製方法であって、
   ガラス基板上にＳｉＯＦｘを前記第１の処理室で形成し、
   前記ＳｉＯＦｘ上に第１の酸化珪素膜を前記第２の処理室で形成し、
   前記第１の酸化珪素膜上にアモルファスシリコン膜を前記第３の処理室で形成し、
   前記アモルファスシリコン膜上に第２の酸化珪素膜を前記第２の処理室で形成することによって、前記ＳｉＯＦｘ、前記第１の酸化珪素膜、前記アモルファスシリコン膜、及び前記第２の酸化珪素膜を、大気に開放せずに連続的に形成した後、
   前記第２の処理室から前記共通室を介して前記マルチチャンバー装置の外部に前記ガラス基板を取り出し、
   前記アモルファスシリコン膜及び前記第２の酸化珪素膜をパターニングし、
   前記パターニングされたアモルファスシリコン膜を結晶化することを特徴とする薄膜集積回路の作製方法。
6. 請求項１乃至５のいずれか一において、前記薄膜集積回路と周辺回路を同一基板上に形成することを特徴とするアクティブマトリクス型液晶表示装置の作製方法。

Images